KR20050007565A

KR20050007565A - 집적회로부를 구성하는 방법 및 장치

Info

Publication number: KR20050007565A
Application number: KR10-2004-7019255A
Authority: KR
Inventors: 윌리암 씨. 모이어; 주니어 윌리암 씨. 브루스
Original assignee: 프리스케일 세미컨덕터, 인크.
Priority date: 2002-05-29
Filing date: 2003-05-09
Publication date: 2005-01-19
Also published as: US7185251B2; TW200407698A; DE60306164D1; DE60306164T2; WO2003102747A3; CN1656386A; US7581151B2; JP5275333B2; AU2003230355A1; US20030226080A1; JP2011069840A; AU2003230355A8; TWI301234B; TW200741436A; CN100449321C; EP1520182B1; EP1520182A2; TWI358633B; WO2003102747A2; JP2005527918A

Abstract

일실시예에서, 하나 이상의 재사용가능 모듈들(14, 16)을 사용하는 집적회로(10)는 복제 상태머신(26, 28) 또는 미변경 상태머신(20, 22)에 의해 생성되는 서명을 사용하여 집적회로(10)상의 리소스를 선택, 제어, 또는 변경시킬 수 있으며, 여기서 상기 리소스를 변경시키는 것은, 미변경 상태머신(20, 22)의 원래의 설계 및 상태도의 부분이 아니다. 일실시예에서, 본 발명의 장치 및 방법은, 재사용가능 모듈들(14, 16)내의 콘트롤러 상태머신(20, 22)을 변경하지 않고, IC(10)상의 재사용가능 모듈들(14, 16)내의 복수의 테스트 회로들를 동적으로 재구성하도록 제공된다.

Description

집적회로부를 구성하는 방법 및 장치{METHOD AND APPARATUS FOR AFFECTING A PORTION OF INTEGRATED CIRCUIT}

집적회로가 더욱 대형화 및 복잡화됨에 따라서, 다양한 집적회로부들을 제어하는데 사용되는 제어 방법론 및 제어구조를 개선하는 것이 중요하다. 또한, IC 설계시간 단축을 위해 채용되는 방법들중 하나로서, 재사용가능한 모듈들을 단일 집적회로에 결합하는 것이 있다. 재사용가능한 모듈들은 정수 곱셈기(integer multiplier)와 같은 소형의 특화된 기능블록들로부터 마이크로프로세서와 같은 기존의 전체 IC 인 모듈들까지 변화할 수 있다. 또한, 재사용 모듈들은, 변경불가능한 물리적 모델로 쉽게 변경될 수 있는 합성형 모델 등의 다양한 형식으로 존재할 수 있다. 변경불가능한 재사용가능 모듈들이 집적회로와 결합되는 경우, 개개의 재사용가능 모듈들의 모든 기능들을 활용하고, 시험하고, 제어하는 성능을 보유하는 한편, IC 레벨에서 새로운 기능을 활용할 수 있도록 이들을 결합하고자 하는 때에는 문제가 발생할 수 있다. 따라서, 상이한 IC들에서 사용되도록 원래부터 설계되었던 모듈들 또는 각종 재사용가능 IC부의 제어 및 시험을 통합할 수 있는 것이더욱 더 중요하게 되고 있다.

본 발명은 일반적으로 집적회로에 관한 것으로서, 특히 집적회로부를 제어하는 방법 및 장치에 관한 것이다.

이하, 본 발명이 예를 통해 도시되며, 첨부도면에 도시된 실시예들로 제한되지는 않으며, 동일한 참조부호는 동일한 구성요소를 지칭한다.

도 1은 본 발명에 따른 집적회로(10)의 일실시예를 나타낸 블록도.

도 2는 본 발명에 따른 도 1의 제1 재사용가능 모듈부의 일실시예를 나타낸 블록도.

도 3은 본 발명에 따른 도 1의 미변경 상태머신(20)에 대한 상태도의 일실시예를 나타낸 상태도.

도 4는 본 발명에 따른 도 1의 회로부(18)의 일실시예를 나타낸 블록도.

도 5는 본 발명에 따른 도 1의 회로부(18)의 대체실시예를 나타낸 블록도.

도 6은 본 발명에 따른 도 5의 스위치 제어부(80)의 일실시예를 나타낸 블록도.

도 7은 본 발명에 따른 도 1의 회로부(18)의 또 다른 대체실시예를 나타낸 블록도.

도 8은 본 발명에 따른 도 7의 스위치 제어회로부(81)의 일실시예를 나타낸 블록도.

도 9는 본 발명에 따른 도 8의 서명 시프트 레지스터(140)의 일실시예를 나타낸 블록도.

당업자는 도면내의 구성요소들이 간단하고 명확하게 도시되었으며, 반드시등척도로 도시된 것은 아님을 이해할 것이다. 예컨대, 도면내의 일부 구성요소들의 치수들은 다른 구성요소들에 비하여 과장되게 표현되어 본 발명의 실시예들의 이해를 용이하게 할 수 있는 것이다.

도 1은 집적회로 단자(12)들을 갖는 일실시예의 집적회로(10)를 나타낸다. 집적회로(10)는 복수의 재사용가능 모듈들, 즉 제1 재사용가능 모듈(14) 내지 제N 재사용가능 모듈(16)을 포함한다. 본 발명의 대체 실시예에서는 임의의 수의 재사용가능 모듈들을 사용할 수 있다. 재사용가능 모듈들(14 및 16)은 미변경 상태머신(unmodified state machine)(20 및 22)을 각각 포함한다. IC 집적논리부(38)에 의해 재사용가능 모듈들(14, 16)의 사용자 제어가 제공된다. 논리(38)는 제어발생 논리(24)와 복수의 복제 상태머신(26 및 28)을 포함한다. 복제 상태머신(26 및 28)들은 재사용가능 모듈들(14 및 16)내의 미변경 상태머신들(20 및 22)의 동작을 복제한다. 본 발명의 대체실시예들에서는, 임의의 수의 상태머신들(20, 22) 및 임의의 수의 복제 상태머신들(26, 28)을 포함할 수 있다. 또한, 본 발명의 대체실시예들에서는, 복수의 미변경 상태머신들(20, 22) 및 단일 복제 상태머신(26)을 포함할 수 있으며, 또는 하나 이상의 미변경 상태머신(20, 22)에 대응하는 복수의 복제 상태머신(26, 28)들을 포함할 수 있다. 회로(18)는 제어발생논리(24) 및 복수의 복제 상태머신(26, 28)을 포함한다. 데이터 버스 37를 함께 포함하는 데이터 버스 33 및 35와 함께, 제어 버스(34 및 36)에 의해 IC 집적회로(38)와 재사용가능 모듈들(14 및 16)과의 통신 및 제어가 제공된다. 도시된 일실시예에서는, 테스트 버스(31)가 제어 버스(34) 및 데이터 버스(37)를 포함한다. 도시된 실시예에서, 각 재사용가능 모듈(제1 내지 제N)은 논리 38로부터 해당 재사용가능 모듈로 제어정보를 제공하는데 사용되는 하나 이상의 관련 제어신호들(예컨대, 제어 버스(34))을 갖는다. 상태관련 정보버스(32 및 30)에 의해, 제어발생 논리(24)와 복제 상태머신(26 및 28)과의 통신이 제공된다. 선택적으로는, 논리(38)가 집적회로(10) 외부로 정보를 제공하고 수신하도록 집적회로 단자들(12)이 사용될 수도 있다.

이하, 단지 설명에 도움을 주기 위해, 특정예에 대하여 설명한다. 본 발명이 결코 본 특정예에 의해 제한되도록 의도하는 것은 아니다. 예컨대, 각각의 재사용가능 모듈이 고유 기능을 제공하는 "IEEE 표준 1149.1 TEST ACCESS PORT"를 포함하는 경우, 둘 이상의 재사용가능 모듈들(예컨대, 14, 16)을 결합하는 집적회로(10)의 구조 및 제어 방법론을 개선하는 것이 요구된다. "IEEE 표준 Test Access Port and Boundary Scan Architecture (IEEE 표준 1149.1)"는 공지된 IEEE 시험 표준으로서, 집적회로(IC)내의 스캔 레지스터들로의 액세스를 제공한다. IEEE 표준 1149.1은 네 개의 입력과 하나의 3상 출력으로 구성되는 5개 핀의 전용 시험버스를 정의한다. 입력은 테스트 클록(TCK), 테스트 모드 선택(TMS), 테스트 데이터 입력(TDI), 및 테스트 리셋(TRST)이다. 출력은 테스트 데이터 출력(TDO)이다.

도 2는 본 발명에 따른 도 1의 제1 재사용가능 모듈부(14)의 일실시예를 블록도 형식으로 나타낸다. 본 발명의 일실시예에서, 도 2에 도시된 논리는 IEEE 표준 1149.1에 적합할 수 있다. 하나 이상의 다른 제N 재사용가능 모듈들(16)이 동일한 논리, 또는 그 변형을 사용할 수도 있다. 본 발명의 일실시예에서, 제1 재사용가능 모듈로의 입력은, 커스텀 신호 TDI_1을 포함하는 데이터 버스부(33), 글로벌 신호 TRST 및 TCK 및 커스텀 신호 TMS_1을포함하는 제어 버스부(34)를 포함한다. 덧붙여, 본 발명의 일실시예에서는, 커스텀 신호(TDI_1 및 TMS_1)가 제1 재사용가능 모듈에만 접속된다. 도 2에 도시된 제1 재사용가능 모듈부는 또한 도 1에 도시된 미변경 상태머신(20)에 대응하는 미변경 상태머신(20)(TAP 콘트롤러)을 포함한다. 또한, 도 2에 도시된 제1 재사용가능 모듈부는 테스트 데이터 레지스터(120), 바이패스 레지스터(126), 경계 스캔 레지스터(124), 및 디버그 레지스터(122) 뿐만 아니라, 명령 레지스터(130) 및 관련 명령 디코드회로(128)를 포함한다.

명령 레지스터(130)는 명령 디코더(128)에 의해 디코드되어, MUX(132)를 제어하여 복수의 테스트 데이터 레지스터들(120), 디버그 레지스터(122), 경계 스캔 레지스터(124), 및 바이패스 레지스터(126)로부터 하나의 데이터 레지스터를 선택하는, 출력을 발생시킨다. 테스트 액세스 포트(TAP) 콘트롤러(20)는 클록들 및/또는 제어신호들(123)을 포함하는, 한 세트의 출력(IEEE 표준 1149.1의 경우 9개의 출력)을 발생시킨다. TAP 콘트롤러(20)의 출력은 MUX(134)를 제어함으로써 테스트 데이터 레지스터의 출력 또는 명령 레지스터의 출력중 하나의 선택뿐 아니라, 모든 데이터 캡쳐 및 레지스터 시프트 동작들을 제어한다. 또한, TAP 콘트롤러(20)의 출력은, 출력 드라이버(136)를 인에이블 또는 디스에이블시킴으로써 커스텀 테스트 데이터 출력(TDO_1) 신호가 오프인지 또는 구동중인지를 제어한다.

도 3은 TAP 콘트롤러에 대하여 IEEE 표준 1149.1에 정의되어 있는 공지된 상태도를 나타낸다. 일실시예에서는, 도 1에 도시된 각각의 상태머신(20, 22, 26, 28)에 의해 본 상태도가 실행된다. 이하, 설명에 도움을 주기 위해서, TAP 콘트롤러 22, 26, 28d에도 적용가능한 설명이지만, TAP 콘트롤러 20을 참조하여 설명한다. TAP 콘트롤러(20)는 테스트 클록(TCK)의 각각의 상승 엣지상에서 입력되는 테스트 모드 선택신호(TMS)를 샘플링하여, 상태간 천이를 제어한다. TMS의 논리상태는 상태들을 연결하는 천이 경로 옆에 도시되어 있다. 몇몇 상태 천이경로들은 굵게(두꺼운 선) 도시되어 있으며, 이하 본 명세서에서 더욱 상세하게 설명한다. 그러나, 이하의 설명을 위해서, 굵은 상태의 천이는 굵지 않은 상태와 동일하다.

TAP 콘트롤러(20)는, 파워-업 리셋신호, 로우 레벨의 TRST 신호, 또는 TMS 신호상의 적절한 입력시퀀스에 응답하여 Test-Logic-Reset 상태(100)로 된다. TMS 신호가 5개의 연속적인 TCK 상승엣지들에서 하이(high)로 유지된다면, TAP 콘트롤러(20)는 항상 Test-Logic-Reset 상태(100)로 천이하게 된다. Test-Logic-Reset 상태(100)에 도달하기 위한 연속적인 TCK 상승엣지의 수는 현재의 상태에 의존하며, 5개를 초과할 수는 없다. 5개 보다 작은 수의 연속적인 TCK 상승엣지가 필요로 된다면, TAP 콘트롤러(20)는 보다 적은 천이수에서 Test-Logic-Reset 상태에 도달하게 될 것이지만, 그 후 Test-Logic-Reset 상태(100)로 유지될 것이다.

TAP 콘트롤러(20)는, TCK 상승엣지가 TMS가 로우로 되어 발생할 때까지 Test-Logic-Reset 상태(100)로 유지되며, TCK 상승엣지가 TMS가 로우로 되어 발생하면, Run-Test/Idle 상태(101)로 천이하게 된다. TAP 콘트롤러(20)는 TMS 가 로우로 유지된다면 Run-Test/Idle 상태(101)로 유지되며, 그렇지 않다면 Selection-DR-Scan 상태(102)로 천이하게 된다. Selection-DR-Scan 상태(102)로부터, TAP 콘트롤러(20)는, TMS 가 로우 또는 하이인가에 따라서 Capture-DR 상태(103) 또는 Selection-IR-Scan 상태(109)로 천이하게 된다.

Selection-DR-Scan 상태(102) 아래 도시된 6개의 상태들(즉, 상태 103, 104, 105, 106, 107, 및 108)은, 상태 102 아래의 상태들이 테스트 데이터 레지스터 동작들을 제어하는 반면, 상태 109 아래의 상태들이 명령 레지스터 동작들을 제어한다는 점을 제외하고는, Selection-IR-Scan 상태(109) 아래 도시된 6개의 상태들(즉, 상태 110, 111, 112, 113, 114, 및 115)과 동일한 기능을 갖는다.

Capture-DR 상태(103)에서는 데이터 레지스터 스캔 동작을 시작한다. TAP 콘트롤러(20)는 Capture-DR 상태(103)를 통해 천이하여, 병렬 데이터를 명령 레지스터 디코더(도 2의 128)에 의해 선택되는 데이터 레지스터로 로딩한다. TMS가 하이라면, 데이터 레지스터 시프트 동작이 생략되고, Exit1-DR 상태(105)로 들어간다. Capture-DR 상태(103) 동안 TMS가 로우라면, Shift-DR 상태(104)로 들어가고, 명령 디코더(128)에 의해 선택된 테스트 데이터 레지스터가 TDI에서 TDO로 시프트된다. 데이터 레지스터 시프트 동작은 Exit1-DR 상태(105)를 통해, Pause-DR 상태(106)로 천이함으로써 일시정지되었다가, Exit2-DR 상태(107)를 통해 Shift-DR 상태(104)로 복귀함으로써 재개될 수 있다. 데이터 레지스터 시프트 동작의 끝에서는, TAP 콘트롤러(20)가 Exit2-DR 상태(107) 또는 Exit1-Dr 상태(105)를 경유하여 항상 Update-DR 상태(108)로 천이하여, 테스트 데이터 갱신 레지스터로부터 명령 디코더(128)에 의해 선택되는 테스트 데이터 레지스터로 새로운 병렬 데이터가 로딩되어, 테스트 데이터 레지스터 스캔 동작을 완료하게 된다. Update-DR 상태(108)로부터는, TMS가 로우 또는 하이인지에 따라서, TAP 콘트롤러(20)가 Run-Test/Idle 상태(101) 또는 Select-DR-Scan 상태(102)로 각각 천이될 수 있다.

Select-IR-Scan 상태(109)로 들어가는 경우, TAP 콘트롤러(20)는 TMS가 로우 또는 하이인지에 따라, 각각 Capture-IR 상태(110)로 천이하여 명령 레지스터 스캔동작을 개시하거나, Test-Logic-Reset 상태(100)로 천이할 수 있다. 명령 레지스터 스캔 동작으로의 천이인 경우, Capture-IR(110), Shift-IR(111), Exit1-IR(112), Pause-IR(113), Exit2-IR(114), 및 Update-IR(115) 상태들의 동작은, 테스트 데이터 레지스터 동작의 유사 상태들에서 수행되는 것들과 유사하다. Update-IR 상태(115)로부터 다음의 상태 천이는, TMS가 로우인지 또는 하이인지에 따라서 각각 Run-Test/Idle 상태(101)일 수도 있으며, 또는 Select-DR 스캔 상태(102)일 수도 있다.

TAP 콘트롤러(20)가 Select-IR-Scan 상태에서 Test-Logic-Reset 상태(100)로 천이한다면, TAP 콘트롤러(20)는 제어신호를 발생시켜 명령 레지스터(도 2의 130)를 초기화시키고, 소정의 레지스터들(예컨대, 도 2의 120, 122, 및 124)의 사용자 선택 비트들을 리셋시키게 된다.

이하, 참조되는 "TAP"라는 용어는, 도 2에 도시된 바와 같이, TAP 콘트롤러(예컨대, 20), 명령 레지스터(예컨대, 130), 테스트 데이터 레지스터(예컨대, 120, 122, 124, 및 126) 및 TDO 멀티플렉서(132, 134)를 포함하는 것으로 이해되며, IEEE Strandard 1149.1 에 정의되어 있다.

IEEE 표준 1149.1은 IC가 단일 TAP만을 포함한다는 가정하에서 전자기기 테스트 분야에서 발전되었다. 그러나, 오늘날 IC들은 재사용가능 모듈을 사용하여 설계되고 있고, 각 모듈은 TAP를 포함할 수 있으므로, 다수의 TAP들을 포함할 수 있다. 재사용가능 모듈은 디지털 신호 프로세서, CPU, 테스트 제어블록, 또는 기타 기능블록들과 같은 완전한 회로기능블록으로서, 외부의 IEEE 1149.1 테스트 버스(예컨대, 도 1의 테스트 버스(31))로부터 재사용가능 모듈(예컨대, 도 1의 14)내의 레지스터들로 액세스 하기 위한 서브 회로로 사용될 수 있는 자신들만의 TAP를 포함할 수 있다.

따라서, 다수의 재사용가능 모듈들을 포함하는 IC는 다수의 TAP들을 포함할 수 있다. 이 때 생길 수 있는 문제로서는, IEEE 1149.1 표준를 준수하기 위해서는 단일 IC 레벨 TAP만이 가시적이지만, 재사용가능 모듈의 내부 레지스터들로의 액세스를 달성하기 위해서는 재사용가능 모듈 TAP들도 필요하다는 점이다. 따라서, 외부 IEEE 표준 1149.1 테스트 버스(예컨대, 테스트 버스(31)에서 IC 레벨 TAP(예컨대, 논리부(38)) 및 재사용가능 모듈들(예컨대, 14)에 포함되는 각각의 TAP들로의 액세스를 제공하는데 몇몇 종류의 IC 레벨 제어회로가 사용되어야 한다.

종래 기술에서는, 이러한 문제에 대한 해답으로서, 상태머신의 제어가, 선택된 TAP 콘트롤러의 상태머신을 원하는 상태로 구동시는, 외부 생성 신호에 의해 선택적으로 이루어질 수 있는, 임의의 선택된 TAP 콘트롤러를 통해 단일 레지스터로 액세스할 것을 제안하였다. 또한, 이러한 방법은 외부 데이터 경로를 선택하도록 디코드될 수 있는 하나 이상의 추가 TAP 명령들을 제공한다. 단일 IEEE 표준1149.1 TAP 인터페이스로부터 TAP들을 순차적으로 액세스함으로써, 다른 TAP들과 관련된 테스트 동작들이 서로 시간순으로 중첩되도록 한다.

종래 기술의 해결책에 내재하는 매우 큰 문제점은, 각 재사용가능 모듈(14, 16)내의 IEEE 표준 1149.1 TAP 콘트롤러 상태머신은, 추가 명령 및 추가 제어입력을 인지하도록 변경되어야 하며, Update-DR 상태(도 3의 108)에서 추가입력의 값에 기초하여 Run-Test/Idle 상태(도 3의 101) 또는 Select-DR Scan 상태(도 3의 102)로 천이하도록 그 상태도를 변경하여야 한다. 이러한 추가 제어입력의 효과는 선택되지 않은 TAP들을 IDLE 상태가 되도록 하는 반면, 새롭게 활성화된 TAP 콘트롤러를 선택하는 수단을 제공하는 것이다. 이러한 접근법이 새로운 디바이스들에서 실행될 수 있는 반면, 변경될 수 없으므로 사용될 수 없는 물리적인 설계에 대하여는 실행될 수 없다.

본 발명은 종래 기술의 접근법에 의해 해결될 수 없는 문제점을 해결하는 것이다. 본 발명은 추가의 매우 중요한 제한사항을 해결책에 부과한다: 즉, 재사용가능 모듈들의 TAP 콘트롤러 상태머신은 변경될 수 없다. 이는 많은 IC들에 있어서의 실제 상황이다. 많은 경우에 있어서, 재사용중인 칩상의 하나 이상의 모듈들내의 TAP 콘트롤러 상태머신들을 변경하는 것은 불가능하거나 금지할 정도로 고비용을 필요로 한다. 본 발명의 일실시예에서는, 재사용가능 모듈들의 TAP 콘트롤러 상태머신의 어떠한 변경도 요하지 않으면서, IEEE 표준 1149.1 외부 테스트 버스를 사용하는 개개의 TAP들의 선택 및 제어를 할 수 있도록 한다. 본 발명의 일실시예에서는, 재사용가능 모듈의 표준 TAP 콘트롤러 상태머신을 변경하지 않으면서, IC내의 다수의 TAP들을 동적으로 재구성하는 방법을 제공한다. 마지막으로, 본 발명의 몇몇 실시예에서는 어떠한 추가의 IC 핀/단자 또는 외부 단자 리소스들이 요구되지 않는다.

도 4는 본 발명에 따른 도 1의 회로(18)의 일부의 일실시예를 블록도 형식으로 나타낸다. 도 4는 복제 상태머신(예컨대, 도 1의 26)이 테스트 클록(TCK)(60), 테스트 모드 선택(TMS)(61), 테스트 리셋(TRST)(62), 및 스위치 제어(63)를 포함하는 외부 입력들에 접속될 수 있는 한 방법을 나타낸다. 스위치 제어신호(63)는 스위치 갱신 레지스터(52)의 내용이 변경되도록 하는데 사용되어, 스위칭 회로(50)를 제어한다. 도시된 제어 발생논리부(24)의 출력들은 (제1 내지 제N 모듈들의 TMS 신호들을 포함하는) 제어신호들(34 및 36), 및 (제1 내지 제N 모듈 각각의 TDI 및 TDO 신호들을 포함하는) 각각의 재사용가능 모듈들의 데이터 신호들(33 및 35)이다. 복제 상태머신(DSM)(26)은 상태관련 정보(32)를 통해 재사용가능 모듈들내의 다른 동일 상태머신들과의 상태머신 동기(synchronization)를 제공한다. 디코드 및 게이팅 회로(59)는 DSM(26)와 스위치 제어부(63)의 현재 상태를 활용하여 집적회로(10)의 재사용가능 모듈들(예컨대, 14, 16)내의 미변경 상태머신들(예컨대, 20, 22) 모두의 구성을 제어하는데 사용되는 출력 제어신호들(DSM_Update(70), DSM_ShiftDR(71), DSM_ClockDR(72), DSM_Select(73), 및 DSM_Reset(74))을 발생시킨다.

본 발명의 일실시예에서는, 각 TAP가 전용의 연결을 가지면서, IEEE 표준 1149.1 테스트 버스를 경유하여, TAP 연결 모듈(TIM)(9)이 도 1의 각각의 재사용가능 모듈(예컨대, 14, 16)에 접속된다. 대체 실시예들에서는, 테스트 버스(31)에 대하여 다른 테스트 버스 프로토콜을 사용할 수 있을 것이다 (도 1 참조). 일실시예에서, TIM(9)은, 마스터-레벨 TAP 콘트롤러(디코드 및 게이팅 회로(59)와 함께 복제 상태머신(26)), 스위치 갱신 레지스터(52)로의 제어입력을 제공하는 디코더(54)에 접속된 직렬 시프트 레지스터(56) 및 스위칭 회로(50)로 구성된다. DSM_UpdateDR 신호(70)에 응답하여, 스위치 갱신 레지스터(52)의 내용이 디코더(54)로부터 갱신되고, 스위칭 회로(50)에 이송되어, 테스트 데이터 입력신호(TDI) 및 테스트 모드 선택신호(TMS)와 함께 재사용가능 모듈들(14, 16)내의 각각의 TAP들을 개별적으로 제어하는데 사용된다. TIM(9)내의 TAP 콘트롤러는, 도 3에 도시된 바와 같이, 표준 TAP 상태들을 통해 IEEE 표준 1149.1의 핀/단자 신호들을 따른다. 스위치 갱신 레지스터(52)는 재사용가능 모듈들(14, 16)내의 다수의 TAP들의 구성을 제어하는데 사용된다.

TIM(9)의 기능은 IC-레벨 TAP 콘트롤러로 기능하여, 다수의 재사용가능 모듈(14, 16)내에서 TAP들을 개별적으로 선택하도록 하는 것이다. TIM(9)은, 한 세트의 개별 제어신호들(TDI_1 내지 TDI_N 및 TMS_1 내지 TMS_N)과 함께 각각의 재사용가능 모듈 TAP에 대한 공통 리셋 및 테스트 클록신호들을 발생시킨다. TIM(9)은, 고유 출력(TDO_1 내지 TDO_N)을 수신한다(여기서, N은 모든 재사용가능 모듈들(14, 16)에 대한 TAP들의 총 개수이다).

TIM(9)내에 포함되는 스위칭 회로(50)는 선택된 TAP들에 대한 개개의 TDI 및 TDO 신호들을 함께 접속시켜, 소프트웨어 또는 하드웨어 제어하에서 원하는 순서대로 TAP들내에서 직렬의 스캔 체인을 형성한다. IC TDI 입력 핀/단자(12)로부터 개개의 제어신호들, 예컨대, TDI_1 내지 TDI_N을 단지 브로드캐스트 하는 것이 아니라, 발생시킬 필요가 있는지는, TIM(9)의 선택신호를 구현하는데 사용되는 방법에 의존한다. 도 4에서, 외부 IC 핀/단자(2)를 통해 TIM 선택신호(스위치 제어신호(63))가 제공된다. 본 발명의 대체 실시예들에서는, IC(10)상의 빌트-인 테스트 회로를 통해 온-보드 IC(10)로부터 TIM(9)을 제어할 수도 있다.

도 4에 도시된 복제 상태머신(DSM)(26)은 도 3에 도시된 상태도를 따르며, TIM(9)이 재사용가능 모듈들(14, 16)내의 미변경 TAP 상태머신들의 상태를 따를 수 있도록 한다. 또한, TIM(9)의 TAP 콘트롤러는, 제어신호들(34, 36)을 통해 재사용가능 모듈들(14, 16)내의 TAP 상태머신들 각각으로, 외부 집적회로 단자(12)를 통한 외부 TRST 신호 또는 Test-Logic/Reset 상태(100)에 도달한 TIM(9)의 TAP 콘트롤러에 의해(도 3 참조) 활성화되는, Reset 신호를 제공한다. TIM 선택 제어신호(스위치 제어(63))가 활성화되는 경우, TIM(9)의 TAP 콘트롤러는 인에이블되어, 적절한 상태들의 DSM_ShiftDR 신호(71), DSM_ClockDR 신호(72), 및 DSM_Select 신호들(73)을 발생시킨다(이들은 기능적으로 IEEE 표준 1149.1에 정의된 바와 같은 ShiftDR, ClockDR, UpdateDR, 및 Select 신호들과 유사함). 디코더 및 게이팅 회로(59)는 TIM 시프트 레지스터(56), 디코더(54), 스위칭 갱신 레지스터(52), 및 스위칭 회로(50)에 대한 제어논리를 제공한다.

IEEE 표준 1149.1 테스트 버스신호 TDI(64)에 의해 제공되는 직렬 입력 데이터는, TIM 시프트 레지스터(56)로 주어져, 도 4에 도시된 바와 같이 디코드 된다.외부적으로 제공되는 스위칭 제어신호(63)의 활성화로 TIM(9)이 선택되고, TIM Tap 콘트롤러가 Update-DR 상태(도 3의 108)에 도달한 경우, DSM_UpdateDR(70)이 활성화 되게 되며, 스위치 갱신 레지스터(52)가 도 4에 도시된 스위칭 회로(50)를 제어하는데 사용되는 디코더(54)로부터의 새로운 값으로 갱신된다.

재사용가능 모듈들(14, 16)내의 모든 TAP들은 제어신호들(34, 36)을 통해 동일한 TCK 및 DSM_Reset 제어신호들을 수신한다. 스위칭 회로(50)는 개개의 IEEE 표준 1149.1 테스트 버스 신호들(TMS 및 TDI)을 재사용가능 모듈들(14, 16)내의 각각의 TAP들에 각각 제공함으로써 재사용가능 모듈(14, 16)의 선택 및 스캔 체인 순서를 제어한다. 재사용가능 모듈들(14, 16)내의 하나 이상의 TAP들을 선택하고, 원하는 재사용가능 모듈(14, 16)의 개개의 명령 및 데이터 레지스터들을 연결하기데 있어서, 융통성(flexibility)이 존재한다. 재사용가능 모듈들(14, 16)의 IEEE 표준 1149.1 TAP 구현에 있어서 아무런 변경도 요구되지 않는다.

재사용가능 모듈들(14, 16)내의 모든 디스에이블된 TAP들은, TCK의 하강엣지 동안 각 TAP의 TMS 신호상에 제로(0)가 되어, 디스에이블 되도록 강제하는 스위칭 회로(50)에 의해 Run-Test/Idle 상태(101)(도 3 참조)에 "머물게(parked)" 되는 반면, TAP 상태머신이 Update-DR 상태(108)가 되어, TAP는 TCK의 다음 상승엣지에서 Run-Test/Idle 상태(101)가 되도록 한다. TMS 신호는 제로(0)가 되도록 유지되는 반면, 디스에이블된 TAP 콘트롤러들은 Run-Test/Idle 상태(101)로 유지된다.

본 발명의 일실시예에서, 재사용가능 모듈들(14, 16)의 모든 인에블된 TAP들의 상태는 동일 상태가 될 것이 요구된다. 따라서, 인에이블 및 다시 인에블되는모듈들의 상태의 동기를 확실하게 하는 방법이 있어야 한다. 재사용가능 모듈들(14, 16)의 TAP를 인에이블 또는 다시 인에이블 시키기 위해서, TCK(60)의 하강엣지 동안, TIM(9)의 TAP 상태머신은 Update-DR 상태(108)인 반면, 스위칭 회로(50)가 이러한 재사용가능 모듈들(14, 16)의 TMS 입력들을 커스터마이즈(customized) 된 TMS 신호들(34 및 36)로 연결시킨다. 이러한 재사용가능 모듈들(14, 16)의 TMS 입력들은 TCK(60)의 다음 상승엣지에서 샘플링 되게 된다. 모든 인에블된 TAP 콘트롤러들의 이어지는 상태는, TMS가 제로(0)라면 Run-Test/Idle(101), 또는 TMS가 1이라면 Select-DR-Scan(102)가 되게 된다. 재사용가능 모듈들(14, 16)내의 새롭게 디스에이블되는 TAP 콘트롤러들이 Run-Test/Idle 상태(101)로 되도록 보장하기 위해서, TCK(60)의 하강엣지 동안, TIM(0)의 TAP 상태머신은 Update-DR 상태(108)인 반면, 그들의 TMS 입력들은 제로(0)로 구동된다. TCK의 다음 상승엣지에서 TMS 입력이 샘플링된다. 새롭게 디스에이블 되는 TAP 콘트롤러들의 이어지는 상태는 Run-Test/Idle(101)이 되게 되는데, 그 이유는 재사용가능 모듈들(14, 16)내의 이러한 TAP 콘트롤러들의 TMS 입력들은 제로(0)이기 때문이다. 디스에이블된 TAP 콘트롤러들의 TMS 입력들은 TMS(61)의 값에 무관하게 새로운 스위칭 구성의 정보가 스위칭 회로(50)에 제공되어, 재사용가능 모듈들(14, 16)내의 디스에이블된 TAP 콘트롤러가 다시 인에블될 때까지 제로(0)로 계속 구동되게 된다. 이렇게 함으로써, 디스에이블된 TAP 콘트롤러들은 Run-Test/Idle(101)상태로 유지되게 된다.

Update-DR 상태(108)의 모든 스위칭 동작을 수행함으로써, 재사용가능 모듈들(14, 16)내의 인에이블 및 다시 인에이블 되는 TAP 콘트롤러들의 Select-DR 상태(102)의 모든 상태머신들의 동기가 확실하게 이루어진다. TMS가 로우, 소위 제로(0)로 강제되는 경우, Update-DR 상태(108) 동안, 재사용가능 모듈들(14, 16)내의 모든 TAP 콘트롤러들은, TCK의 다음 상승엣지 후에 Run/Test-Edle 상태(101)에 있게 된다. 대안으로서, TMS가 하이, 소위 1로 구동되는 경우, Update-DR 상태(108) 동안, 재사용가능 모듈들(14, 16)내의 모든 인에이블된 TAP 콘트롤러들은 TCK의 다음 상승엣지에서 Select-DR 상태(!02)로 천이하게 되는 반면, 재사용가능 모듈들(14, 16)내의 디스에이블된 TAP 콘트롤러들은 천이되거나 Runt-Test/Idle 상태(101)로 유지되게 된다.

본 발명의 일실시예에서는, 제일 먼저 인에이블되는 재사용가능 모듈(14, 16)에 대한 TAP 콘트롤러로 외부 신호 TDI(64)를 연결시킴으로써 스위칭 회로(50)에 의해 스캔 체인 구성이 제어된다. 다음, 스위칭 회로(50)에 의해, 이러한 재사용가능 모듈(14, 16)의 TDO 출력이, 다음으로 인에이블 되는 재사용가능 모듈(14, 16)의 TDI 입력으로 멀티플렉스 된다. 각각의 인에이블된 재사용가능 모듈(14, 16)에 대하여 이러한 과정이 계속된다. 마지막으로 인에이블 되는 재사용가능 모듈(14, 16)의 TDO 출력은 테스트 데이터 출력(TDO)(65)를 구동하는 출력 멀티플렉서(58)에 접속된다. 디스에이블 되는 재사용가능 모듈들(14, 16)의 TDI 입력은 아무런 상관이 없으며, 스위칭 회로(50)에 의해 1 또는 0으로 구동될 수 있다.

재사용가능 모듈들(14, 16)의 선택과 스캔 체인 순서는 스위칭 회로(50)에 의해 제어된다. 새로운 제어 워드를 시프트 레지스터(56)에 스캐닝하고, 디코더(54)에 의해 디코딩함으로써 구성이 변경될 수 있다. 디코드된 값은, 출력DSM_UpdateDR(70)이 활성화되는 경우, Update-DR 상태(108) 동안 TIM(9)의 TAP 콘트롤러에 의해 스위치 갱신 레지스터(52)로 이송된다. 그러나, 이러한 연속 동작이 발생되도록 하기 위해서는, TIM(9) 모듈이 선택되어야 하며; 그렇지 않으면, Update-DR 상태(108)에서 DSM_UpdateDR 신호(70)가 활성화되지 않고, 스위칭 갱신 레지스터(52)가 변경되지 않게 된다.

도 4의 본 발명의 일실시예에서는, 도 4에서 외부에서 인가되는 스위치 제어입력(63)을 도시된 외부 선택 핀/단자에 의해 TIM(9)의 선택이 제어된다. 이러한 TIM(9) 선택 핀/단자(12)(도 1 참조)는, 본 발명의 특정 실시예에 따라서, Update-IR 상태(115) 동안 샘플링 및 래치될 수도 있으며, 또는 새로운 구성 정보의 후속되는 입력 동안 활성화된 상태로 유지될 것이 요구될 수 있다. 이어서, Shift-DR 상태(104)로 들어가는 경우, 직렬 시프트 레지스터(56)는 새로운 값을 수신하며, 그 후 디코드 된다. 외부 TIM(9)의 선택 핀/단자(12)가 활성화 된다면(또는 몇몇 실시예에서 이전의 Update-IR 상태(115) 동안 캡쳐되어 활성화 되었다면), 제어신호 DSM_UpdateDR(70)이 활성화되고, 디코더(54) 출력이 스위치 갱신 레지스터(52)로 래치되어, 스위칭 회로(50)에 의해 제어되는 바와 같이, 재사용가능 모듈들(14, 16)내의 TAP들의 선택 및 순서를 변경시킨다.

도 5는 TIM(9)의 선택을 제어하기 위해 외부 IC 핀/단자(12)가 필요 없도록 한 본 발명의 대체실시예를 나타낸다. 그 대신, IC(10)에 스위치 제어논리 블록(80)이 추가되어 TIM(9)의 선택을 용이하게 한다. 또한, 스위칭 회로(50)로의 테스트 데이터 입력(TDI)의 소스는 테스트 데이터 입력(64)에서 스위치 제어논리(80)의 변경된 TDI 출력(82)으로 변경된다. 스위치 제어논리(80)는 외부 TDI 신호(64)를 수신하고, 복제 상태머신(26)으로부터의 한 셋트의 제어신호들(86)을 사용하여 변경된 TDI 신호(82)를 발생시킨다. 또한, 스위치 제어논리 블록(80)은, 활성화 되는 경우 TIM(9)을 선택하는, 추가의 출력신호 TIM_SELECT(98)를 발생시킨다. 모든 점에 있어서, 도 5의 회로는 도 4에 대하여 전술한 바와 같은 방식으로 동작할 수 있다.

도 6은, 도 5에 도시된 스위치 제어논리 블록부(80)를 상세하게 나타낸다. 도 6의 입력신호들은, 핀/단자(12)를 통해 외부 테스트 버스에 접속되는 TDI(64)(도 1 참조), 및 복제 상태머신(26)에 의해 발생되는 제어신호들이다. 네 개의 제어신호들은: DSM_Reset(74), DSM_ClockIR(95), DSM_UpdateIR(96) 및 DSM_SelectIR(97) 이다. 이러한 네 개의 제어신호들은 복제 상태머신(26)의 적절한 상태에서 발생되며, TIM(9)의 선택에 의해 조절되지는 않는다. DSM_Reset(74)이 활성화되면, DSM 명령 레지스터(92)는 1이 되어, TIM(9)의 선택을 해제시킨다. 데이터 동작에 대한 직렬 스캔 동작이 진행중인 경우, 외부 신호 TDI(64)는 스위치 제어논리(80)에 의해 변경되지 않는 멀티플렉서(94)를 통과하여, 변경된 TDI 신호(82)가 된다. 명령 데이터에 대하여 직렬 스캔 동작이 진행중인 경우, MUX(94)에 의해 DSM 명령 시프트 레지스터(90)가 TDI 신호(64)와 변경된 TDI 신호(82) 사이에 있게 된다. DSM_SelectIR(97)이 활성화되어, DSM 명령 시프트 레지스터(90)의 출력이 MUX(94)에 의해 변경된 TDI 신호(82)상에서 구동되도록 한다. 따라서, 복제 상태머신(26)의 디코드된 출력으로서 발생되며 제어논리(86)의 신호들중 하나인,DSM_SelectIR 신호(97)에 의해 데이터와 명령 동작간의 구분이 제공된다. DSM 명령 시프트 레지스터(90)의 시프트 클록동작 및 DSM 명령 레지스터(92)의 갱신동작은, 복제 상태머신의 출력신호 DSM_ClockIR(95) 및 DSM_UpdateIR(96)에 의해 각각 제어되며, TIM(9)의 선택에 의해 조절되지 않는다.

명령 데이터가 시프트 중인 경우, DSM 명령 레지스터의 비트(DSM 명령 시프트 레지스터(90))가 명령 레지스터 시프트 경로상의 여분의 시프트 레지스터 비트로서 추가된다. 명령 프레임은 인에블된 재사용가능 모듈의 TAP 명령 레지스터 비트폭의 총합이다. 따라서, 사용자가 새로운 명령을 선택하는 경우, 재사용가능 모듈들(14, 16)내의 인에이블된 TAP들의 연속된 명령 레지스터들에 전삽(前揷, pre-pend)되는, DSM 명령 시프트 레지스터(90)에 대한 여분의 시프트 레지스터 비트를 위한 하나 이상의 비트가 명령 프레임에 추가된다.

명령 스캔이 진행중인 경우, DSM_SelectIR 신호(97)는 멀티플렉서(94)의 DSM 명령 시프트 레지스터(90) 입력을 선택하여, 명령 스캔 경로상으로 1 비트의 DSM 명령 시프트 레지스터(90)를 효과적으로 삽입한다. 복제 상태머신(26)에 의해 발생되는 제어신호(DSM_ClockIR(96))는, DSM 명령 시프트 레지스터(90)의 시프트 동작을 제어한다. 명령 스캔 동작이 시프트 동작을 완료하여, 재사용가능 모듈들(14, 16)내의 모든 현재 선택된 TAP들의 명령 레지스터들 및 DSM 명령 시프트 레지스터(90)내의 명령 비트들을 프레임화 하는 경우, TIM_UpdateIR 신호(96)는 DSM 명령 시프트 레지스터(90)를 DSM 명령 레지스터(92)로 이송하고, TIM_SELECT 신호(98)의 값은 DSM 시프트 레지스터 비트(90)의 값과 일치되도록 변경된다.

TAP의 새로운 구성이 요구되는 경우, UpdateIR 상태(115)가 일단 도래되면, TIM(9)에 대한 DSM 명령 시프트 레지스터 비트(90)는 제로(0)로 채워져, TIM(9)이 선택되도록 하며, 다른 현재 선택된 TAP 명령 레지스터들(130)(도 2 참조)은, 효과적으로 아무런 동작도 하지 않게 되는, 바이패스 명령들로 채워진다. Update_IR 상태(115)로 들어가는 경우, DSM 명령 시프트 레지스터(90)가 샘플링되어, DSM 명령 레지스터(92)로 래치되며, 이러한 값은 TIM_SELECT(98)로 제공된다. TIM_SELECT(98)가 일단 활성화되면, 디코드 및 게이팅 회로(59)가 인에이블되어 적절한 DSM 상태에서 DSM_ShiftDR(71), DSM_ClockDR(72), DSM_Select(73), 및 DSM_UpdateDR(70)을 발생시킨다. 후속의 Shift-DR 상태(104)로 들어가는 경우, TIM 시프트 레지스터(56)(도 5 참조)는 IC(10)의 TDO 핀/단자로 접속되며, 새로운 구성정보가 시프트 레지스터(56)로 시프트 된다. Update_DR 상태(108)로 들어감에 따라, DSM_UpdateDR(70)이 활성화되고, 디코드된 시프트 레지스터의 값이 디코더(54)로부터 스위치 갱신 레지스터(52)로 이송된 후, 새로운 구성 제어 데이터(configuration control data)를 로드시킨다.

도 5 및 도 6에 도시된 본 발명의 실시예는, 인에이블 된 모든 재사용가능 모듈들(14, 16)의 연속된 명령들에 전삽(前揷, pre-pend)되는 단일 비트의 명령을 추가한다는 것을 알 수 있다. 이러한 단일 비트의 명령은, TIM(9)이 이어지는 데이터 동작에서 선택 또는 디스에이블 되는지를 판정하는데 사용된다. 인에이블 된다면, 후속의 데이터 동작에서는 스위칭 회로(50)에 대하여 새로운 구성 제어 정보를 로드시킨다.

도 7은, IC(10)의 TAP를 동작시키는 외부 논리에서 볼 수 있는, 핀/단자(12)도 명령 레지스터(도 6의 92)의 확장도 필요로 하지 않는, 전체적으로 다른 방법으로 TIM(9) 선택의 문제를 해결하는 본 발명의 또 다른 실시예를 나타낸다. 그 대신, 스위치 제어논리(81)내의 내부 셀프-선택 회로가 사용되어 (도 8 참조), 소정의 N 비트의 서명의 매칭에 기초하여 TIM_SELECT 신호(98)가 활성화되도록 할 수 있다.

도 7의 스위치 제어논리(81)는 서명 발생논리 (도 8의 140)를 포함하며, 복제 상태머신(26)으로부터 상태관련 정보 및 선택적으로는 테스트 데이터 입력(64)을 수신한다. 일실시예에서는 서명이 상태정보에 기초하는 한편, 또 다른 실시예에서는 서명이 테스트 데이터 입력에 기초한다. 본 발명의 대체실시예에서는, 서명이 상태 정보와 테스트 데이터 입력의 조합에 기초할 수도 있으며, 또는 원하는 어떠한 정보에도 기초할 수도 있다.

도 8은 도 7의 스위치 제어논리(81)의 일실시예를 나타낸다. 입력 제어신호들은 Signature_CLK(150), Signature_DATA(151), Signature_RESET(152), 및 DSM_UpdateIR(149)이다. N 비트의 소정의 서명 회로(142)는 하나 이상의 소정의 서명값을 저장하는 비휘발성 기억소자이다. 회로(142)는 레지스터 저장비트들로 구성될 수도 있으며, 하드와이어드 논리(hardwired logic) 레벨일 수도 있으며, 스위치 제어논리(81) 외부의 신호로부터 제공될 수도 있다. Signature_RESET 신호(152)가 활성화 되는 경우, 서명 시프트 레지스터(140)가 비매칭 값으로 초기화되고, SR 래치(148)가 리셋되고, 스위치 제어 출력신호(84)가 TIM(9)이 선택되지 않도록 구동된다.

서명 레지스터 클록 Signature_CLK(150)은, 도 3에 도시된 TAP 콘트롤러의 상태들 가운데 소정의 하나로 진입할 때와 같은, 소정의 이벤트 발생시까지 "오프"로 되는 게이트된 클록이다. 서명 레지스터 클록이 트리거(trigger) 됨에 따라서, Signature_CLK(150)이 인에이블 되어, 테스트 데이터 클록 TCK(60)를 따르도록 된다 (도 7 참조). 도 3에 도시된 TAP 콘트롤러 상태들중 소정의 하나로 들어가는 것과 같은 또 다른 소정의 이벤트에 도달됨에 따라서 Signature_CLK(150)이 다시 오프로 게이트 된다. 의도되지 않은 서명의 매칭에 의해 발생되는 서명 에일리어싱(signature aliasing)을 방지하기 위해, Signature_RESET 신호(152) 및 Signature_CLK 신호(150)의 엄격한 제어가 필요하다.

N 비트의 데이터가 서명 시프트 레지스터(140)로 시프트 됨에 따라서, N 비트 비교기(144)를 사용하여 입력되는 서명이 소정의 서명 회로(142)에 저장된 기대치의 서명과 비교된다. DSM_UpdateIR(149) 펄스가 발생되는 경우에만 비교기 출력(144)이 샘플링된다. 그 후, 비교기의 결과가 146과 SR 래치(148)에 의해 게이트 되어, TIM(9) 선택을 제어하도록 출력 TIM_Select(98)를 발생시킨다. 입력되는 서명이 기대치의 서명과 매칭되면, SR 래치(148)가 설정되어, TIM(9)이 선택되도록 하며, 그렇지 않다면, SR 래치가 클리어(clear) 상태로 유지되도록 하여, 스위치 제어(84)에 의해 TIM(9)이 선택되지 않는다.

서명을 구성하는데 사용될 수 있는 일례의 방법으로서, 서명 데이터로서 외부 TMS 신호(12)를 사용하여 DSM TAP 콘트롤러의 상태 횡단 이력(state traversalhistory)의 부분집합을 캡쳐하는 것이다. 이러한 방법에 의해, 사용자는 매칭 신호를 생성하는데 필요한 상태 이력을 알게 되고, TIM(9) 선택이 요구되는 경우 이러한 시퀀스를 발생시키는 것은 사용자의 책임이 된다.

에일리어싱(aliasing)을 방지하기 위해, Capture_IR 상태(110) 동안, 서명 시프트 레지스터(140)는 Signature_RESET 신호(152)의 활성화에 의해 비매칭 값으로 앞에서 로드된다(preloaded) (도 3 참조). 그 후, 게이트 된 클록신호, 즉 Signature_CLK(150)가 인에이블 되어 클록 동작을 제공하고, 이에 의해 Shift-IR 상태(111)에 도달함에 따라 Signature_CLK이 디스에이블 될 때까지 각각의 후속 TMS 값을 서명 시프트 레지스터(140)로 캡쳐(capture)한다.

Shift-IR 상태(111)에 도달함에 따라, Signature_CLK(150)이 오프로 게이트 되며, 마지막으로 입력되어 서명 시프트 레지스터(140)에 캡쳐된 서명이 소정의 서명 회로(142)에 저장된 기대치의 서명과 비교된다. Update-IR 상태(115) 동안, 비교기 출력(144)이 SR 래치(148)로 스트로브 되고, 이들이 매칭되는 경우 TIM_SELECT 신호(98)가 활성화되고, 매칭되지 않는 경우, 무효로 된다.

도 9는 도 3에 굵게 도시된 소정의 상태 횡단 시퀀스에 의해 생성되는 일실시예의 서명의 결과를 나타낸다. 도 8의 Signature_DATA 신호(151)가 TMS(61)가 되도록 선택되어, Signature_CLK(150)의 상승엣지에서 샘플링되고, 소정의 7 비트 서명이 TMS 시퀀스 이진수 0100001가 되며, 가장 우측의 "1"이 Signature_CLK(150)의 첫번째 상승엣지에서 샘플링된다. Capture-IR 상태(110)에서 인에이블 된 후의 TMS의 서명은 도 3의 굵게 도시된 다음 상태들의 횡단과 매칭된다: Exit1-IR(112),Pause-IR(113), Pause-IR(113), Pause-IR(113), Exit2-IR(114), 및 Shift_IR(111). Shift-IR 상태(111)에 도달함에 따라, 서명 클록이 OFF로 게이트 되어, 시프트 동작을 정지시키며, 두 개의 서명이 비교된다. 그 후, 비교 결과는 Update-IR 상태(115)가 이어서 횡단되는 때에 SR 래치(148)에 로드된다. 또한, Signature_CLK(150)을 인에이블 및 디스에이블시키고, 또한 서명 시프트 레지스터(140) 및 SR 래치(148)를 리셋시키기 위해 다른 상태를 사용할 수 있을 뿐 아니라, 시퀀스 길이를 달리하는 다른 상태 횡단 서명(state traversal signature)이 사용될 수 있다. 본 발명의 대체실시예로서, 서명 비교를 판정하는 다른 방법들 또한 가능하며, 예컨대 DSM(24, 26)의 하나 이상의 상태들에 기초하여, 또는 DSM(24, 26)의 하나 이상의 특정 상태천이들에 기초하여, Signature_CLK(150)을 선택적으로 인에이블 및 디스에이블 시킬 수도 있다.

또한, 다른 서명 방법들이 사용될 수도 있다. 예컨대, Pause-IR 상태(113) 동안, TDI(64)의 핀/단자(12) 값은 통상적으로 중요하지 않다. 따라서, 서명에 기초하여 TIM(9)을 선택하는 방법은, Pause-IR 상태(113) 동안 N 회에 걸쳐 TDI 핀/단자(12)를 샘플링한 후, 소정의 고유한 N 비트의 서명을 검색하는 것에 기초할 수 있다. IC(10)의 사용자는 매칭되는 시퀀스를 알게 될 수도 있고, TIM(9)으로의 액세스가 요구되는 경우 매칭되는 서명을 생성하도록 이벤트들의 소정의 시퀀스를 발생할 책임을 가질 수도 있다. 이러한 방법으로, Signature_RESET 신호(152)가 Pause-IR 상태(113)와 다른 상태에 의해 트리거 되어, 서명 시프트 레지스터(!40)를 초기화한다. Signature_CLK 신호(150)는 Pause-IR 상태(113)일 동안만 인에이블된다. IC(10)의 사용자는 원하는 클록수 동안 Pause-IR 상태(113)로 TAP 콘트롤러를 유지하여, TDI 핀/단자(12)상에 기대되는 값들의 시퀀스를 제공하게 되며, 그 후 Update-IR 상태(115)에서 TIM_SELECT 신호(98)가 활성화되도록 한다.

또한, 하나 이상의 TDI(64) 입력값들의 캡쳐된 시퀀스와 결합되는 하나 이상의 상태 이력의 캡쳐된 시퀀스들을 활용하는 서명의 결합이 액세스를 위해 TIM(9)의 선택을 인에이블 시키는데 사용될 수 있다. 알 수 있는 바와 같이, 본 발명의 범주는 TIM(9)을 선택하기 위해 서명 정보를 캡쳐하는 방법 또는 특정의 시퀀스에 제한되지 않는다.

전술한 상세한 설명에서, 특정 실시예를 참조하여 본 발명이 설명되었다. 그러나, 당업자라면 이하 청구범위에 설정된 본 발명의 범주를 일탈하지 않고서 다양한 변경예 및 변형예가 이루어질 수 있음을 알 수 있다. 따라서, 상세한 설명 및 도면은 제한적인 의미 보다는 설명에 도움을 주는 것으로 간주되어야 하며, 이러한 개조예들은 본 발명의 범주내에 포함되는 것으로 의도된다. 덧붙여, 본 발명은 특정의 테스트 표준(예컨대, IEEE 표준 1149.1)에 제한되지 않으며, 사실상 여하의 방법으로든 테스트 분야로 제한되지는 않는다. 예컨대, 본 발명은 원래의 상태머신을 변경할 수 있는 능력이 없거나, 제한되는, 어떠한 적용예에서도 유용하다. 예컨대, 원래의 상태머신에 추가기능이 요구된다면(정상 동작, 테스트, 등을 포함하는 어떠한 모드에서든지), 복제 상태머신에 추가 기능이 추가될 수 있으며, 복제 상태머신으로부터 출력되는 제어신호(들)가 복제 상태머신으로부터 원래의 상태머신의 출력으로, 또는 제어신호(들)가 사용되어야 하는 어느 곳으로든, 경로가형성될 수 있다. 이는 원래의 또는 기존의 회로의 하나 이상의 블록들을 단일 집적회로에 통합시키는 경우 매우 유용한 접근법일 수 있다.

특정 실시예들에 대하여, 장점, 기타 유리한 점들, 및 문제의 해결책 등이 설명되었다. 그러나, 장점, 유리한 점들, 문제의 해결책, 및 이러한 장점, 유리한 점, 또는 해결책이 생기도록 하거나 발휘될 수 있도록 하는 기타의 구성요소들은, 청구범위의 전부 또는 일부의 성분들의 중요하거나, 필수적이거나, 기본적인 특징으로 간주되어서는 아니된다.

Claims

집적회로에 있어서,

복수의 집적회로 단자;

각각 미변경 상태머신을 구비하는 복수의 재사용가능 모듈; 및

상기 각각의 미변경 상태머신 및 상기 복수의 집적회로 단자에 접속되는 제어논리 - 상기 제어논리는 상기 집적회로 단자의 제1 부분을 상기 미변경 상태머신중 적어도 하나에 접속시키는 제1 구성을 구비하며, 상기 제어논리는 스위치 제어신호에 기초하여 제2 구성을 선택적으로 수용하도록 접속되며, 상기 제2 구성은 상기 집적회로 단자의 제2 부분을 상기 미변경 상태머신중 적어도 하나에 접속시킴 -

를 포함하는 것을 특징으로 하는 집적회로.
집적회로에 있어서,

복수의 집적회로 단자;

제1 미변경 상태머신을 구비하는 제1 재사용가능 모듈;

제2 미변경 상태머신을 구비하는 제2 재사용가능 모듈;

상기 제1 미변경 상태머신과 상기 제2 미변경 상태머신과 상기 복수의 집적회로 단자에 접속되는 스위칭 회로; 및

상기 스위칭 회로에 구성 정보를 제공하도록 접속되는 스위칭 갱신 레지스터 - 상기 스위칭 회로는 상기 구성 정보에 기초하여 상기 복수의 집적회로 단자부 중적어도 일부분을 상기 제1 미변경 상태머신 및 제 2 미변경 상태머신중 적어도 하나에 접속시킴 -

를 포함하는 것을 특징으로 하는 집적회로.
제2항에 있어서,

상기 스위치 갱신 레지스터는 스위치 제어신호에 기초하여 상기 구성정보를 선택적으로 수신하도록 접속되며,

상기 집적회로는:

스위치 제어회로에 의해 제공되는 스위치 제어신호; 및

상기 스위치 제어신호를 수신하도록 접속되며, 상기 스위치 제어회로에 복수의 복제 상태머신 제어신호를 제공하도록 접속되며, 상기 스위치 제어신호에 기초하여 상기 스위치 갱신 레지스터에 갱신 제어를 제공하도록 접속되는 복제 상태머신

을 더 포함하는 것을 특징으로 하는 집적회로.
제3항에 있어서,

상기 복제 상태머신의 적어도 일부분은 상기 제1 미변경 상태머신 및 상기 제2 미변경 상태머신중 적어도 하나의 적어도 일부분의 복제본인 것을 특징으로 하는 집적회로.
제3항에 있어서,

상기 스위치 제어회로는:

소정의 서명 레지스터;

서명을 수신하도록, 상기 복제 상태머신에 접속되는 서명 캡쳐 레지스터; 및

상기 소정의 서명 레지스터 및 상기 서명 캡쳐 레지스터에 접속되는 비교기 - 상기 비교기는 비교결과를 제공하도록 출력을 구비하며, 상기 스위치 제어신호는 상기 비교결과에 기초함 -

를 포함하는 것을 특징으로 하는 집적회로.
복수의 집적회로 단자를 구비하는 집적회로에서 상기 집적회로를 구성하는 방법으로서,

복수의 제1 입력을 구비하는 제1 재사용가능 모듈 미변경 상태머신을 제공하는 단계;

복수의 제2 입력을 구비하는 제2 재사용가능 모듈 미변경 상태머신을 제공하는 단계 - 상기 복수의 제1 입력 및 상기 복수의 제2 입력은 복수의 미변경 상태머신 입력을 형성함 -;

상기 복수의 집적회로 단자의 제1 부분을 상기 복수의 미변경 상태머신 입력의 제1 부분에 접속시키는 제1 구성을 제공하는 단계; 및

상기 제1 재사용가능 모듈 미변경 상태머신 및 상기 제2 재사용가능 모듈 미변경 상태머신을 변경시키지 않고, 상기 제1 구성을 교체시키는 제2 구성을 제공하는 단계 - 상기 제2 구성은 상기 복수의 집적회로 단자의 제2 부분을 상기 복수의 미변경 상태머신 입력의 제2 부분으로 접속시킴 -

를 포함하는 것을 특징으로 하는 집적회로 구성방법.
제6항에 있어서,

서명을 판정하는 단계; 및

상기 서명을 소정의 서명과 비교하는 단계를 더 포함하며,

상기 제1 구성을 교체하도록 상기 제2 구성을 제공하는 단계는, 상기 서명을 상기 소정의 서명과 비교하는 단계에 응답하여 수행되는 것을 특징으로 하는 집적회로 구성방법.
제7항에 있어서,

복제 상태머신을 제공하는 단계를 더 포함하며,

상기 복제 상태머신의 적어도 일부분은 상기 제1 미변경 상태머신 및 상기 제2 미변경 상태머신중 적어도 하나의 적어도 일부분의 복제본인 것을 특징으로 하는 집적회로 구성방법.
제8항에 있어서,

상기 서명을 판정하는 단계는:

상기 서명으로서 상기 복제 상태머신에 대응하는 소정의 한 셋트의 정보를캡쳐하는 단계를 포함하는 것을 특징으로 하는 집적회로 구성방법.
복수의 집적회로 단자를 구비하는 집적회로에서 상기 집적회로를 구성하는 방법으로서,

복수의 제1 입력을 구비하는 제1 재사용가능 모듈을 제공하는 단계;

복수의 제2 입력을 구비하는 제2 재사용가능 모듈을 제공하는 단계 - 상기 복수의 제1 입력 및 상기 복수의 제2 입력은 복수의 재사용가능 모듈 입력을 형성함 -;

상기 복수의 집적회로 단자의 제1 부분을 상기 복수의 재사용가능 모듈 입력의 제1 부분으로 접속시키는 제1 구성을 제공하는 단계;

상기 서명을 소정의 서명과 비교하는 단계; 및

상기 비교에 응답하여, 상기 제1 구성을 대체하도록 제2 구성을 제공하는 단계 - 상기 제2 구성은 상기 복수의 집적회로 단자의 제2 부분을 상기 복수의 재사용가능 모듈 입력의 제2 부분에 접속시킴 -

를 포함하는 것을 특징으로 하는 집적회로 구성방법.
집적회로에 있어서,

제어신호에 기초하여 상기 집적회로의 적어도 일부분의 구성을 선택적으로 갱신하도록 접속되는 구성회로; 및

상기 구성회로에 접속되는 제어회로 - 상기 제어회로는,

소정의 서명 레지스터

서명을 수신하도록 접속되는 서명 캡쳐 레지스터; 및

상기 소정의 서명 레지스터 및 상기 서명 캡쳐 레지스터에 접속되는 비교기를 구비함 -, 를 포함하며,

상기 비교기는 비교결과를 제공하기 위한 출력을 구비하며, 상기 제어신호는 상기 비교결과에 기초하는 것을 특징으로 하는 집적회로.
집적회로에 있어서,

제어신호에 기초하여 상기 집적회로의 적어도 일부분의 구성을 선택적으로 갱신하도록 접속되는 구성회로; 및

입력 데이터를 수신하기 위한 입력과 상기 입력 데이터에 기초하여 상기 구성회로에 변경된 데이터를 제공하기 위한 출력을 구비하는 제어회로

- 상기 제어회로는,

확장 부분을 수용하기 위해, 상기 복수의 집적회로 단자중 적어도 하나에 접속되는 명령 확장 레지스터; 및

상기 명령 확장 레지스터 및 상기 복수의 집적회로 단자중 적어도 하나에 접속되어, 변경된 입력 데이터로서 상기 수신된 데이터 입력과 상기 확장 부분을 선택적으로 제공하는 선택회로를 포함함 -

를 포함하며, 상기 제어신호는 상기 확장 부분에 기초하는 것을 특징으로 하는 집적회로.
서명을 생성하는 방법으로서,

상태머신을 제공하는 단계; 및

상기 상태머신을 횡단하는 단계를 포함하며,

상기 상태머신의 횡단시, 상기 서명을 생성하도록 상태머신 정보를 캡쳐하는 것을 특징으로 하는 서명생성방법.
제13항에 있어서,

상기 캡쳐된 상태머신 정보는 상태 이력 정보를 포함하는 것을 특징으로 하는 서명생성방법.