KR20050006467A - 반도체 소자의 콘택 플러그 형성 방법 - Google Patents

반도체 소자의 콘택 플러그 형성 방법 Download PDF

Info

Publication number
KR20050006467A
KR20050006467A KR1020030046290A KR20030046290A KR20050006467A KR 20050006467 A KR20050006467 A KR 20050006467A KR 1020030046290 A KR1020030046290 A KR 1020030046290A KR 20030046290 A KR20030046290 A KR 20030046290A KR 20050006467 A KR20050006467 A KR 20050006467A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
deposition
conductive material
barrier metal
Prior art date
Application number
KR1020030046290A
Other languages
English (en)
Inventor
김준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030046290A priority Critical patent/KR20050006467A/ko
Publication of KR20050006467A publication Critical patent/KR20050006467A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 전도성 물질의 소오스 가스와 반응하여 전도성 물질의 증착 특성을 향상시키면서 소오스 가스와의 반응을 통해 휘발되는 휘발성 반응물로 콘택홀의 내벽을 포함한 전체 표면에 증착 활성층을 형성한 후 전도성 물질을 증착함으로써, 콘택홀 내부에서 전도성 물질의 증착 특성을 향상시킴과 동시에, 전도성 물질로만 콘택홀을 매립하여 저항이 낮은 콘택 플러그를 형성할 수 있다.

Description

반도체 소자의 콘택 플러그 형성 방법{Method of forming a contact plug in a semiconductor device}
본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 특히 콘택 플러그의 저항을 낮출 수 있는 반도체 소자의 콘택 플러그 형성 방법에 관한 것이다.
웨이퍼 당 생산 가능한 칩의 수를 증가시키기 위해서는, 제품의 생산에 적용되는 패턴 사이즈를 줄여야 한다. 반면, 평면적인 치수(Dimension)의 감소에 의해 발생되는 성능의 저하를 보상하기 위하여 소자의 높이를 점점 높아지고 있다. DRAM의 경우 그러한 경향이 가장 뚜렷한 제품으로써, 패턴의 사이즈는 작아지지만 트랜지스터의 전기적 특성을 보상할 목적으로 축전 용량은 보다 더 증가시켜야 하는 현상이 발생된다.
축전 용량은 두 전극간의 면적을 넓혀 증가시킬 수 있다. 하지만, 패턴 사이즈를 줄이기 위하여 평면적 치수를 감소시키기 때문에, 패턴의 높이를 증가시켜 축전 용량을 증가시키고 있다. 이러한 이유로, 후속 공정에서 형성되는 콘택 플러그의 높이가 증가하게 된다.
콘택 플러그의 높이가 증가하면 종횡비가 큰 콘택홀을 전도성 물질로 매립할 수 있는 증착 공정이 요구되며, 현재 주로 화학 기상 증착법으로 텅스텐을 증착하여 종횡비가 큰 콘택홀을 매립하고 있다. 화학 기상 증착법으로 텅스텐을 증착하는공정은 WF6가스를 H2또는 SiH4와 같은 환원 가스와 반응시켜 텅스텐을 증착한다. 이 방법을 이용하는 경우, 산화막과 같은 절연막 상에는 텅스텐의 증착이 잘 이루어지지 않고, 증착이 되는 경우에도 접착력이 떨어지는 문제가 있다. 이러한 이유로, 산화막 상에 접착력이 우수한 장벽 금속(Barrier metal)을 증착하여 장벽 금속층을 형성하고 그 위에 텅스텐을 증착하는 방법을 이용한다. 이때, 장벽 금속 물질로는 TiN이 주로 사용된다.
TiN은 종횡비가 큰 콘택홀의 하부까지 균일하게 형성되도록 하기 위하여 화학 기상 증착법이나 물리 기상 증착법으로 형성하는데, 물리 기상 증착법으로 TiN을 증착하는 경우에도 금속을 이온화하고 웨이퍼 쪽으로 방향성을 가하여 증착 층덮힘을 향상시키는 방법을 사용한다. 이하, 도면을 참조하여 콘택 플러그 형성 방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 트랜지스터나 금속 배선과 같이 반도체 소자를 형성하기 위한 여러 요소(도시되지 않음)가 포함된 반도체 기판(101) 상에 층간 절연막(102)을 형성한 후, 층간 절연막(102)의 소정 영역에 콘택홀(103)을 형성한다.
도 1b를 참조하면, 콘택홀(103)을 포함한 층간 절연막(102)의 전체 표면에 장벽 금속층(104)을 형성한다. 이때, 장벽 금속층(104)은 접착 특성이 우수한 TiN막으로 형성할 수 있으며, 층덮힘 특성을 향상시키기 위하여 물리 기상 증착법으로형성할 수 있다. 하지만, 층덮힘이 우수한 물리 기상 증착법으로 TiN막을 형성하더라도, 콘택홀(103)의 종횡비가 증가함에 따라, 콘택홀(103) 하부까지 장벽 금속층(104)이 형성되지 않는 경우가 발생된다.
도 1c를 참조하면, 화학 기상 증착법으로 콘택홀(도 1b의 103)을 포함한 층간 절연막(102)의 전체 상부에 텅스텐과 같은 전도성 물질을 증착하여 전도성 물질층(105)으로 콘택홀(도 1b의 103)을 매립한다. 이때, 콘택홀의 하부에는 장벽 금속층(104)이 형성되지 않아 전도성 물질층(105)의 접착력이 어렵기 때문에, 콘택홀의 하부에서는 금속 물질의 증착이 원활하게 이루어지지 않고 보이드(106)가 발생된다.
반면, 층덮힘 특성을 향상시키기 위하여 화학 기상 증착법으로 TiN을 증착하는 경우에는, 콘택홀의 사이즈가 감소함에 따라 콘택홀 내부에서 TiN막이 차지하는 면적이 급속하게 증가하여 저항이 증가하게 된다.
도 2a 및 도 2b는 콘택홀 사이즈와 장벽 금속층의 두께에 따른 저항의 변화를 설명하기 위한 특성 그래프이다.
도 2a를 참조하면, 비저항이 12uohm-cm인 텅스텐층과 비저항이 150uohm-cm인 TiN막을 사용하는 경우, 콘택홀의 높이가 30000Å인 콘택홀에서 콘택홀의 사이즈에 따른 연결 저항의 변화를 살펴보면 다음과 같다. 콘택홀(도 1c의 103)의 사이즈가 감소할수록, 콘택 플러그와 하부 요소와의 접촉 저항이 증가하며, 특히 콘택 플러그의 저항은 급격하게 증가하여 전체 저항값도 급격하게 증가한다.
도 2b를 참조하면, 콘택홀 내부에서 텅스텐보다 비저항값이 월등히 큰TiN막(도 1c의 104)의 두께가 증가하여 TiN막이 차지하는 비율이 증가할수록 콘택 플러그의 저항이 크게 증가하는 것을 알 수 있다.
이렇듯, TiN막의 증착 특성을 향상시키면 두께가 증가하여 콘택 플러그의 저항을 증가시키고, TiN막의 증착 특성을 감소시키면 콘택홀 하부에서 텅스텐의 증착 특성이 저하되어 콘택 플러그의 저항이 증가되는 문제점이 발생된다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 콘택 플러그 형성 방법은 전도성 물질의 소오스 가스와 반응하여 전도성 물질의 증착 특성을 향상시키면서 소오스 가스와의 반응을 통해 휘발되는 휘발성 반응물로 콘택홀의 내벽을 포함한 전체 표면에 증착 활성층을 형성한 후 전도성 물질을 증착함으로써, 콘택홀 내부에서 전도성 물질의 증착 특성을 향상시킴과 동시에, 전도성 물질로만 콘택홀을 매립하여 저항이 낮은 콘택 플러그를 형성할 수 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 2a 및 도 2b는 콘택홀 사이즈와 장벽 금속층의 두께에 따른 저항의 변화를 설명하기 위한 특성 그래프이다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 301 : 반도체 기판 102, 302 : 층간 절연막
103, 303 : 콘택홀 104, 304 : 장벽 금속층
305 : 증착 활성층 105, 306 : 전도성 물질층
306a : 콘택 플러그 106 : 보이드
본 발명의 실시예에 따른 반도체 소자의 콘택 플러그 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계와, 층간 절연막에 콘택홀을 형성하는 단계와, 콘택홀의 내벽을 포함한 전체 상부에 증착 활성층을 형성하는 단계, 및 콘택홀이 매립되도록 전도성 물질층을 형성하는 단계를 포함한다.
상기에서, 증착 활성층을 B, P, Si 또는 Ti로 형성할 수 있으며, B로 형성할 경우, 300℃ 내지 400℃의 온도에서 B2H6를 공급하여 형성할 수 있다.
전도성 물질층은 소오스 가스로 WF6가스를 공급하며, 소오스 가스와 증착 활성층이 반응하여 증착 활성층이 증발되면서 텅스텐이 증착되어 형성된다. 이때, 소오스 가스가 증착 활성층와 반응하면서 원활하게 분해되도록 보조 가스를 함께 공급할 수 있으며, 보조 가스로 SiH4, H2또는 B2H6가스를 공급할 수 있다.
콘택홀을 형성한 후, 증착 활성층을 형성하기 전에, 층간 절연막의 상부 표면에 장벽 금속층을 형성하는 단계를 더 포함할 수 있다. 이때, 장벽 금속층은 물리기상 증착법으로 형성할 수 있다.
층간 절연막을 형성한 후, 콘택홀을 형성하기 전에, 층간 절연막 상에 장벽 금속층을 형성하는 단계를 더 포함할 수 있다. 이러한 장벽 금속층은 TiN, W 또는 WN으로 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 3a를 참조하면, 트랜지스터나 금속 배선과 같이 반도체 소자를 형성하기 위한 여러 요소(도시되지 않음)가 포함된 반도체 기판(301) 상에 층간 절연막(302)을 형성한 후, 층간 절연막(302)의 소정 영역에 콘택홀(303)을 형성한다.
도 3b를 참조하면, 층간 절연막(302)의 상부 표면에 장벽 금속층(304)을 형성한다. 이때, 장벽 금속층(304)은 접착 특성이 우수한 TiN막으로 형성할 수 있으며, 약 50Å의 두께로 형성하는 것이 바람직하다. 또한, 장벽 금속층(304)을 층간 절연막(302)의 상부 표면에만 형성하므로 W 또는 WN막으로 장벽 금속층(304)을 형성할 수도 있다. 한편, 장벽 금속층(304)이 콘택홀(303) 내부에 형성되는 것을 최대한 억제하기 위하여, 물리기상 증착법(Physical Vapor Deposition)으로 장벽 금속층(304)을 형성하는 것이 바람직하다. 층간 절연막(302)의 상부 표면에만 장벽 금속층(304)을 형성하는 또 다른 방법으로, 콘택홀(303)을 형성하기 전에 층간 절연막(302) 상에 장벽 금속층(304)을 먼저 형성한 후 콘택홀(303)을 형성하면, 층간 절연막(302)의 상부 표면에만 장벽 금속층(304)을 형성할 수 있다.
도 3c를 참조하면, 콘택 플러그를 형성하기 위한 전도성 물질의 소오스 가스와 반응하여 전도성 물질의 증착 특성을 향상시키면서 소오스 가스와의 반응을 통해 휘발되는 휘발성 반응물로 콘택홀(303)의 내벽을 포함한 전체 표면에 증착 활성층(305)을 형성한다. 증착 활성층(305)은 B, P, Si 또는 Ti로 형성할 수 있으며, 예를 들어 B로 증착 활성층(305)을 형성하는 경우 300℃ 내지 400℃에서 B2H6가스를 공급하여 증착 활성층(305)을 형성할 수 있다.
도 3d를 참조하면, 콘택홀(도 3c의 303)을 포함한 층간 절연막(302)의 전체 상부에 콘택홀이 매립되도록 전도성 물질을 증착하여 전도성 물질층(306)을 형성한다. 이때, 증착 활성층(305)이 B로 형성되고 텅스텐을 증착하여 전도성 물질층(306)을 형성하는 경우를 예로 설명하면, 텅스텐 소오스 가스로 공급된 WF6가스가 B와 반응하여 대부분의 B가 증발되면서 콘택홀(도 3c의 303) 내부에서도 텅스텐이 활발하게 증착되어 콘택홀 내부가 보이드 없이 텅스텐으로 매립된다. 이때, WF6가스가 원활하게 분해될 수 있도록, SiH4, H2또는 B2H6가스와 같은 보조 가스를 함께 공급할 수도 있다.
도 3e를 참조하면, 화학적 기계적 연마 공정이나 에치 백 공정으로 장벽 금속층(304) 상의 전도성 물질층을 제거하고 콘택홀 내부에만 전도성 물질층을 잔류시켜, 콘택 플러그(306a)를 형성한다.
상기에서 설명한 콘택 플러그 형성 방법을 살펴보면, 콘택 플러그(306a)는 콘택홀(303)의 측벽인 절연막과의 접착력이 낮지만, 콘택홀 하부에 노출된 전도층과의 강한 접착력으로 인하여, 접착 특성은 문제가 되지 않는다.
선택적 텅스텐 증착 공정을 예로써 설명하면, 선택적 텅스텐 증착 공정은 공정 초기부터 콘택홀 하부의 전도층에서만 선택적으로 텅스텐이 성장하기 때문에, 텅스텐 플러그가 접착성을 갖는 곳은 오로지 플러그와 하부 전도층의 접촉면뿐이다. 반도체 공정 중에서 주로 사용하는 전도층인 도프트 실리콘, 텅스텐, TiN등은 화학기상 증착법에 의해 증착되는 텅스텐과의 접착력이 우수하기 때문에, 콘택 플러그의 접착력에는 문제가 없다.
상술한 바와 같이, 본 발명은 전도성 물질의 소오스 가스와 반응하여 전도성 물질의 증착 특성을 향상시키면서 소오스 가스와의 반응을 통해 휘발되는 휘발성 반응물로 콘택홀의 내벽을 포함한 전체 표면에 증착 활성층을 형성한 후 전도성 물질을 증착함으로써, 콘택홀 내부에서 전도성 물질의 증착 특성을 향상시킴과 동시에, 전도성 물질로만 콘택홀을 매립하여 저항이 낮은 콘택 플러그를 형성할 수 있다.

Claims (10)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막에 콘택홀을 형성하는 단계;
    상기 콘택홀의 내벽을 포함한 전체 상부에 증착 활성층을 형성하는 단계;
    상기 콘택홀이 매립되도록 전도성 물질층을 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성 방법.
  2. 제 1 항에 있어서,
    상기 증착 활성층이 B, P, Si 또는 Ti로 형성되는 반도체 소자의 콘택 플러그 형성 방법.
  3. 제 2 항에 있어서,
    상기 B는 300℃ 내지 400℃의 온도에서 공급되는 B2H6로 형성되는 반도체 소자의 콘택 플러그 형성 방법.
  4. 제 1 항에 있어서,
    상기 전도성 물질층은 소오스 가스로 WF6가스를 공급하며, 상기 소오스 가스와 상기 증착 활성층이 반응하여 상기 증착 활성층이 증발되면서 텅스텐이 증착되어 형성되는 반도체 소자의 콘택 플러그 형성 방법.
  5. 제 4 항에 있어서,
    상기 소오스 가스가 상기 증착 활성층와 반응하면서 원활하게 분해되도록 보조 가스가 함께 공급되는 반도체 소자의 콘택 플러그 형성 방법.
  6. 제 5 항에 있어서,
    상기 보조 가스로 SiH4, H2또는 B2H6가스가 공급되는 반도체 소자의 콘택 플러그 형성 방법.
  7. 제 1 항에 있어서, 상기 콘택홀을 형성한 후, 상기 증착 활성층을 형성하기 전에,
    상기 층간 절연막의 상부 표면에 장벽 금속층을 형성하는 단계를 더 포함하는 반도체 소자의 콘택 플러그 형성 방법.
  8. 제 7 항에 있어서,
    상기 장벽 금속층은 물리기상 증착법으로 형성되는 반도체 소자의 콘택 플러그 형성 방법.
  9. 제 1 항에 있어서, 상기 층간 절연막을 형성한 후, 상기 콘택홀을 형성하기 전에,
    상기 층간 절연막 상에 장벽 금속층을 형성하는 단계를 더 포함하는 반도체 소자의 콘택 플러그 형성 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 장벽 금속층이 TiN, W 또는 WN으로 형성되는 반도체 소자의 콘택 플러그 형성 방법.
KR1020030046290A 2003-07-09 2003-07-09 반도체 소자의 콘택 플러그 형성 방법 KR20050006467A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030046290A KR20050006467A (ko) 2003-07-09 2003-07-09 반도체 소자의 콘택 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030046290A KR20050006467A (ko) 2003-07-09 2003-07-09 반도체 소자의 콘택 플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20050006467A true KR20050006467A (ko) 2005-01-17

Family

ID=37220279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030046290A KR20050006467A (ko) 2003-07-09 2003-07-09 반도체 소자의 콘택 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR20050006467A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462154B1 (ko) * 2008-12-15 2014-11-14 주식회사 원익아이피에스 텅스텐 박막 증착방법
KR101485506B1 (ko) * 2008-11-19 2015-01-28 주식회사 원익아이피에스 박막 증착방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485506B1 (ko) * 2008-11-19 2015-01-28 주식회사 원익아이피에스 박막 증착방법
KR101462154B1 (ko) * 2008-12-15 2014-11-14 주식회사 원익아이피에스 텅스텐 박막 증착방법

Similar Documents

Publication Publication Date Title
KR101275025B1 (ko) 반도체 소자용 배선 구조물 및 이의 형성방법
US6140671A (en) Semiconductor memory device having capacitive storage therefor
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
KR100455382B1 (ko) 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
JPH09237838A (ja) 金属配線構造及びその形成方法
US6613669B2 (en) Semiconductor device and method for manufacturing the same
US9312124B2 (en) Methods of fabricating gate insulating layers in gate trenches and methods of fabricating semiconductor devices including the same
KR20160039739A (ko) 하드 마스크막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20000053471A (ko) 집적 회로용 커패시터
US5998871A (en) Metal plug electrode in semiconductor device and method for forming the same
KR20040059431A (ko) 반도체 소자의 티타늄 실리사이드 콘택 형성 방법
KR100564605B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
KR20050006467A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20020002739A (ko) 반도체 소자의 제조 방법
US7935634B2 (en) Integrated circuits, micromechanical devices, and method of making same
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100691935B1 (ko) 반도체 소자의 금속배선 형성방법
CN114156255A (zh) 半导体结构及其形成方法
KR20030045470A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR19990084555A (ko) 반도체장치의 콘택 형성방법
KR100480574B1 (ko) 반도체장치의금속배선형성방법및이를이용한커패시터제조방법
KR20070063820A (ko) 반도체 소자의 제조방법
KR20040020241A (ko) 반도체 소자의 캐패시터 형성방법
KR19990017092A (ko) 반도체 소자의 초미세 콘택 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination