KR20050004408A - 반도체 금속 배선용 범프 형성 방법 - Google Patents

반도체 금속 배선용 범프 형성 방법 Download PDF

Info

Publication number
KR20050004408A
KR20050004408A KR1020030044576A KR20030044576A KR20050004408A KR 20050004408 A KR20050004408 A KR 20050004408A KR 1020030044576 A KR1020030044576 A KR 1020030044576A KR 20030044576 A KR20030044576 A KR 20030044576A KR 20050004408 A KR20050004408 A KR 20050004408A
Authority
KR
South Korea
Prior art keywords
oxide material
semiconductor
metal wiring
forming
bump
Prior art date
Application number
KR1020030044576A
Other languages
English (en)
Other versions
KR100559513B1 (ko
Inventor
김영실
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020030044576A priority Critical patent/KR100559513B1/ko
Publication of KR20050004408A publication Critical patent/KR20050004408A/ko
Application granted granted Critical
Publication of KR100559513B1 publication Critical patent/KR100559513B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/116Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161Physical or chemical etching
    • H01L2224/11616Chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 스크린 프린팅 기법을 이용한 범프 형성시에 패시베이션층의 단차에 기인하는 범프의 오정렬을 방지할 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 반도체 칩 상에 형성된 본딩 패드용 금속 배선 상에 단차를 갖는 패시베이션층을 그대로 형성하고, 패시베이션층의 일부를 제거하여 본딩 패드의 상부를 노출시킨 후 스크린 프린팅 기법으로 그 위에 범프를 형성하는 종래 방식과는 달리, 반도체 칩 상에 형성된 본딩 패드용 금속 배선 상에 패시베이션층을 형성하고, 본딩 패드로 인해 발생하는 패시베이션층의 단차 해소를 위해 패시베이션층을 평탄화하며, 이후 패시베이션층의 일부를 제거하여 본딩 패드의 상부를 노출시켜 스크린 프린팅 기법으로 그 위에 범프를 형성하기 때문에, 범프 형성용 프린팅을 위해 패시베이션층 상에 정렬되는 스크린과 패시베이션층 사이에 공간이 형성되지 않으며, 이를 통해 금속 배선 상에 범프를 정확하게 형성할 수 있으며, 그 결과 범프의 오정렬에 기인하는 반도체 칩의 전기적 특성 열화를 효과적으로 방지할 수 있는 것이다.

Description

반도체 금속 배선용 범프 형성 방법{METHOD FOR FORMING BUMP OF METAL LINE IN SEMICONDUCTOR}
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 반도체 소자와 패키지 배선간을 전기적으로 연결하는 금속 배선용 범프를 형성하는데 적합한 반도체 금속 배선용 범프 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자는 증착 공정, 포토 공정, 패터닝 공정,린스 공정, 열처리 공정 등을 선택적 혹은 반복적으로 진행하여 제조하게 되며, 이와 같이 제조된 각 반도체 칩은 최종적으로 패키지 공정을 통해 기판에 실장됨으로써 그 기능을 수행하게 된다.
특히, 패키지 공정에서는 반도체 소자의 전기적 특성을 살리기 위해 많은 기법들이 소개되어 왔는데, 그 중 플립칩 기법은 반도체 소자와 패키지의 배선을 직접 연결함으로서 반도체 소자의 전기적 특성을 저해하지 않는 기술로 널리 알려져 있다. 이러한 플립칩 기법에서는 반도체 소자의 본딩 패드에 범프를 형성하는데, 일반적으로 프린팅 기법이 널리 이용되고 있다.
즉, 종래 방법에 따르면, 임의의 회로 소자를 갖는 반도체 칩을 완성하게 되면, 반도체 칩의 상부에 후막의 패시베이션층(예를 들면, 옥사이드, 실리콘 나이트라이드 등으로 된 패시베이션층)을 형성하고, 최상부에 있는 금속 배선(즉, 본딩 패드)이 있는 부분의 패시베이션층을 선택적으로 제거하여 본딩 패드의 상부를 노출시키고, 이후 스크린 프린팅 기법을 이용하여 본딩 패드의 상부에 범프를 형성한다. 이때, 패시베이션층은, 일 예로서 도 2에 도시된 바와 같이, 반도체 칩의 본딩 패드로 인해 단차를 갖게 된다.
도 2는 종래 방법에 따라 반도체 금속 배선용 범프를 형성할 때 발생하는 현상을 설명하기 위해 도시한 공정 단면도이다.
도 2를 참조하면, 반도체 칩(202)의 상부에는 패키지 배선과의 전기적인 접속을 위한 금속 배선(즉, 본딩 패드)(204)이 형성되어 있으며, 또한 금속 배선(204)을 매립하는 형태로 후막의 패시베이션층(206)이 형성되어 있다. 이때,패시베이션층(206)은 금속 배선(204)으로 인해 단차를 갖게 된다.
이어서, 선택적인 식각 공정을 통해 금속 배선(204) 상에 형성된 패시베이션층(206)의 일부를 선택적으로 제거함으로써 금속 배선(204)의 상부를 노출시키는 접속홀을 형성하며, 이와 같이 형성된 접속홀에는 스크린 프린팅 기법을 이용하여 형성 가능한 범프가 형성된다.
즉, 접속홀을 노출시키도록 설계된 스크린(208a, 208b)이 반도체 칩 상에 정렬되고 스크러버(210)가 화살표 1의 방향으로 스크린 프린팅을 하게 되는데, 이때 스크린(208a)은 화살표 1과 화살표 3의 방향으로 힘을 받게 된다. 그러나, 패시베이션층(206)의 단차로 인해 스크린(208a)과 금속 배선(204)이 형성되지 않은 영역에 있는 패시베이션층(206) 사이에 공간이 존재하기 때문에 스크린(208a)이 화살표 3의 방향으로 기울어지게 되고, 그 결과 스크린(208b)은 화살표 4의 방향으로 힘을 받게 됨으로써, 스크린 프린팅을 위한 스크린(208a, 208b)의 정렬이 어긋나게 된다.
그 결과, 스크린(208a, 208b)이 화살표 3과 4의 방향으로 어긋나게 됨으로써, 금속 배선(204) 위해 형성될 범프 형성 영역이 L1에서 L2로 좁아지게 되기 때문에 정상적인 구조의 범프 형성이 어렵게 되는 문제가 있으며, 이러한 문제는 결국 반도체 제품의 전기적 특성을 저하시켜 제품의 신뢰도를 떨어뜨리는 요인으로 작용하고 있는 실정이다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 스크린 프린팅 기법을 이용한 범프 형성시에 패시베이션층의 단차에 기인하는 범프의 오정렬을 방지할 수 있는 반도체 금속 배선용 범프 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 패키지 배선과 전기적으로 접속되는 반도체 칩의 본딩 패드용 금속 배선 상에 범프를 형성하는 방법에 있어서, 반도체 칩 상에 금속 배선을 형성하는 과정과, 상기 금속 배선이 형성된 반도체 칩의 상부 전면에 후막의 옥사이드 물질을 형성하는 과정과, 평탄화 공정을 수행하여 상기 옥사이드 물질을 평탄화시키는 과정과, 상기 평탄화된 옥사이드 물질 상에 실리콘 나이트라이드 물질을 형성하는 과정과, 식각 공정을 통해 상기 실리콘 나이트라이드 물질과 옥사이드 물질의 일부를 선택적으로 제거하여 상기 금속 배선의 상부를 노출시키는 패시베이션층을 형성하는 과정과, 스크린 프린팅 기법을 이용하여 상기 금속 배선 상에 범프를 형성하는 과정을 포함하는 반도체 금속 배선용 범프 형성 방법을 제공한다.
도 1a 내지 1e는 본 발명의 바람직한 실시 예에 따라 반도체 금속 배선용 범프를 형성하는 과정을 도시한 공정 순서도,
도 2는 종래 방법에 따라 반도체 금속 배선용 범프를 형성할 때 발생하는 현상을 설명하기 위해 도시한 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
102 : 반도체 칩 104 : 금속 배선
106 : 옥사이드 물질 108 : 실리콘 나이트라이드 물질
110 : 패시베이션층 112 : 범프
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 반도체 칩 상에 형성된 본딩 패드용 금속 배선상에 단차를 갖는 패시베이션층을 그대로 형성하고, 패시베이션층의 일부를 제거하여 본딩 패드의 상부를 노출시킨 후 스크린 프린팅 기법으로 그 위에 범프를 형성하는 전술한 종래 방식과는 달리, 반도체 칩 상에 형성된 본딩 패드용 금속 배선 상에 패시베이션층을 형성하고, 본딩 패드로 인해 발생한 패시베이션층의 단차 해소를 위해 패시베이션층을 평탄화하며, 이후 패시베이션층의 일부를 제거하여 본딩 패드의 상부를 노출시켜 스크린 프린팅 기법으로 그 위에 범프를 형성한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 1a 내지 1e는 본 발명의 바람직한 실시 예에 따라 반도체 금속 배선용 범프를 형성하는 과정을 도시한 공정 순서도이다.
도 1a를 참조하면, 도시 생략된 회로 소자 등이 형성된 반도체 칩(102) 상에 본딩 패드용 금속 배선(104)을 형성하고, 증착 공정을 수행하여 반도체 칩(102)의 상부 전면에 걸쳐 후막의 옥사이드 물질(106)을 형성한다. 여기에서, 옥사이드 물질(106)은, 예를 들면 플라즈마를 이용하는 기법인 HDP와 PECVD 등의 공정을 통해 형성하며, 옥사이드 물질(106)의 두께는 금속 배선(104)을 충분하게 매립할 수 있도록 대략 1.5 - 2 배의 두께로 형성한다.
다음에, CMP 혹은 에치백 등을 이용하는 평탄화 공정을 수행하여 옥사이드 물질(106)의 일부를 평탄하게 제거함으로써, 일 예로서 도 1b에 도시된 바와 같이,옥사이드 물질(106)을 평탄화시킨다.
이어서, 플라즈마를 이용하는 증착 공정을 수행함으로서, 일 예로서 도 1c에 도시된 바와 같이, 평탄화된 옥사이드 물질(106)의 상부 전면에 실리콘 나이트라이드 물질(108)을 적층한다. 여기에서, 실리콘 나이트라이드 물질(108)의 두께는 평탄화된 옥사이드 물질(106)의 대략 0.5 - 0.7 배 정도가 바람직하다.
다음에, 포토레지스트 도포, 노광, 현상 등의 공정을 수행하여 실리콘 나이트라이드 물질(108)의 상부에 임의의 패턴을 갖는 식각 마스크를 형성하고, 이러한 식각 마스크를 식각 장벽층으로 이용하는 건식 식각 공정을 수행하여 금속 배선(104) 상에 있는 실리콘 나이트라이드 물질(108)과 옥사이드 물질(106)을 선택적으로 순차 제거함으로써, 일 예로서 도 1d에 도시된 바와 같이, 본딩 패드용 금속 배선(104)의 상부를 노출시키는 접속홀(즉, 범프가 형성될 영역)을 갖는 패시베이션층(110)을 형성한다.
마지막으로, 스크린 프린팅 기법을 적용함으로써, 금속 배선(104) 상에 범프(112), 즉 후속하는 공정을 통해 패키지 배선에 전기적으로 접속되는 범프(112)를 형성한다.
따라서, 본 발명에서는, 패시베이션에서의 단차로 인해 스크린과 패시베이션층 사이에 공간이 존재하는 전술한 종래 방법에서와는 달리, 프린팅을 위한 스크린과 패시베이션층 사이에 어떠한 공간도 존재하지 않기 때문에 스크린 프린팅 기법으로 금속 배선 상에 범프를 정확하게 형성할 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 반도체 칩 상에 형성된 본딩 패드용 금속 배선 상에 단차를 갖는 패시베이션층을 그대로 형성하고, 패시베이션층의 일부를 제거하여 본딩 패드의 상부를 노출시킨 후 스크린 프린팅 기법으로 그 위에 범프를 형성하는 전술한 종래 방식과는 달리, 반도체 칩 상에 형성된 본딩 패드용 금속 배선 상에 패시베이션층을 형성하고, 본딩 패드로 인해 발생하는 패시베이션층의 단차 해소를 위해 패시베이션층을 평탄화하며, 이후 패시베이션층의 일부를 제거하여 본딩 패드의 상부를 노출시켜 스크린 프린팅 기법으로 그 위에 범프를 형성하기 때문에, 범프 형성용 프린팅을 위해 패시베이션층 상에 정렬되는 스크린과 패시베이션층 사이에 공간이 형성되지 않으며, 이를 통해 금속 배선 상에 범프를 정확하게 형성할 수 있으며, 그 결과 범프의 오정렬에 기인하는 반도체 칩의 전기적 특성 열화를 효과적으로 방지할 수 있다.

Claims (5)

  1. 패키지 배선과 전기적으로 접속되는 반도체 칩의 본딩 패드용 금속 배선 상에 범프를 형성하는 방법에 있어서,
    반도체 칩 상에 금속 배선을 형성하는 과정과,
    상기 금속 배선이 형성된 반도체 칩의 상부 전면에 후막의 옥사이드 물질을 형성하는 과정과,
    평탄화 공정을 수행하여 상기 옥사이드 물질을 평탄화시키는 과정과,
    상기 평탄화된 옥사이드 물질 상에 실리콘 나이트라이드 물질을 형성하는 과정과,
    식각 공정을 통해 상기 실리콘 나이트라이드 물질과 옥사이드 물질의 일부를 선택적으로 제거하여 상기 금속 배선의 상부를 노출시키는 패시베이션층을 형성하는 과정과,
    스크린 프린팅 기법을 이용하여 상기 금속 배선 상에 범프를 형성하는 과정
    을 포함하는 반도체 금속 배선용 범프 형성 방법.
  2. 제 1 항에 있어서,
    상기 옥사이드 물질은, 플라즈마를 이용하는 HDP 또는 PECVD 공정에 의해 형성되는 것을 특징으로 하는 반도체 금속 배선용 범프 형성 방법.
  3. 제 1 항에 있어서,
    상기 옥사이드 물질은, CMP 공정 또는 에치백 공정으로 평탄화되는 것을 특징으로 하는 반도체 금속 배선용 범프 형성 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 옥사이드 물질의 두께는, 상기 금속 배선 두께의 1.5 - 2배인 것을 특징으로 하는 반도체 금속 배선용 범프 형성 방법.
  5. 제 4 항에 있어서,
    상기 실리콘 나이트라이드의 두께는, 상기 평탄화된 옥사이드 물질 두께의 0.5 -0.7배인 것을 특징으로 하는 반도체 금속 배선용 범프 형성 방법.
KR1020030044576A 2003-07-02 2003-07-02 반도체 금속 배선용 범프 형성 방법 KR100559513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030044576A KR100559513B1 (ko) 2003-07-02 2003-07-02 반도체 금속 배선용 범프 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030044576A KR100559513B1 (ko) 2003-07-02 2003-07-02 반도체 금속 배선용 범프 형성 방법

Publications (2)

Publication Number Publication Date
KR20050004408A true KR20050004408A (ko) 2005-01-12
KR100559513B1 KR100559513B1 (ko) 2006-03-10

Family

ID=37219078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030044576A KR100559513B1 (ko) 2003-07-02 2003-07-02 반도체 금속 배선용 범프 형성 방법

Country Status (1)

Country Link
KR (1) KR100559513B1 (ko)

Also Published As

Publication number Publication date
KR100559513B1 (ko) 2006-03-10

Similar Documents

Publication Publication Date Title
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US7071024B2 (en) Method for packaging a microelectronic device using on-die bond pad expansion
KR100659801B1 (ko) 반도체 집적 회로 제조 방법
TWI532136B (zh) 半導體元件及其製造方法
KR102327448B1 (ko) 접합 구조체 및 그 형성 방법
KR20090076832A (ko) 반도체 장치 및 그 제조 방법
US20070093066A1 (en) Stacked wafer or die packaging with enhanced thermal and device performance
KR20110091730A (ko) 금속 필러에 대한 감소된 스트레스 구성을 포함하는 반도체 디바이스
US10580665B2 (en) Method for manufacturing package structure having elastic bump
US6130149A (en) Approach for aluminum bump process
US6251694B1 (en) Method of testing and packaging a semiconductor chip
TWI520282B (zh) 用於半導體裝置之互連結構及相關之製造方法
JPH11312704A (ja) ボンドパッドを有するデュアルダマスク
US6479376B1 (en) Process improvement for the creation of aluminum contact bumps
US6297561B1 (en) Semiconductor chip
KR100559513B1 (ko) 반도체 금속 배선용 범프 형성 방법
JP2001068513A (ja) 半導体装置
KR100645213B1 (ko) 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
CN112435977B (zh) 半导体器件及其制作方法
KR100450243B1 (ko) 반도체 소자의 범프 제조 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
US7833896B2 (en) Aluminum cap for reducing scratch and wire-bond bridging of bond pads
KR100702120B1 (ko) 반도체 소자의 본딩 패드 구조 및 그의 형성 방법
KR20040023311A (ko) 반도체 소자의 패드 형성 방법
US20050136664A1 (en) Novel process for improved hot carrier injection

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee