KR20050002358A - A method for forming a storage node of a semiconductor device - Google Patents
A method for forming a storage node of a semiconductor device Download PDFInfo
- Publication number
- KR20050002358A KR20050002358A KR1020030043735A KR20030043735A KR20050002358A KR 20050002358 A KR20050002358 A KR 20050002358A KR 1020030043735 A KR1020030043735 A KR 1020030043735A KR 20030043735 A KR20030043735 A KR 20030043735A KR 20050002358 A KR20050002358 A KR 20050002358A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- storage node
- semiconductor device
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 삼차원적 구조를 갖는 캐패시터를 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확보하는데 있어서, 높은 에스펙트비 ( aspect ratio ) 에 따른 저장전극간의 리닝 ( leaning ) 현상을 방지하며 저장전극을 형성하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a storage electrode of a semiconductor device. In particular, in forming a capacitor having a three-dimensional structure to secure a sufficient capacitance for high integration of a semiconductor device, a storage aspect according to a high aspect ratio The present invention relates to a technology for forming a storage electrode while preventing a leaning phenomenon.
반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.As semiconductor devices are highly integrated and cell sizes are reduced, it is difficult to secure a capacitance that is proportional to the surface area of the storage electrode.
특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.In particular, in a DRAM device having a unit cell composed of one MOS transistor and a capacitor, it is important to reduce the area while increasing the capacitance of a capacitor, which occupies a large area on a chip, which is an important factor for high integration of the DRAM device.
그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하거나, 유전체막의 두께를 감소시켜 캐패시터를 형성하였다.Thus, the capacitance of the capacitor represented by (Eo × Er × A) / T (wherein Eo is the vacuum dielectric constant, Er is the dielectric constant of the dielectric film, A is the area of the capacitor and T is the thickness of the dielectric film) is increased. In order to achieve this, a capacitor is formed by increasing the surface area of the storage electrode, which is a lower electrode, or a capacitor is formed by decreasing the thickness of the dielectric film.
도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도 및 평면도로서, 가아드링 ( guard ring ) 이 구비되는 칩의 구석 부분을 도시한 것이다.1A to 1F are cross-sectional views and plan views illustrating a method of forming a storage electrode of a semiconductor device according to the related art, and illustrate corner portions of a chip provided with a guard ring.
도 1a를 참조하면, 소자분리막(도시안됨), 게이트전극(도시안됨) 및 비트라인(도시안됨)과 같은 하부구조물이 구비되는 반도체기판(11) 상에 저장전극 콘택플러그하부절연층(13)을 형성한다.Referring to FIG. 1A, a storage electrode contact plug lower insulating layer 13 is formed on a semiconductor substrate 11 having lower structures such as an isolation layer (not shown), a gate electrode (not shown), and a bit line (not shown). To form.
상기 하부절연층(13) 상부에 식각장벽층(15) 및 저장전극용 산화막(17)을 적층한다.An etch barrier layer 15 and an oxide layer 17 for a storage electrode are stacked on the lower insulating layer 13.
이때, 상기 식각장벽층(15)은 질화막으로 형성한다.In this case, the etching barrier layer 15 is formed of a nitride film.
도 1b를 참조하면, 저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 저장전극용 산화막(17) 및 식각장벽층(15)을 식각하여 상기 저장전극 콘택플러그(13)를 노출시키는 저장전극 영역(21)을 형성한다.Referring to FIG. 1B, the storage electrode exposing the storage electrode contact plug 13 by etching the storage electrode oxide layer 17 and the etching barrier layer 15 by a photolithography process using a storage electrode mask (not shown). The area 21 is formed.
상기 저장전극 영역(21)을 포함한 전체표면상부에 저장전극용 도전층(23)을 일정두께 형성한다. 이때, 상기 저장전극용 도전층(23)은 폴리실리콘으로 형성한다.The conductive layer 23 for the storage electrode is formed to have a predetermined thickness on the entire surface including the storage electrode region 21. In this case, the storage electrode conductive layer 23 is formed of polysilicon.
도 1c를 참조하면, 전체표면상부에 감광막(도시안됨)을 형성하고 평탄화식각공정인 CMP 공정을 실시하여 셀 영역의 저장전극 영역(21) 내에 저장전극으로 사용될 저장전극용 도전층(23)을 남기고 셀의 에지부에 가아드링(27)을 구성하는 저장전극용 도전층을 남긴다.Referring to FIG. 1C, a photosensitive film (not shown) is formed on the entire surface and a CMP process, which is a planarization etching process, is performed to form a conductive layer 23 for a storage electrode to be used as a storage electrode in the storage electrode region 21 of the cell region. The conductive layer for the storage electrode constituting the guard ring 27 is left at the edge of the cell.
상기 셀 영역의 저장전극용 도전층(23)을 노출시키는 감광막패턴(25)을 상기 가아드링(27) 상측에 형성한다.A photosensitive film pattern 25 exposing the conductive layer 23 for the storage electrode in the cell region is formed on the guard ring 27.
도 1d 및 도 1e를 참조하면, 상기 감광막패턴(25)을 마스크로 하여 상기 셀 영역의 저장전극용 산화막(17)을 제거하고 상기 감광막패턴(25)을 제거함으로써 저장전극(29) 및 가아드링(27)을 형성한다.1D and 1E, the storage electrode 29 and the guard ring are removed by removing the oxide layer 17 for the storage electrode in the cell region and removing the photoresist pattern 25 using the photoresist pattern 25 as a mask. (27) is formed.
상기 도 1d 는 상기 도 1c 의 공정후에 저장전극용 산화막(17)이 제거된 것을 도시한 평면도이다.FIG. 1D is a plan view showing that the storage electrode oxide film 17 is removed after the process of FIG. 1C.
상기 도 1f 는 상기 도 1e 의 평면도로서, 저장전극(29), 가아드링(27) 및 저장전극용 산화막(17) 만을 도시한 것이다.FIG. 1F is a plan view of FIG. 1E showing only the storage electrode 29, the guard ring 27, and the storage electrode oxide film 17.
도 2a 및 도 2b 는 종래기술에 따라 형성된 반도체소자의 저장전극을 도시한 단면 및 평면 셈사진으로서, 저장전극의 쓰러짐 현상으로 인하여 리닝 현상이 유발됨을 도시한다.2A and 2B are cross-sectional and planar views showing a storage electrode of a semiconductor device formed according to the prior art, and show that a lining phenomenon is caused by a fall phenomenon of the storage electrode.
상기한 바와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 저장전극용 산화막의 제거 공정후 높은 에스펙스비를 갖는 저장전극이 쓰러져 이웃하는 저장전극들과 붙어 버리는 리닝 ( leaning ) 현상이 유발되어 소자의 특성 및 신뢰성을 저하시키고 그에 따른 소자의 고집적화를 어렵게 하는 문제점이 있다.As described above, in the method of forming a storage electrode of a semiconductor device according to the related art, after the removal process of the oxide film for the storage electrode, the storage electrode having a high aspect ratio collapses and causes a leaning phenomenon in which the storage electrodes adhere to neighboring storage electrodes. There is a problem in that the characteristics and reliability of the device is lowered, thereby making it difficult to integrate the device.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 저장전극간의 리닝 ( leaning ) 현상이 유발되는 것을 방지하여 반도체소자의 수율, 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.In order to solve the problems according to the related art, the present invention prevents the occurrence of a leaning phenomenon between storage electrodes, thereby improving yield, characteristics, and reliability of semiconductor devices, and thereby enabling high integration of semiconductor devices. It is an object of the present invention to provide a method for forming a storage electrode of a semiconductor device.
도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.1A to 1F are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the prior art.
도 2a 및 도 2b 는 종래기술에 따른 반도체소자의 저장전극을 도시한 단면 및 평면 셈사진.2A and 2B are cross-sectional and planar views showing storage electrodes of a semiconductor device according to the prior art;
도 3a 내지 도 3d 는 본 발명의 제1실시예에 반도체소자의 저장전극 형성방법을 도시한 단면도.3A to 3D are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device in accordance with a first embodiment of the present invention.
도 4 는 본 발명의 제2실시예에 반도체소자의 저장전극 형성방법을 도시한 단면도.4 is a cross-sectional view showing a method of forming a storage electrode of a semiconductor device in accordance with a second embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
11,41 : 하부절연층 13,43 : 저장전극 콘택플러그11,41: lower insulating layer 13,43: storage electrode contact plug
15,45 : 식각장벽층 17,47 : 저장전극용 산화막15,45: etching barrier layer 17,47: oxide film for storage electrode
21,49 : 저장전극 영역 23 : 저장전극용 도전층21,49 storage electrode region 23: conductive layer for storage electrode
25,57 : 감광막패턴 27,59 : 가아드링25,57: Photoresist pattern 27,59: Guard ring
29,51 : 저장전극 53 : SOG 절연막29, 51: storage electrode 53: SOG insulating film
55 : 보호막55: protective film
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 저장전극 형성방법은,In order to achieve the above object, a method of forming a storage electrode of a semiconductor device according to the present invention includes:
반도체기판 상에 저장전극 콘택플러그가 구비되는 하부절연층을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact plug on the semiconductor substrate;
전체표면상부에 저장전극 콘택플러그를 노출시키는 저장전극 영역이 정의된 저장전극용 산화막을 형성하는 공정과,Forming an oxide film for a storage electrode having a storage electrode region in which a storage electrode contact plug is exposed on an entire surface thereof;
상기 저장전극 콘택플러그에 접속되는 저장전극을 상기 저장전극 영역에 형성하고 상기 저장전극 영역을 SOG 절연막으로 매립하는 공정과,Forming a storage electrode connected to the storage electrode contact plug in the storage electrode region and filling the storage electrode region with an SOG insulating film;
상기 이웃하는 네 개의 저장전극 상측에 연결되는 섬형태의 보호막패턴을 형성하는 공정과,Forming an island-type protective film pattern connected to the four adjacent storage electrodes;
상기 보호막 패턴 사이로 노출되는 SOG 절연막 및 저장전극용 산화막을 습식방법으로 제거하여 저장전극의 쓰러짐 현상을 방지하는 공정을 포함하는 것과,Removing the SOG insulating film and the oxide film for the storage electrode exposed through the protective layer pattern by a wet method to prevent the storage electrode from falling over;
상기 저장전극용 산화막은 PECVD ( plasma enhanced chemical vapor deposition, 이하에서 PECVD 라 함 ) 방법에 의한 TEOS ( tetra ethyl ortho silicate glass, 이하에서 TEOS 라 함 ) 산화막으로 형성하는 것과,The oxide for the storage electrode may be formed of a TEOS (tetra ethyl ortho silicate glass, hereinafter referred to as TEOS) oxide film by PECVD (plasma enhanced chemical vapor deposition).
상기 보호막 패턴은 질화막으로 형성하는 것과,The protective film pattern is formed of a nitride film,
상기 보호막 패턴은 800 ∼ 1200 Å 두께로 형성하는 것과,The protective film pattern is formed to a thickness of 800 ~ 1200 Å,
상기 SOG 절연막 및 저장전극용 산화막의 제거 공정은 HF 용액을 이용하여 습식방법으로 실시하는 것을 특징으로 한다.The removal of the SOG insulating film and the oxide film for the storage electrode may be performed by a wet method using an HF solution.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3d 는 본 발명의 제1실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 것으로, 도 3a 및 도 3c 는 단면도를 도시하고 도 3b 및 도 3d는 상기 도 3a 및 도 3c 에 따른 평면도를 각각 도시한다.3A to 3D illustrate a method of forming a storage electrode of a semiconductor device according to a first embodiment of the present invention. FIGS. 3A and 3C are cross-sectional views, and FIGS. 3B and 3D are FIGS. 3A and 3C. Each top view is shown.
도 3a 및 도 3b를 참조하면, 소자분리막(도시안됨), 게이트전극(도시안됨) 및 비트라인(도시안됨)과 같은 하부구조물이 구비되는 반도체기판(41) 상에 저장전극 콘택플러그하부절연층(43)을 형성한다.Referring to FIGS. 3A and 3B, a storage electrode contact plug lower insulating layer is formed on a semiconductor substrate 41 having lower structures such as an isolation layer (not shown), a gate electrode (not shown), and a bit line (not shown). To form 43.
상기 하부절연층(43) 상부에 식각장벽층(45) 및 저장전극용 산화막(47)을 적층한다.An etch barrier layer 45 and an oxide film 47 for a storage electrode are stacked on the lower insulating layer 43.
이때, 상기 식각장벽층(45)은 질화막으로 형성하고, 상기 저장전극용 산화막(47)은 PECVD ( plasma enhanced chemical vapor deposition, 이하에서 PECVD 라 함 ) 방법의 TEOS ( tetra ethyl ortho silicate glass, 이하에서 TEOS 라 함 ) 산화막으로 형성한다.In this case, the etching barrier layer 45 is formed of a nitride film, the oxide film 47 for the storage electrode is a tetra ethyl ortho silicate glass (TEOS) of the plasma enhanced chemical vapor deposition (PECVD) method (PECVD) It is formed of an oxide film).
그 다음, 저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 저장전극용 산화막(47) 및 식각장벽층(45)을 식각하여 상기 저장전극 콘택플러그(43)를 노출시키는 저장전극 영역(49)을 형성한다.The storage electrode region 49 exposing the storage electrode contact plug 43 by etching the storage electrode oxide layer 47 and the etching barrier layer 45 by a photolithography process using a storage electrode mask (not shown). ).
상기 저장전극 영역(49)을 포함한 전체표면상부에 저장전극용 도전층(도시안됨)을 일정두께 형성한다. 이때, 상기 저장전극용 도전층은 폴리실리콘으로 형성한다.A conductive layer (not shown) for a storage electrode is formed on the entire surface including the storage electrode region 49 at a predetermined thickness. In this case, the storage electrode conductive layer is formed of polysilicon.
전체표면상부에 SOG 절연막(53)을 형성하고 평탄화식각공정인 CMP ( chemical mechanical polishing ) 공정을 실시하여 셀 영역의 저장전극 영역(49) 내에 저장전극으로 사용될 저장전극용 도전층을 남겨 저장전극(51)을 형성하고 셀 영역의 에지부에 저장전극용 도전층으로 형성되는 가아드링(59)을 형성한다.The SOG insulating film 53 is formed on the entire surface and a chemical mechanical polishing (CMP) process, which is a planarization etching process, is performed to leave a conductive layer for the storage electrode to be used as the storage electrode in the storage electrode region 49 of the cell region. 51) and the guard ring 59 formed of the conductive layer for the storage electrode is formed at the edge of the cell region.
이때, 상기 SOG 절연막(53)은 상기 저장전극 영역(49) 내부를 매립한 상태로 형성된다.In this case, the SOG insulating layer 53 is formed to fill the inside of the storage electrode region 49.
상기 SOG 절연막(53)은 후속 공정에서 저장전극용 산화막(47)과 동시에 제거할 수 있으며, 후속 공정으로 형성될 보호막, 즉 질화막의 증착공정시 변형이 되지 않아 공정 상의 특성 열화를 방지한다. 참고로, 상기 SOG 절연막(53) 대신 감광막을 사용하는 경우는 질화막의 증착공정시 상기 감광막이 변형되어 소자의 특성이 열화된다.The SOG insulating film 53 may be removed at the same time as the storage electrode oxide film 47 in a subsequent process, and the deformation of the protective film to be formed in the subsequent process, that is, the nitride layer, is not deformed during the deposition process, thereby preventing deterioration of characteristics in the process. For reference, when a photoresist film is used instead of the SOG insulating film 53, the photoresist film is deformed during the deposition process of the nitride film, thereby deteriorating characteristics of the device.
그 다음, 전체표면상부에 보호막(55)인 질화막을 800 ∼ 1200 Å 두께로 형성한다.Next, a nitride film, which is a protective film 55, is formed on the entire surface to a thickness of 800 to 1200 GPa.
상기 보호막(55) 상부에 감광막패턴(57)을 형성한다.The photoresist pattern 57 is formed on the passivation layer 55.
이때, 상기 감광막패턴(57)은 셀 영역의 에지부에 형성된 가아드링(59) 상을 도포하는 동시에 상기 셀 영역에서 이웃하는 네 개의 저장전극(51)과 중첩되는 섬형태로 형성한다. 여기서, 상기 이웃하는 네 개의 저장전극(51)과 상기 감광막패턴(57)은 상기 감광막패턴(57)을 기준으로 "X" 형태를 이룬다. 상기 "X" 자 형태는 이웃하는 "X" 자 형태와 이격된 섬형태로 구비된다.In this case, the photoresist pattern 57 is formed on the guard ring 59 formed at the edge portion of the cell region and is formed in an island shape overlapping with four neighboring storage electrodes 51 in the cell region. Here, the four neighboring storage electrodes 51 and the photoresist pattern 57 have an “X” shape based on the photoresist pattern 57. The "X" shape is provided in an island shape spaced apart from the neighboring "X" shape.
상기 도 3b 는 상기 도 3a 의 평면도로서, 상기 도 3a에서 상기 저장전극(51)과 감광막패턴(57) 만을 도시한 것이다.3B is a plan view of FIG. 3A and illustrates only the storage electrode 51 and the photoresist pattern 57 in FIG. 3A.
도 3c 및 도 3d를 참조하면, 상기 감광막패턴(57)을 마스크로 하여 상기 보호막(55)을 식각하여 보호막(55)패턴을 형성한다.3C and 3D, the passivation layer 55 is etched using the photoresist layer pattern 57 as a mask to form a passivation layer 55 pattern.
상기 보호막(55)패턴 사이로 노출되는 SOG 절연막(53) 및 저장전극용산화막(47)을 식각한다. 이때, 상기 감광막패턴(57)의 식각후 실시하거나 식각 공정없이 실시한다.The SOG insulating layer 53 and the storage electrode oxide layer 47 exposed between the protective layer 55 pattern are etched. At this time, the etching is performed after the photoresist pattern 57 or without an etching process.
상기 SOG 절연막(53) 및 저장전극용 산화막(47)의 식각공정은 HF 용액을 이용한 습식방법으로 실시함으로써 이웃하는 네 개의 저장전극(51) 상측 끝부분에 섬형태의 보호막(55)패턴을 형성하여 상기 저장전극(51)의 쓰러짐 현상을 방지한다.The etching process of the SOG insulating film 53 and the oxide film 47 for a storage electrode is performed by a wet method using an HF solution to form an island-type protective film 55 pattern at upper ends of four neighboring storage electrodes 51. This prevents the fall of the storage electrode 51.
상기 도 3d 는 상기 도 3c 의 평면도로서, 상기 도 3c 에서 상기 저장전극(51)과 보호막(55)패턴 만을 도시한 것이다.FIG. 3D is a plan view of FIG. 3C and illustrates only the storage electrode 51 and the passivation layer 55 pattern in FIG. 3C.
도 4 는 본 발명의 제2실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도로서, 상기 제1실시예에 도시된 섬형태의 보호막(55) 대신 라인 형태의 보호막을 형성할 수 있음을 도시한 것이다.4 is a cross-sectional view illustrating a method of forming a storage electrode of a semiconductor device in accordance with a second embodiment of the present invention. Instead of the island-type passivation layer 55 shown in the first embodiment, a line-type passivation layer may be formed. It is shown.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 높은 에스펙트비를 갖는 저장전극이 형성될 셀 영역에 이웃하는 네 개의 저장전극 상측에 연결되는 섬형태의 보호막 패턴을 형성하여 저장전극의 쓰러짐으로 인한 리닝 현상을 방지함으로써 반도체소자의 고집적화에 따른 정전용량을 확보할 수 있는 효과를 제공한다.As described above, in the method of forming the storage electrode of the semiconductor device according to the present invention, an island-type passivation layer pattern connected to four storage electrodes adjacent to a cell region in which a storage electrode having a high aspect ratio is to be formed is formed. By preventing the lining phenomenon caused by the fall of the storage electrode provides an effect to secure the capacitance due to the high integration of the semiconductor device.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043735A KR100819636B1 (en) | 2003-06-30 | 2003-06-30 | A method for forming a storage node of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043735A KR100819636B1 (en) | 2003-06-30 | 2003-06-30 | A method for forming a storage node of a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050002358A true KR20050002358A (en) | 2005-01-07 |
| KR100819636B1 KR100819636B1 (en) | 2008-04-04 |
Family
ID=37217890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030043735A KR100819636B1 (en) | 2003-06-30 | 2003-06-30 | A method for forming a storage node of a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100819636B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100889321B1 (en) * | 2007-08-13 | 2009-03-18 | 주식회사 하이닉스반도체 | Method for fabricating capacitor with cylinder type storage node |
| US8288263B2 (en) | 2010-04-30 | 2012-10-16 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| US8405136B2 (en) | 2007-06-13 | 2013-03-26 | Samsung Electronics Co., Ltd. | Semiconductor devices including capacitor support pads |
| US8624354B2 (en) | 2009-11-19 | 2014-01-07 | Samsung Electronics Co., Ltd. | Semiconductor devices including 3-D structures with support pad structures and related methods and systems |
| US12015064B2 (en) | 2021-07-30 | 2024-06-18 | Samsung Electronics Co., Ltd. | Semiconductor devices having supporter structures |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100865011B1 (en) * | 2002-06-29 | 2008-10-23 | 주식회사 하이닉스반도체 | Method of forming a storage node in a capacitor |
| KR20050019500A (en) * | 2003-08-19 | 2005-03-03 | 삼성전자주식회사 | Capacitor structure for use in semiconductor device and method therefore |
| KR100546395B1 (en) * | 2003-11-17 | 2006-01-26 | 삼성전자주식회사 | Capacitor of semiconductor device and method of manufacturing the same |
| KR20050063040A (en) * | 2003-12-19 | 2005-06-28 | 주식회사 하이닉스반도체 | Method for forming a storage electrode of a capacitor |
-
2003
- 2003-06-30 KR KR1020030043735A patent/KR100819636B1/en not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8405136B2 (en) | 2007-06-13 | 2013-03-26 | Samsung Electronics Co., Ltd. | Semiconductor devices including capacitor support pads |
| US8941164B2 (en) | 2007-06-13 | 2015-01-27 | Samsung Electronics Co., Ltd. | Semiconductor devices including capacitor support pads |
| KR100889321B1 (en) * | 2007-08-13 | 2009-03-18 | 주식회사 하이닉스반도체 | Method for fabricating capacitor with cylinder type storage node |
| US8624354B2 (en) | 2009-11-19 | 2014-01-07 | Samsung Electronics Co., Ltd. | Semiconductor devices including 3-D structures with support pad structures and related methods and systems |
| US8288263B2 (en) | 2010-04-30 | 2012-10-16 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| US12015064B2 (en) | 2021-07-30 | 2024-06-18 | Samsung Electronics Co., Ltd. | Semiconductor devices having supporter structures |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100819636B1 (en) | 2008-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201727874A (en) | Semiconductor memory device having enlarged cell contact area and method of fabricating the same | |
| KR100378200B1 (en) | Method for forming contact plug of semiconductor device | |
| JP2005019988A (en) | Semiconductor device and manufacturing method therefor | |
| KR101536324B1 (en) | Method for forming an insulating layer pattern | |
| KR101019712B1 (en) | Method for fabricating semiconductor device | |
| KR100819636B1 (en) | A method for forming a storage node of a semiconductor device | |
| KR100457161B1 (en) | A method for forming a storage node of a semiconductor device | |
| KR100764336B1 (en) | storage node of semiconductor device and manufacturing method using the same | |
| KR101133710B1 (en) | Method for fabricating semiconductor device | |
| KR100593955B1 (en) | Method for forming storage node of semiconductor device | |
| KR100323450B1 (en) | Method for manufacturing dram cell capacitor | |
| KR20010048350A (en) | Method for fabricating a semiconductor device | |
| KR20060107130A (en) | Semiconductor device having a storage node electrode and fabrication method thereof | |
| KR100527564B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR100979378B1 (en) | A method for forming a storage node of a semiconductor device | |
| KR100576467B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100637688B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR20050002441A (en) | A method for forming a storage node of a semiconductor device | |
| KR20040060317A (en) | A method for forming a storage node of a semiconductor device | |
| KR19990003042A (en) | Capacitor Formation Method of Semiconductor Device | |
| KR20050066189A (en) | A method for forming a capacitor of a semiconductor device | |
| KR20040002287A (en) | Forming method for storage node of semiconductor device | |
| KR20030003306A (en) | Method for fabricating a landing plug of semiconductor device | |
| KR20040002209A (en) | Forming method for storage node of semiconductor device | |
| KR19990055805A (en) | Capacitor Formation Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |