KR20050002011A - 반도체 소자의 절연박막 형성방법 - Google Patents

반도체 소자의 절연박막 형성방법 Download PDF

Info

Publication number
KR20050002011A
KR20050002011A KR1020030043057A KR20030043057A KR20050002011A KR 20050002011 A KR20050002011 A KR 20050002011A KR 1020030043057 A KR1020030043057 A KR 1020030043057A KR 20030043057 A KR20030043057 A KR 20030043057A KR 20050002011 A KR20050002011 A KR 20050002011A
Authority
KR
South Korea
Prior art keywords
thin film
gas
source
forming
semiconductor device
Prior art date
Application number
KR1020030043057A
Other languages
English (en)
Other versions
KR100490658B1 (ko
Inventor
길덕신
홍권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0043057A priority Critical patent/KR100490658B1/ko
Publication of KR20050002011A publication Critical patent/KR20050002011A/ko
Application granted granted Critical
Publication of KR100490658B1 publication Critical patent/KR100490658B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 ALD에 의한 Al2O3박막/HfO2박막 또는 Al2O3박막/TiO2박막의 다층 절연박막을 단일 챔버에서 형성할 수 있는 방법을 제공한다.
본 발명은 원자층 증착에 의한 반도체 소자의 절연박막 형성방법으로서, 웨이퍼 상에 산화원 개스로서의 O3개스와 Al 소스 및 NH3개스를 사용하여 알루미나 박막을 형성하는 제 1 단계; 및 알루미나 박막 상부에 산화원 개스로서의 O3개스와 Hf 소스를 사용하여 하프늄산화 박막을 형성하는 제 2 단계를 포함하고, 제 1 및 제 2 단계는 단일 챔버에서 수행하는 것에 의해 달성될 수 있다. 또한, 제 1 및 제 2 단계를 소정 회수만큼 반복하여 다층의 알루미나 박막/하프늄산화 박막으로 이루어진 다층 절연박막을 형성하거나, 제 1 단계를 n회 반복한 후, 제 2 단계를 m회 반복하여 n층의 Al2O3박막/m층의 HfO2박막으로 이루어진 다층 절연박막을 형성하는 제 3 단계를 더 포함하며, Hf는 Ti로 대체될 수 있다.

Description

반도체 소자의 절연박막 형성방법{METHOD OF FORMING INSULATING THIN FILM FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 절연박막 형성방법에 관한 것으로, 특히 원자층증착(Atomic Layer Deposition; ALD)에 의한 반도체 소자의 다층 절연박막 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 캐패시터 유전박막의 증착기술이 보다 우수한 스텝커버리지(step coverage) 및 막질 등의 박막특성과 우수한 쓰루풋(throughput)을 요구하게 되면서, 캐패시터 유전박막으로서 알루미나(Al2O3)박막/하프늄산화(HfO2)박막 또는 Al2O3박막/티타늄산화(TiO2) 박막 등의 다층 절연박막을 ALD에 의해 형성하는 공정개발이 이루어지고 있다. 그러나, 이들 박막을 기존의 산화원인 H2O 증기(vapor)를 이용하여 형성할 경우 박막 내에 -OH 등의 불순물이 잔류하여 박막특성이 저하되는 문제가 있기 때문에, 최근에는 이를 해결하기 위해 산화원으로서 H2O 증기 대신 오존(O3) 개스를 이용하는 공정개발이 이루어지고 있다.
그러나, O3개스를 이용하여 ALD에 의해 Al2O3박막을 형성할 경우에는 증착온도가 400℃ 이상이 되어야만 요구되는 박막의 특성을 확보할 수 있는 반면, HfO2박막의 경우에는 300℃ 이상의 온도에서는 ALD에 의해 박막을 형성하는 것이 불가능하다. 즉, 도 1은 TMA : Al(CH3)3의 Al 소스와 O3를 이용하여 ALD에 의해 Al2O3박막을 형성할 때의 온도에 따른 박막의 증착속도 변화를 나타낸 도면이고, 도 2는TEMAH : Hf[N(C2H5CH3)]4의 Hf 소스와 O3를 사용하여 ALD에 의해 HfO2박막을 형성할 때의 온도에 따른 증착속도 변화를 나타낸 도면으로서, Al2O3박막의 경우에는 도 1에 나타낸 바와 같이, 200 내지 500℃의 넓은 온도영역에서 증착이 이루어지지만, 400℃ 이하(A 영역)에서는 박막 내에 탄소(C) 및 수소(H) 등의 불순물이 잔류하고 400℃ 이상(B 영역)에서는 이러한 불순물이 잔류하지 않기 때문이며, HfO2박막의 경우에는 도 2에 나타낸 바와 같이 300℃ 이상의 온도에서는 TEMAH 소스의 열분해가 발생하여 증착이 불안정해지기 때문인데, 이는 TiO2박막의 경우에도 동일하게 나타난다.
따라서, Al2O3박막/TiO2박막 또는 Al2O3박막/HfO2박막과 같은 다층 절연박막을 형성할 경우 300℃ 이상의 온도에서는 단일 챔버에서의 증착공정이 불가능하고 2개의 챔버가 요구되기 때문에, 장비 투자 측면에서의 비용증가 뿐만 아니라 챔버간 웨이퍼 이동에 의한 인-시튜(in-situ) 환경의 단절로 인하여 다층 절연박막의 전기적 특성 및 쓰루풋 저하가 야기된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, ALD에 의한 Al2O3박막/HfO2박막 또는 Al2O3박막/TiO2박막의 다층 절연박막 형성시 Al2O3박막의 증착온도를 충분히 낮춰 다층 절연박막을 단일 챔버에서 형성함으로써 제조비용을 절감시키고 다층 절연박막의 전기적 특성 및 쓰루풋을 향상시킬 수 있는 반도체 소자의 절연박막 형성방법을 제공하는데 그 목적이 있다.
도 1은 Al 소스와 O3를 이용하여 ALD에 의해 Al2O3박막을 형성할 때의 온도에 따른 박막의 증착속도 변화를 나타낸 도면.
도 2는 Hf 소스와 O3를 사용하여 ALD에 의해 HfO2박막을 형성할 때의 온도에 따른 증착속도 변화를 나타낸 도면.
도 3은 본 발명의 실시예에 따른 ALD에 의한 반도체 소자의 다층 절연박막 형성방법을 설명하기 위한 도면.
도 4는 NH3첨가 여부에 따른 Al2O3박막의 탄소 불순물 농도를 XPS(X-ray Photoemission Spectroscopy)로 분석한 결과를 나타낸 도면.
도 5는 Al 소스와 NH3개스 및 O3를 이용하여 ALD에 의해 Al2O3박막을 형성할 때의 온도에 따른 박막의 증착속도 변화를 나타낸 도면.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 원자층 증착에 의한 반도체 소자의 절연박막 형성방법으로서, 웨이퍼 상에 산화원 개스로서의 O3개스와 Al 소스 및 NH3개스를 사용하여 알루미나 박막을 형성하는 제 1 단계; 및 알루미나 박막 상부에 산화원 개스로서의 O3개스와 Hf 소스를 사용하여 하프늄산화 박막을 형성하는 제 2 단계를 포함하고, 제 1 및 제 2 단계는 단일 챔버에서 수행하는 것에 의해 달성될 수 있다.
또한, 제 1 및 제 2 단계를 소정 회수만큼 반복하여 다층의 알루미나 박막/하프늄산화 박막으로 이루어진 다층 절연박막을 형성하거나, 제 1 단계를 n회 반복한 후, 제 2 단계를 m회 반복하여 n층의 Al2O3박막/m층의 HfO2박막으로 이루어진 다층 절연박막을 형성하는 제 3 단계를 더 포함하며, Hf는 Ti로 대체될 수 있다.
또한, 제 1 단계는 챔버 내부로 Al 소스와 NH3개스를 공급하는 단계; 챔버를 퍼지하는 단계; 챔버 내부로 O3개스를 공급하는 단계; 및 챔버를 퍼지하는 단계를 포함하고, 제 2 단계는 챔버 내부로 Hf 소스를 공급하는 단계; 챔버를 퍼지하는 단계; 챔버 내부로 O3개스를 공급하는 단계; 및 챔버를 퍼지하는 단계를 포함한다.
여기서, Al 소스물질로서는 TMA 나 MPTMA를 사용하고, Hf 소스로서는 TEMAH : Hf[N(C2H5)CH3]4, TDMAH : Hf[N(CH3)2]4, TDEAH : Hf[N(C2H5)2]4, 및 Hf(OtBu)4: Hf[OC(CH3)3]4중 선택되는 하나를 사용하며, Al 소스, Hf 소스 및 O3개스의 공급시간은 각각 0.1 내지 10 초 이내로 제어한다. 또한, NH3개스의 유량은 10 내지 300sccm 으로 조절하고, 퍼지는 진공펌프를 사용하여 잉여 Al 소스 및 NH3개스를 펌핑하거나 퍼지개스로서 Ar 또는 N2를 공급하여 수행하며, 퍼지시간은 0.1 내지 10초 이내로 제어한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 3은 본 발명의 실시예에 따른 ALD에 의한 반도체 소자의 다층 절연박막 형성방법을 설명하기 위한 도면으로서, 1주기(cycle) 동안의 공정순서를 나타낸다.
도 3에 나타낸 바와 같이, 먼저 챔버 내부에 웨이퍼가 삽입된 상태에서 챔버내부로 Al 소스와 NH3개스를 공급하여 웨이퍼 표면에 Al 소스를 흡착시키는 제 1 단계를 수행한다. 여기서, 웨이퍼는 Si, SiO2또는 GaAs 등과 같은 반도체 기판이거나, 상기 반도체 기판 상부에 폴리실리콘막, Ru막, Pt막, 또는 TiN막 등의 도전박막이 형성된 기판이며, 도전박막은 스퍼터링(sputtering), 화학기상증착 (Chemical Vapor Deposition; CVD) 또는 ALD에 의해 형성된다. 또한, Al 소스물질로서는 TMA 나 MPTMA를 사용하고, Al 소스 공급시간은 0.1 내지 10 초 이내로 제어하며, NH3개스의 유량은 10 내지 300sccm으로 조절한다. 그 다음, 챔버 내부를 퍼지(purge)하여 잉여 Al 소스 및 NH3개스를 제거하는 제 2 단계를 수행한다. 바람직하게, 퍼지는 진공펌프를 사용하여 잉여 Al 소스 및 NH3개스를 펌핑(pumping) 하거나, 퍼지개스로서 Ar 또는 N2를 공급하여 펌핑효과를 증대시키는 방법으로 수행하며, 퍼지시간은 0.1 내지 10초 이내로 제어한다. 그 후, 산화원 개스로서 O3개스를 공급하여 Al 소스분자를 산화시켜 Al2O3박막을 형성하는 제 3 단계를 수행한다. 여기서, O3공급시간은 0.1 내지 10초 이내로 제어한다. 그 다음, 제 2 단계에서와 동일한 방법으로 챔버를 퍼지하여 산화반응에 의해 형성된 반응부산물과 잉여 O3를 제거하는 제 4 단계를 수행한다. 즉, Al 소스 이외에 NH3개스를 첨가하게 되면, 도 4에 나타낸 바와 같이, NH3개스를 첨가하지 않은 경우에 비해 박막내의 탄소 불순물 농도를 충분히 낮출 수 있기 때문에, 도 4에 나타낸 바와 같이, 증착온도를 300℃ 이하로 충분히 낮출 수 있다.
그 후, 챔버 내부로 Hf 소스를 공급하여 Al2O3박막이 형성된 웨이퍼 표면에 Hf 소스를 흡착시키는 제 5 단계를 수행한다. 바람직하게, Hf 소스로서 TEMAH : Hf[N(C2H5)CH3]4, TDMAH : Hf[N(CH3)2]4, TDEAH : Hf[N(C2H5)2]4, 및 Hf(OtBu)4:Hf[OC(CH3)3]4중 선택되는 하나를 사용하며, Hf 소스 공급시간은 0.1 내지 10초 이내로 제어한다. 그 다음, 제 2 단계에서와 동일한 방법으로 챔버를 퍼지하여 잉여 Hf 소스를 제거하는 제 6 단계를 수행한다. 그 후, 산화원 개스로서 O3를 공급하여 Hf 소스분자를 산화시켜 Al2O3박막 상부에 HfO2박막을 형성하는 제 7 단계를 수행한다. 여기서, O3공급시간은 제 3 단계에서와 마찬가지로 0.1 내지 10초 이내로 제어한다. 그 다음, 제 2 단계에서와 동일한 방법으로 챔버를 퍼지하여 산화반응에 의해 형성된 반응부산물과 잉여 O3를 제거하는 제 8 단계를 수행한 후, 제 1 내지 제 8 단계를 소정 두께가 될 때까지 소정 회수만큼 반복하여 다층의 Al2O3박막/HfO2박막으로 이루어진 다층 절연박막을 형성하는 제 9 단계를 수행한다.
상기 실시예에 의하면, 산화원 개스로서 O3를 이용하는 ALD에 의한 Al2O3박막/HfO2박막의 다층 절연박막 형성시, Al 소스 이외에 NH3개스를 첨가하여 Al2O3박막 내의 탄소 불순물농도를 낮춰 증착온도를 300℃ 이하로 충분히 낮춤에 따라 단일 챔버에서 Al2O3박막/HfO2박막의 다층 절연박막을 형성하는 것이 가능해짐으로써, 제조비용을 절감할 수 있을 뿐만 아니라 다층 절연박막의 전기적 특성 및 쓰루풋을 향상시킬 수 있게 된다.
한편, 상기 실시예에서는 Al2O3박막/HfO2박막의 다층 절연박막에 대해서만설명하였지만, 제 5 단계에서 Hf 소스 대신 Ti 소스를 공급하여 Al2O3박막/TiO2박막의 다층 절연박막을 형성할 수도 있는데, 이 경우 Ti 소스로서 Ti(OiPr)4등의 알콕사이드 계열의 소스를 사용한다.
또한, 상기 실시예에서와 같이 다층의 Al2O3박막/HfO2박막으로 이루어진 다층 절연박막을 제 1 내지 제 8 단계를 반복하여 형성하는 대신, Al2O3박막을 형성하는 제 1 내지 제 4 단계를 원하는 두께가 될 때까지 n회 반복한 후, HfO2박막을 형성하는 제 5 내지 제 8 단계를 소정 두께가 될 때까지 m회 반복하여 n층의 Al2O3박막/m층의 HfO2박막으로 이루어진 다층 절연박막을 형성할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 ALD에 의한 Al2O3박막/HfO2박막의 다층 절연박막 형성시 Al2O3박막의 증착온도를 충분히 낮춰 다층 절연박막을 단일 챔버에서 형성할 수 있으므로, 제조비용을 절감시킬 수 있을 뿐만 아니라 다층 절연박막의 전기적 특성및 쓰루풋을 향상시킬 수 있다.

Claims (17)

  1. 원자층증착에 의한 반도체 소자의 절연박막 형성방법으로서,
    웨이퍼 상에 산화원 개스로서의 O3개스와 Al 소스 및 NH3개스를 사용하여 알루미나 박막을 형성하는 제 1 단계; 및
    상기 알루미나 박막 상부에 산화원 개스로서의 O3개스와 Hf 소스를 사용하여 하프늄산화 박막을 형성하는 제 2 단계를 포함하고,
    상기 제 1 및 제 2 단계는 단일 챔버에서 수행하는 반도체 소자의 절연박막 형성방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 단계를 소정 회수만큼 반복하여 다층의 알루미나 박막/하프늄산화 박막으로 이루어진 다층 절연박막을 형성하는 제 3 단계를 더 포함하는 반도체 소자의 절연박막 형성방법.
  3. 제 1 항에 있어서,
    상기 제 1 단계를 n회 반복한 후, 제 2 단계를 m회 반복하여 n층의 Al2O3박막/m층의 HfO2박막으로 이루어진 다층 절연박막을 형성하는 제 3 단계를 더 포함하는 반도체 소자의 절연박막 형성방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 단계는 상기 챔버 내부로 Al 소스와 NH3개스를 공급하는 단계;
    상기 챔버를 퍼지하는 단계;
    상기 챔버 내부로 O3개스를 공급하는 단계; 및
    상기 챔버를 퍼지하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  5. 제 4 항에 있어서,
    상기 Al 소스물질로서는 TMA 나 MPTMA를 사용하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  6. 제 5 항에 있어서,
    상기 Al 소스 공급시간은 0.1 내지 10 초 이내로 제어하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  7. 제 4 항에 있어서,
    상기 NH3개스의 유량은 10 내지 300sccm으로 조절하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  8. 제 4 항에 있어서,
    상기 퍼지는 진공펌프를 사용하여 잉여 Al 소스 및 NH3개스를 펌핑하거나, 퍼지개스로서 Ar 또는 N2를 공급하여 수행하는 것을 특징으로 하는 반도체 소자이 절연박막 형성방법.
  9. 제 8 항에 있어서,
    상기 퍼지시간은 0.1 내지 10초 이내로 제어하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  10. 제 4 항에 있어서,
    상기 O3개스의 공급시간은 0.1 내지 10초 이내로 제어하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  11. 제 2 항 또는 제 3 항에 있어서,
    상기 제 2 단계는 상기 챔버 내부로 Hf 소스를 공급하는 단계;
    상기 챔버를 퍼지하는 단계;
    상기 챔버 내부로 O3개스를 공급하는 단계; 및
    상기 챔버를 퍼지하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  12. 제 11 항에 있어서,
    상기 Hf 소스로서 TEMAH : Hf[N(C2H5)CH3]4, TDMAH : Hf[N(CH3)2]4, TDEAH : Hf[N(C2H5)2]4, 및 Hf(OtBu)4: Hf[OC(CH3)3]4중 선택되는 하나를 사용하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  13. 제 12 항에 있어서,
    상기 Hf 소스 공급시간은 0.1 내지 10 초 이내로 제어하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  14. 제 11 항에 있어서,
    상기 퍼지는 진공펌프를 사용하여 잉여 Al 소스 및 NH3개스를 펌핑하거나, 퍼지개스로서 Ar 또는 N2를 공급하여 수행하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  15. 제 14 항에 있어서,
    상기 퍼지시간은 0.1 내지 10초 이내로 제어하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  16. 제 11 항에 있어서,
    상기 O3개스의 공급시간은 0.1 내지 10초 이내로 제어하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  17. 제 2 항 또는 제 3 항에 있어서,
    상기 Hf는 Ti로 대체될 수 있는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
KR10-2003-0043057A 2003-06-30 2003-06-30 반도체 소자의 절연박막 형성방법 KR100490658B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043057A KR100490658B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 절연박막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043057A KR100490658B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 절연박막 형성방법

Publications (2)

Publication Number Publication Date
KR20050002011A true KR20050002011A (ko) 2005-01-07
KR100490658B1 KR100490658B1 (ko) 2005-05-24

Family

ID=37217579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0043057A KR100490658B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 절연박막 형성방법

Country Status (1)

Country Link
KR (1) KR100490658B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442604B2 (en) 2005-03-23 2008-10-28 Samsung Electronics Co., Ltd. Methods and batch type atomic layer deposition apparatus for forming dielectric films and methods of manufacturing metal-insulator-metal capacitors including the dielectric films
US7501320B2 (en) 2005-08-30 2009-03-10 Hynix Semiconductor Inc. Semiconductor device with dielectric structure and method for fabricating the same
US9587311B2 (en) 2015-03-04 2017-03-07 Samsung Display Co., Ltd. Display apparatus including a thin film encapsulation layer and apparatus for and method of manufacturing the display apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442604B2 (en) 2005-03-23 2008-10-28 Samsung Electronics Co., Ltd. Methods and batch type atomic layer deposition apparatus for forming dielectric films and methods of manufacturing metal-insulator-metal capacitors including the dielectric films
US7501320B2 (en) 2005-08-30 2009-03-10 Hynix Semiconductor Inc. Semiconductor device with dielectric structure and method for fabricating the same
US7786521B2 (en) 2005-08-30 2010-08-31 Hynix Semiconductor Inc. Semiconductor device with dielectric structure and method for fabricating the same
US9587311B2 (en) 2015-03-04 2017-03-07 Samsung Display Co., Ltd. Display apparatus including a thin film encapsulation layer and apparatus for and method of manufacturing the display apparatus
US10043998B2 (en) 2015-03-04 2018-08-07 Samsung Display Co., Ltd. Method of manufacturing the display apparatus including first inorganic layer and second inorganic layer

Also Published As

Publication number Publication date
KR100490658B1 (ko) 2005-05-24

Similar Documents

Publication Publication Date Title
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100819318B1 (ko) 반도체 장치의 제조방법
US6468924B2 (en) Methods of forming thin films by atomic layer deposition
KR100591508B1 (ko) 산화물 박막의 원자층 증착
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
US20060257563A1 (en) Method of fabricating silicon-doped metal oxide layer using atomic layer deposition technique
JP4505494B2 (ja) 半導体装置の製造方法及び基板処理装置
US20080020593A1 (en) ALD of metal silicate films
JP2005536063A (ja) Ｈｉｇｈ−ｋ金属酸化物の原子層堆積
KR20040077565A (ko) 나노층 박막의 원자층 증착
US7094712B2 (en) High performance MIS capacitor with HfO2 dielectric
KR100829608B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
KR20110006450A (ko) 반도체 소자의 유전 박막 형성 방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법
KR20080064259A (ko) 개선된 금속 전구체 공급 및 퍼지 단계를 갖는 박막 증착방법
KR100706803B1 (ko) 반도체 소자 및 그의 형성 방법
KR20040059878A (ko) 반도체 소자의 절연박막 형성방법
KR100770276B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR100528799B1 (ko) 유전박막 형성방법 및 이를 이용한 캐패시터 제조방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100766007B1 (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법
KR20040055458A (ko) 반도체 소자의 절연박막 형성방법
KR20070099993A (ko) 반도체 소자의 캐패시터 제조 방법
KR20070099999A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee