KR20050001253A - Method fabricating liquid crystal display device - Google Patents

Method fabricating liquid crystal display device Download PDF

Info

Publication number
KR20050001253A
KR20050001253A KR1020030042834A KR20030042834A KR20050001253A KR 20050001253 A KR20050001253 A KR 20050001253A KR 1020030042834 A KR1020030042834 A KR 1020030042834A KR 20030042834 A KR20030042834 A KR 20030042834A KR 20050001253 A KR20050001253 A KR 20050001253A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
region
forming
substrate
pattern
Prior art date
Application number
KR1020030042834A
Other languages
Korean (ko)
Inventor
유상희
오금미
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030042834A priority Critical patent/KR20050001253A/en
Publication of KR20050001253A publication Critical patent/KR20050001253A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: A method for fabricating an LCD device is provided to simplify process steps and reduce the fabricating cost by forming an LDD(lightly doped drain) region and an active pattern using a stopper as a mask. CONSTITUTION: A method for fabricating an LCD device includes the steps of preparing a substrate(110), forming a gate electrode on the substrate, forming a first insulating layer(115a) on the substrate, forming a semiconductor layer on the substrate, in which a first region, a second region and a channel region are defined, forming a photoresist pattern(150) and a stopper pattern(170) on the channel region, implanting heavily doped impurities into the first region using the photoresist pattern and the stopper pattern as masks, partially removing the photoresist pattern, implanting lightly doped impurities into the second region using the photoresist pattern(150a) partially removed as a mask, forming source/drain electrodes(122a,123a) on the semiconductor substrate, patterning the semiconductor substrate using the stopper pattern and the source/drain electrodes as masks, forming a second insulating layer including a contact hole on the substrate, and forming a pixel electrode connected with the drain electrode through the contact hole.

Description

액정표시장치의 제조방법{METHOD FABRICATING LIQUID CRYSTAL DISPLAY DEVICE}Manufacturing method of liquid crystal display device {METHOD FABRICATING LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 스토퍼를 마스크로 이용하여 제조공정을 개선한 구동회로 일체형 액정표시장치(Liquid Crystal Display; LCD)의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing a liquid crystal display (LCD) with a drive circuit having an improved manufacturing process using a stopper as a mask.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.

액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.The active matrix (AM) method, which is a driving method mainly used in a liquid crystal display device, is a method of driving a liquid crystal in a pixel part by using an amorphous silicon thin film transistor (a-Si TFT) as a switching element. .

비정질 실리콘 박막 트랜지스터 기술은 1979년 영국의 LeComber 등에 의하여 개념이 확립되어 1986년에 3" 액정 휴대용 텔레비전으로써 실용화되었고 최근에는 50" 이상의 대면적 박막 트랜지스터 액정표시장치가 개발되었다. 특히, 상기 비정질 실리콘 박막 트랜지스터는 저온 공정이 가능하여 저가의 절연기판을 사용할 수 있기 때문에 활발히 이용되고 있다.Amorphous silicon thin film transistor technology was established in 1979 by LeComber et al., UK, and commercialized as a 3 "liquid crystal portable television in 1986. Recently, a large area thin film transistor liquid crystal display device of 50" or more has been developed. In particular, the amorphous silicon thin film transistor has been actively used because it is possible to use a low-cost insulating substrate to enable a low temperature process.

그러나, 상기 비정질 실리콘 박막 트랜지스터의 전기적 이동도(∼1cm2/Vsec)로는 1MHz 이상의 고속 동작을 요구하는 주변회로에 이용하는데는 한계가 있다. 이에 따라 전계효과 이동도(field effect mobility)가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘(Polycrystalline Silicon; poly-Si) 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.However, the electrical mobility (˜1 cm 2 / Vsec) of the amorphous silicon thin film transistor is limited to use in peripheral circuits requiring high-speed operation of 1 MHz or more. As a result, studies are being actively conducted to simultaneously integrate the pixel portion and the driving circuit portion on a glass substrate by using a polycrystalline silicon (poly-Si) thin film transistor having a larger field effect mobility than the amorphous silicon thin film transistor. It's going on.

다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 낮은 감광도와 높은 전계효과 이동도를 가지고 있어 구동회로를 기판에 직접 제작할 수 있다는 장점이 있다.Polycrystalline silicon thin film transistor technology has been applied to small modules such as camcorders since liquid crystal color television was developed in 1982, and has the advantage of being able to manufacture driving circuits directly on the board because of its low sensitivity and high field effect mobility. .

이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해진다. 또한, 화소부의 신호 전압의 충전 시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.Increasing the mobility may improve the operating frequency of the driving circuit unit that determines the number of driving pixels, thereby facilitating high definition of the display device. In addition, due to the reduction in the charging time of the signal voltage of the pixel portion, the distortion of the transmission signal may be reduced, thereby improving image quality.

또한, 다결정 실리콘 박막 트랜지스터는 높은 구동 전압(∼25V)을 갖는 비정질 실리콘 박막 트랜지스터에 비해 10V 미만에서 구동이 가능하므로 전력 소모를 감소시킬 수 있다는 장점이 있다.In addition, the polycrystalline silicon thin film transistor can be driven at less than 10V compared to the amorphous silicon thin film transistor having a high driving voltage (˜25V) has the advantage that the power consumption can be reduced.

이하, 구동회로 일체형 액정표시장치에 대해서 자세히 살펴본다.Hereinafter, the driving circuit integrated liquid crystal display will be described in detail.

도 1은 일반적인 액정표시장치의 어레이 기판을 나타내는 평면도로서, 구동회로부를 화소부가 형성되어 있는 기판 내에 구비한 구동회로 일체형 액정표시장치를 나타내고 있다.1 is a plan view showing an array substrate of a general liquid crystal display device, and shows a drive circuit-integrated liquid crystal display device having a drive circuit portion in a substrate on which a pixel portion is formed.

도면에 도시된 바와 같이, 어레이 기판(10)은 단위 화소들이 매트릭스 형태로 배열된 화소영역인 화소부(20)와 상기 화소부(20)의 외곽에 위치한 게이트 구동회로부(30a)와 데이터 구동회로부(30b)로 구성된 구동회로부(30)로 이루어져 있다.As shown in the drawing, the array substrate 10 includes a pixel portion 20, which is a pixel region in which unit pixels are arranged in a matrix form, a gate driving circuit portion 30a and a data driving circuit portion located outside the pixel portion 20. It consists of the drive circuit part 30 comprised by 30b.

상기 화소부(20)에는 게이트 구동회로부(30a)와 연결된 복수개의 게이트 배선(16)과 데이터 구동회로부(30b)와 연결된 복수개의 데이터 배선(17)이 교차하여 형성되어 있고 상기 교차영역인 복수개의 화소영역 위에는 복수개의 화소전극(18)이 형성되어 있다.A plurality of gate wires 16 connected to the gate driving circuit unit 30a and a plurality of data wires 17 connected to the data driving circuit unit 30b intersect each other in the pixel unit 20, and the plurality of intersecting regions are formed. A plurality of pixel electrodes 18 are formed on the pixel region.

또한, 화소부(20)는 상기 화소전극(18)에 신호전압을 인가하고 차단하는 스위칭소자인 박막 트랜지스터(미도시)로 구성되어 있으며 상기 박막 트랜지스터는 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(Field Effect Transistor; FET)이다.In addition, the pixel unit 20 is composed of a thin film transistor (not shown) that is a switching device that applies and cuts off a signal voltage to the pixel electrode 18. The thin film transistor is a kind of electric field that controls the flow of current by an electric field. Field Effect Transistors (FETs).

게이트 구동회로부(30a)와 데이터 구동회로부(30b)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(Complementary Metal Oxide Semiconductor) 구조의 박막 트랜지스터를 사용하고 있다.The gate driving circuit unit 30a and the data driving circuit unit 30b use a thin film transistor having a complementary metal oxide semiconductor (CMOS) structure, which is an inverter, in order to properly output an input signal.

또한, 상기 게이트 구동회로부(30a)와 데이터 구동회로부(30b)는 각각 게이트 배선(16)과 데이터 배선(17)을 통해 화소전극(18)에 주사신호 및 데이터신호를 공급하기 위한 장치이다. 그리고, 상기 게이트 구동회로부(30a)와 데이터 구동회로부(30b)는 외부신호 입력단(미도시)과 연결되어 있어, 상기 외부신호 입력단을 통하여 들어온 외부신호를 조절하여 상기 화소전극(18)에 출력하는 역할을 한다.In addition, the gate driving circuit unit 30a and the data driving circuit unit 30b are devices for supplying a scan signal and a data signal to the pixel electrode 18 through the gate line 16 and the data line 17, respectively. In addition, the gate driving circuit unit 30a and the data driving circuit unit 30b are connected to an external signal input terminal (not shown) to adjust an external signal input through the external signal input terminal to output to the pixel electrode 18. Play a role.

상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 MOS 구조로 된 집적회로의 일종으로 P-채널과 N-채널의 트랜지스터를 필요로 하며 속도와 밀도의 특성은 NMOS와 PMOS의 중간 형태를 나타낸다.The CMOS is a type of integrated circuit having a MOS structure used for a thin film transistor of a driving circuit part requiring high speed signal processing, and requires a transistor of P-channel and N-channel, and the characteristics of speed and density are intermediate between NMOS and PMOS. Indicates.

이와 같이, 다결정 실리콘 박막을 이용한 구동회로 일체형 액정표시장치는소자 특성이 탁월하여 화상 품질이 우수하며 고정세화가 가능하고 전력의 소비가 적다는 등의 장점을 가지고 있다.As such, the driving circuit-integrated liquid crystal display device using the polycrystalline silicon thin film has advantages of excellent device characteristics, excellent image quality, high definition, and low power consumption.

그러나, 상기 구동회로 일체형 액정표시장치는 동일 기판 위에 N-타입 박막 트랜지스터와 P-타입 박막 트랜지스터를 함께 형성하여야하기 때문에 단일 타입의 채널만을 형성하는 비정질 실리콘 박막 트랜지스터 액정표시장치에 비해 제조공정이 보다 복잡하다는 단점이 있었다. 통상적으로, 다결정 실리콘 박막을 이용한 액정표시장치는 구동회로부의 박막 트랜지스터의 제조를 포함하면 7개 내지 9개의 마스크를 사용하여 제조되게 된다.However, since the N-type thin film transistor and the P-type thin film transistor must be formed together on the same substrate, the driving circuit-integrated liquid crystal display device has a higher manufacturing process than an amorphous silicon thin film transistor liquid crystal display device forming only a single type channel. There was a disadvantage of being complicated. In general, a liquid crystal display device using a polycrystalline silicon thin film may be manufactured using seven to nine masks including manufacturing a thin film transistor of a driving circuit unit.

상기 마스크 공정은 감광막 코팅(photoresist coating), 노광(exposure), 현상(develop)을 포함한 포토리소그래피(photolithograpy) 공정을 의미하며, 공정이 사용되는 마스크수가 증가할수록 제조비용 및 공정시간이 증가하게 된다. 그 결과 생산 수율이 떨어지게 되며 형성된 박막 트랜지스터에 결함이 발생될 확률을 높이게 되는 문제점이 있었다.The mask process refers to a photolithography process including photoresist coating, exposure, and development. As the number of masks used is increased, manufacturing cost and processing time increase. As a result, there is a problem that the production yield is lowered and the probability of generating a defect in the formed thin film transistor is increased.

본 발명은 상기한 문제를 해결하기 위한 것으로, 스토퍼를 마스크로 이용하여 엘디디영역 및 액티브 패턴을 형성함으로써 제조공정을 단순화하고 제조비용을 절감시킨 구동회로 일체형 액정표시장치의 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a manufacturing method of a liquid crystal display device with integrated driving circuit which simplifies the manufacturing process and reduces the manufacturing cost by forming an LED area and an active pattern using a stopper as a mask. There is this.

도 1은 일반적인 액정표시장치의 어레이 기판을 개략적으로 나타내는 평면도.1 is a plan view schematically showing an array substrate of a general liquid crystal display device.

도 2a 내지 도 2k는 본 발명의 실시예에 따른 구동회로 일체형 액정표시장치의 제조공정을 나타내는 순서도.2A through 2K are flowcharts illustrating a manufacturing process of a driving circuit-integrated liquid crystal display device according to an exemplary embodiment of the present invention.

** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **

122a : 소오스영역 123a : 드레인영역122a: source region 123a: drain region

122L,123L : 엘디디영역 140a : 비정질 실리콘 박막122L, 123L: LED area 140a: amorphous silicon thin film

140b : 다결정 실리콘 박막 150,150a : 포토레지스트140b: polycrystalline silicon thin film 150150a: photoresist

170 : 스토퍼170: stopper

상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 기판을 제공하는 단계, 상기 기판 위에 게이트전극을 형성하는 단계, 상기 기판 위에제 1 절연막을 형성하는 단계, 상기 기판 위에 제 1 영역, 제 2 영역 및 채널영역이 정의되는 반도체층을 형성하는 단계, 상기 채널영역 위에 포토레지스트 패턴 및 스토퍼 패턴을 형성하는 단계, 상기 포토레지스트 패턴과 스토퍼 패턴을 마스크로 사용하여 제 1 영역에 고농도 불순물을 주입하는 단계, 상기 포토레지스트 패턴의 일부를 제거하는 단계, 상기 일부가 제거된 포토레지스트 패턴을 마스크로 사용하여 제 2 영역에 저농도 불순물을 주입하는 단계, 상기 반도체층 위에 소오스/드레인전극을 형성하는 단계, 상기 스토퍼 패턴과 소오스/드레인전극을 마스크로 사용하여 반도체층을 패터닝하는 단계, 상기 기판 위에 콘택홀을 포함하는 제 2 절연막을 형성하는 단계 및 상기 콘택홀을 통해 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함한다.In order to achieve the above object, the manufacturing method of the liquid crystal display device of the present invention comprises the steps of providing a substrate, forming a gate electrode on the substrate, forming a first insulating film on the substrate, a first on the substrate Forming a semiconductor layer defining a region, a second region, and a channel region, forming a photoresist pattern and a stopper pattern on the channel region, and using the photoresist pattern and the stopper pattern as masks to form a high concentration in the first region Implanting an impurity, removing a portion of the photoresist pattern, implanting a low concentration of impurity into a second region using the photoresist pattern from which the portion is removed, and source / drain electrodes on the semiconductor layer Forming a semiconductor layer by using the stopper pattern and a source / drain electrode as a mask Step, and a step of using the stage and the contact hole to form a second insulating film including a contact hole on the substrate forms a pixel electrode connected to the drain electrode.

또한, 본 발명의 구동회로 일체형 액정표시장치의 제조방법은 화소부와 구동회로부로 구분되는 제 1 기판을 제공하는 단계, 상기 기판 위에 게이트전극을 형성하는 단계. 상기 기판 위에 제 1 절연막을 형성하는 단계, 제 1 영역과 제 2 영역 및 채널영역으로 이루어진 제 1 반도체층을 상기 기판 위의 화소부에 형성하고, 제 1 영역과 제 2 영역 및 채널영역으로 이루어진 제 2 반도체층과 제 1 영역과 채널영역으로 이루어진 제 3 반도체층을 상기 기판 위의 구동회로부에 형성하는 단계, 포토레지스트 패턴과 스토퍼 패턴을 마스크로 사용하여 반도체층에 불순물을 주입하는 단계, 상기 반도체층 위에 소오스/드레인전극을 형성하는 단계, 상기 스토퍼 패턴과 소오스/드레인전극을 마스크로 사용하여 반도체층을 패터닝하는 단계, 상기 기판 위에 콘택홀을 포함하는 제 2 절연막을 형성하는 단계 및 상기 콘택홀을 통해제 1 반도체층의 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함한다.In addition, the method of manufacturing the driving circuit-integrated liquid crystal display device of the present invention includes providing a first substrate divided into a pixel portion and a driving circuit portion, and forming a gate electrode on the substrate. Forming a first insulating film on the substrate, and forming a first semiconductor layer including a first region, a second region, and a channel region on the pixel portion on the substrate, and including the first region, the second region, and the channel region. Forming a third semiconductor layer including a second semiconductor layer and a first region and a channel region in a driving circuit portion on the substrate, implanting impurities into the semiconductor layer using a photoresist pattern and a stopper pattern as a mask; Forming a source / drain electrode on the semiconductor layer, patterning the semiconductor layer using the stopper pattern and the source / drain electrode as a mask, forming a second insulating film including a contact hole on the substrate, and forming the contact; Forming a pixel electrode connected to the drain electrode of the first semiconductor layer through the hole.

이하, 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail.

일반적으로 소자의 채널층으로 다결정 실리콘 박막을 이용하는 다결정 실리콘 박막 트랜지스터는 게이트전극과 소오스/드레인전극이 채널층의 한쪽 면에 함께 위치하는 코플라나(coplanar) 구조로 형성한다.In general, a polycrystalline silicon thin film transistor using a polycrystalline silicon thin film as a channel layer of a device is formed in a coplanar structure in which a gate electrode and a source / drain electrode are located together on one side of the channel layer.

상기 코플라나 구조의 다결정 실리콘 박막 트랜지스터는 스태거드(staggered) 구조로 형성되는 비정질 실리콘 박막 트랜지스터에 비해 많은 수의 마스크 공정 즉, 포토리소그래피 공정을 필요로 하기 때문에 이에 따른 제조공정 및 비용의 증가 등의 문제점을 가지고 있다.The polycrystalline silicon thin film transistor of the coplanar structure requires a large number of mask processes, that is, photolithography process, compared to an amorphous silicon thin film transistor formed of a staggered structure, thereby increasing manufacturing processes and costs. Has a problem.

상기 스테거드 구조는 다시 백-채널-에치(Back Channel Etch; BCE) 타입과 에치-스토퍼(Etch Stopper; ES) 타입으로 구분할 수 있으며 이 중 에치-스토퍼 타입으로 제조된 박막 트랜지스터는 우수한 특성을 가지며 채널층의 실리콘 박막을 얇게 형성할 수 있는 장점을 가지고 있다.The staggered structure may be further classified into a back channel etch (BCE) type and an etch stopper (ES) type, among which a thin film transistor manufactured by an etch stopper type has excellent characteristics. It has the advantage of forming a thin silicon film of the channel layer.

특히, 다결정 실리콘 박막 트랜지스터는 누설전류의 감소 등의 이유로 채널층의 두께를 얇게(∼500Å) 가져가야 하므로 상기 에치-스토퍼 타입이 다결정 실리콘 박막 트랜지스터의 제작에 더 유리하다.In particular, since the thickness of the channel layer must be thin (˜500 kV) for the purpose of reducing the leakage current, the etch-stopper type is more advantageous for the fabrication of the polycrystalline silicon thin film transistor.

따라서, 본 발명에서는 화소부와 구동회로부의 박막 트랜지스터를 스태거드 구조로 형성하되 스토퍼를 마스크로 사용하여 엘디디영역 및 액티브 패턴을 형성함으로써 제조공정 및 비용이 감소된 구동회로 일체형 액정표시장치를 제공한다.Therefore, in the present invention, a thin film transistor of the pixel portion and the driving circuit portion is formed in a staggered structure, but the LED region and the active pattern are formed using the stopper as a mask, thereby reducing the manufacturing process and the cost. to provide.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 제조방법의 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the liquid crystal display device manufacturing method according to the present invention.

도 2a 내지 도 2k는 본 발명의 실시예에 따른 구동회로 일체형 액정표시장치의 제조공정을 나타내는 순서도로서, 화소부와 구동회로부의 박막 트랜지스터를 제조하는 방법을 나타내고 있다.2A to 2K are flowcharts illustrating a manufacturing process of a driving circuit-integrated liquid crystal display device according to an exemplary embodiment of the present invention, which illustrates a method of manufacturing a thin film transistor of a pixel portion and a driving circuit portion.

참고로, 도면에서 상기 화소부와 구동회로부의 동일한 구성요소에 대해서는 동일한 도면부호를 사용하였다.For reference, the same reference numerals are used for the same elements as those of the pixel unit and the driving circuit unit.

도 2a에 도시된 바와 같이, 어레이 기판(110)은 N-타입 박막 트랜지스터가 형성되는 화소부와 N-타입과 P-타입의 박막 트랜지스터가 형성되는 구동회로부를 포함하고 있다.As shown in FIG. 2A, the array substrate 110 includes a pixel portion in which N-type thin film transistors are formed and a driving circuit portion in which N-type and P-type thin film transistors are formed.

먼저, 유리와 같은 투명한 절연 물질로 이루어진 기판(110) 위에 실리콘산화막(SiO2)으로 구성되는 버퍼막(buffer layer)(114)을 형성한다. 상기 버퍼막(114)은 유리기판(110) 내에 존재하는 Na 등의 불순물이 상부층으로 침투하는 것을 차단하는 역할을 한다.First, a buffer layer 114 composed of a silicon oxide film SiO 2 is formed on a substrate 110 made of a transparent insulating material such as glass. The buffer layer 114 serves to block impurities such as Na present in the glass substrate 110 from penetrating into the upper layer.

다음으로, 도 2b에 도시된 바와 같이, 상기 버퍼막(114) 위에 몰리브덴(Mo)또는 알루미늄(Al) 합금 등으로 구성되는 게이트전극(121)을 형성한다. 상기 게이트전극(121)은 버퍼막(114)이 형성된 기판(110) 전면에 게이트메탈을 증착한 후 포토리소그래피 공정을 이용하여 형성하게 된다.Next, as shown in FIG. 2B, a gate electrode 121 made of molybdenum (Mo) or aluminum (Al) alloy or the like is formed on the buffer layer 114. The gate electrode 121 is formed using a photolithography process after depositing a gate metal on the entire surface of the substrate 110 on which the buffer layer 114 is formed.

상기 포토리소그래피 공정은 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상 공정으로 이루어져 있다.The photolithography process is a series of processes in which a pattern drawn on a mask is transferred onto a substrate on which a thin film is deposited to form a desired pattern, and includes a photoresist coating, exposure, and development process.

이 때, 게이트메탈의 식각은 습식각 또는 건식각 모두 가능하지만 등방성 식각 특성을 가진 습식각을 이용하는 것이 유리하다. 이는 습식각을 이용하면 게이트전극 위에 형성되는 다른 여러 막의 단락 방지를 막을 수 있는 테이퍼(taper) 형상의 게이트전극을 형성할 수 있기 때문이다.At this time, the etching of the gate metal may be either wet etching or dry etching, but it is advantageous to use wet etching having isotropic etching characteristics. This is because by using wet etching, a tapered gate electrode can be formed to prevent the short circuit of other films formed on the gate electrode.

도 2c에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판 전면에 연속적으로 게이트절연막인 제 1 절연막(115a)과 비정질 실리콘 박막(140a)를 증착한다.As illustrated in FIG. 2C, the first insulating film 115a and the amorphous silicon thin film 140a, which are gate insulating films, are deposited on the entire surface of the substrate on which the gate electrode 121 is formed.

상기 제 1 절연막(115a)은 실리콘산화막 또는 실리콘질화막(SiNx)으로 형성할 수 있으며 비정질 실리콘 박막(140a)은 여러 가지 방법을 이용하여 형성할 수 있다.The first insulating film 115a may be formed of a silicon oxide film or a silicon nitride film (SiN x ), and the amorphous silicon thin film 140a may be formed using various methods.

비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방법과 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법이 있다. 상기 플라즈마 화학 기상 증착 방법으로 비정질 실리콘 박막을 증착할 경우에는 증착시 기판의 온도에 따라 다소 차이는 있으나 약 20% 내외의 수소 원자가 상기 비정질 실리콘 박막 내에 포함되게 된다. 이 때, 상기 수소 원자들을 외부로 배출시키는 어닐링 공정인 탈수소화(dehydrogenation) 공정이 필수적으로 따라야 한다. 그 이유는 수소 원자를 포함한 비정질 실리콘 박막을 레이저로 결정화할 때 상기 수소 원자가밖으로 튀어나와 박막 내부에 공동(cavity)이 형성되어 다결정 실리콘 박막의 질을 저하시키기 때문이다.Representative methods for depositing an amorphous silicon thin film include a low pressure chemical vapor deposition (LPCVD) method and a plasma enhanced chemical vapor deposition (PECVD) method. In the case of depositing the amorphous silicon thin film by the plasma chemical vapor deposition method, the hydrogen atoms of about 20% are included in the amorphous silicon thin film although there are some differences depending on the temperature of the substrate during deposition. At this time, a dehydrogenation process, which is an annealing process for discharging the hydrogen atoms to the outside, must be followed. This is because when the amorphous silicon thin film containing hydrogen atoms is crystallized by a laser, the hydrogen atoms stick out and a cavity is formed inside the thin film, thereby degrading the quality of the polycrystalline silicon thin film.

이후, 상기 비정질 실리콘 박막(140a)을 다결정 실리콘 박막(140b)으로 결정화시키는 결정화 공정을 실시한다. 상기 결정화 방법으로 비정질 실리콘 박막을 고온 요로(furnace)에서 열처리하는 고상 결정화(Solid Phase Crystallization; SPC) 방법과 레이저를 이용하는 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA) 방법 등이 있다.Thereafter, a crystallization process of crystallizing the amorphous silicon thin film 140a into the polycrystalline silicon thin film 140b is performed. Examples of the crystallization method include a solid phase crystallization (SPC) method for heat treating an amorphous silicon thin film in a high temperature furnace and an excimer laser annealing (ELA) method using a laser.

상기 고상 결정화 방법으로 얻어진 다결정 실리콘 박막은 보통 수 ㎛ 수준의 비교적 큰 그레인(grain)을 가지나 상기 그레인 내에 결함(defect)이 많다는 단점이 있다. 상기 결함은 그레인 경계(grain boundary) 영역 다음으로 박막 트랜지스터의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.The polycrystalline silicon thin film obtained by the solid phase crystallization method has a relatively large grain (grain) of the order of several micrometers, but has a disadvantage in that there are many defects in the grain. The defect is known to adversely affect the performance of the thin film transistor after the grain boundary region.

엑시머 레이저 어닐링은 저온에서 다결정 실리콘 박막 트랜지스터를 제조하는 핵심적인 방법으로서 높은 에너지를 갖는 레이저빔을 비정질 실리콘 박막에 수십 nsec의 순간적인 조사에 의해 비정질 실리콘 박막을 결정화하는 방법이다. 아주 짧은 시간에 비정질 실리콘의 용융과 결정화가 이루어지므로 유리기판이 전혀 손상을 입지 않는다는 장점이 있다.Excimer laser annealing is a key method for fabricating polycrystalline silicon thin film transistors at low temperatures, and is a method of crystallizing an amorphous silicon thin film by instantaneous irradiation of several tens of nsec to an amorphous silicon thin film with a high energy laser beam. The melting and crystallization of amorphous silicon in a very short time has the advantage that the glass substrate is not damaged at all.

다음으로, 도 2d에 도시된 바와 같이, 상기 결정화된 다결정 실리콘 박막(140b) 위에 마스크로 사용하기 위한 스토퍼(170)를 실리콘산화막 등을 이용하여 증착한다. 이후, 스토퍼(170) 패턴을 형성하기 위해 감광액인 포토레지스트(150)를 기판(110) 전면에 도포한다.Next, as shown in FIG. 2D, a stopper 170 for use as a mask is deposited on the crystallized polycrystalline silicon thin film 140b using a silicon oxide film or the like. Thereafter, in order to form the stopper 170 pattern, a photoresist 150, which is a photoresist, is applied to the entire surface of the substrate 110.

상기 포토레지스트 도포 공정은 원하는 패턴을 형성하기 위해 포토레지스트를 기판 위에 균일한 두께로 형성하는 공정으로, 상기 포토레지스트를 도포할 기판 표면의 습기를 제거하여 포토레지스트와 기판과의 밀착성을 좋게 하는 프리-베이크(pre-bake) 단계, 스핀 코팅(spin coating) 등의 방법을 이용하여 기판 위에 포토레지스트를 일정한 두께로 도포하는 단계 및 기판 위에 도포된 포토레지스트에 남아있는 솔밴트(solvent)를 증발시켜 포토레지스트을 경화시키는 소프트-베이크(soft-bake) 단계로 이루어져 있다.The photoresist coating process is a process of forming a photoresist on a substrate in a uniform thickness to form a desired pattern, and removes moisture on the surface of the substrate to be applied to the photoresist to improve adhesion between the photoresist and the substrate Applying photoresist to a predetermined thickness on the substrate using a method such as pre-bake, spin coating, and evaporating the solvent remaining in the photoresist applied on the substrate. It consists of a soft-bake step of curing the photoresist.

상기 포토레지스트는 광원에 노광된 영역이 현상액과 반응하여 용해되는 노블락계 레진(Novolak based resin) 계열의 포지티브(positive) 포토레지스트와 노광 영역이 현상액과 반응하지 않는 아크릴계 모노머(Acryl based monomer) 계열의 네거티브(negative) 포토레지스트가 있다.The photoresist is a novolak based resin-based positive photoresist in which a region exposed to a light source reacts with a developer to dissolve and an acrylic monomer-based monomer in which an exposure region does not react with a developer. There is a negative photoresist.

다음으로, 도 2e에 도시된 바와 같이, 상기 도포된 포토레지스트(150)에 노광 및 현상 공정을 실시하여 마스크로 사용하기 위한 스토퍼(170) 패턴 및 포토레지스트(150) 패턴을 형성한다.Next, as shown in FIG. 2E, the coated photoresist 150 is exposed and developed to form a stopper 170 pattern and a photoresist 150 pattern for use as a mask.

상기 스토퍼(170) 패턴 및 포토레지스트(150) 패턴은 화소부와 구동회로부의 N-타입 박막 트랜지스터의 소오스영역과 드레인영역을 정의하는 n+도핑 공정을 위해 P-타입 박막 트랜지스터부 및 화소부와 구동회로부의 N-타입 박막 트랜지스터의 게이트전극 상부 영역에 형성하게 된다.The stopper 170 pattern and the photoresist 150 pattern may include a P-type thin film transistor portion and a pixel portion for an n + doping process defining a source region and a drain region of an N-type thin film transistor of the pixel portion and the driving circuit portion. It is formed in the upper region of the gate electrode of the N-type thin film transistor of the driving circuit portion.

이후, 상기 스토퍼(170) 패턴 및 포토레지스트(150) 패턴을 마스크로 사용하여 고농도의 불순물 이온을 주입하여 소오스영역(122a)과 드레인영역(123a)을 형성한다. 이 때, N-타입 박막 트랜지스터의 소오스영역(122a)과 드레인영역(123a)은 전자를 공여(供與)할 수 있는 인(P)등의 5족 원소를 1×1015/cm3정도의 도즈(dose)로 주입하여 형성한다.Thereafter, a high concentration of impurity ions are implanted using the stopper 170 pattern and the photoresist 150 pattern as a mask to form a source region 122a and a drain region 123a. At this time, the source region 122a and the drain region 123a of the N-type thin film transistor may have a group 5 element such as phosphorus (P) capable of donating electrons of about 1 × 10 15 / cm 3 . It is formed by injecting with a dose.

다음으로, 도 2f에 도시된 바와 같이, 엘디디(Lightly Doped Drain; LDD)영역(122L, 123L)을 형성하게 된다. 상기 엘디디영역(122L, 123L)은 오프(OFF) 상태에서 박막 트랜지스터의 채널층으로 누설되는 전류를 감소시키기 위해서 상기 채널층의 소정 영역에 저농도의 불순물을 주입하여 형성하게 된다.Next, as shown in FIG. 2F, lightly doped drain (LDD) regions 122L and 123L are formed. The LED areas 122L and 123L are formed by injecting a low concentration of impurities into a predetermined area of the channel layer in order to reduce a current leaking into the channel layer of the thin film transistor in an OFF state.

이 때, 상기 엘디디영역(122L, 123L)으로 불순물을 주입시키기 위해 엘디디영역(122L, 123L)의 폭에 해당하는 상기 포토레지스트(150)의 일부를 제거하는 에슁(ashing) 공정을 하게 된다. 상기 에슁 공정은 에슁 챔버에 기판을 넣고 산소를 포함하는 가스를 주입함으로써 포토레지스트를 산화시켜 날려버리는 공정을 말하며, 가스량과 기판온도 및 시간을 제어하여 원하는 포토레지스트 패턴을 얻을 수 있게 된다.At this time, in order to inject impurities into the LED areas 122L and 123L, an ashing process is performed to remove a portion of the photoresist 150 corresponding to the widths of the LED areas 122L and 123L. . The etch process refers to a process of oxidizing and blowing away a photoresist by inserting a substrate into an etch chamber and injecting a gas containing oxygen, thereby obtaining a desired photoresist pattern by controlling a gas amount, a substrate temperature, and a time.

이후, 상기 에슁된 포토레지스트(150a) 패턴을 마스크로 사용하여 엘디디영역(122L, 123L)을 형성하기 위한 저농도 불순물을 주입한다. 이외의 다른 불순물 영역은 이미 고농도로 도핑되어 있기 때문에 n형 불순물을 이용한 저농도 불순물 도핑공정에 영향을 받지 않는다. 상기 엘디디영역(122L, 123L)은 3×1013/cm3이하의 낮은 도즈의 이온 주입에 의해 형성되며 누설전류를 감소시키는 역할을 한다.Subsequently, a low concentration of impurities are formed to form the LED areas 122L and 123L using the etched photoresist 150a pattern as a mask. Since other impurity regions are already heavily doped, they are not affected by the low concentration impurity doping process using n-type impurities. The LED areas 122L and 123L are formed by ion implantation with a low dose of 3 × 10 13 / cm 3 or less, and serve to reduce leakage current.

이후, 상기 포토레지스트 패턴(150, 150a)을 제거하기 위한 에슁과 스트립(strip) 공정을 진행한다.Thereafter, an etch and strip process is performed to remove the photoresist patterns 150 and 150a.

다음으로, 도 2g에 도시된 바와 같이, 구동회로부의 P-타입 박막 트랜지스터를 형성하기 위해서 회로부 및 구동회로부의 N-타입 박막 트랜지스터 영역을 가리는 포토레지스트(150) 패턴을 형성한다.Next, as shown in FIG. 2G, to form the P-type thin film transistor of the driving circuit portion, a photoresist 150 pattern covering the N-type thin film transistor region of the circuit portion and the driving circuit portion is formed.

P-타입 박막 트랜지스터의 소오스/드레인영역(122a, 123a)을 형성하기 위해서 전공(hole)을 공여할 수 있는 붕소(B)등의 3족 원소를 1×1015/cm3정도의 도즈(dose)로 주입한다.To form a source / drain region 122a and 123a of a P-type thin film transistor, a group III element such as boron (B) that can donate holes is dosed at about 1 × 10 15 / cm 3 . Inject).

이후, 에슁과 스트립 공정을 통해 상기 포토레지스트(150)를 제거한다.Thereafter, the photoresist 150 is removed by etching and stripping.

도 2h는 소오스전극 및 드레인전극을 형성하는 공정을 나타내고 있다.2H shows a step of forming a source electrode and a drain electrode.

도면에 도시된 바와 같이, 도전성 금속을 기판(110) 전면에 증착한 후 포토리소그래피 공정을 이용하여 소오스/드레인전극(122, 123) 패턴을 형성한다.As shown in the figure, a conductive metal is deposited on the entire surface of the substrate 110 and then the source / drain electrodes 122 and 123 patterns are formed using a photolithography process.

상기 소오스/드레인전극(122, 123)은 채널층 중 고농도로 이온 주입된 소오스/드레인영역(122a, 123a)과 각각 전기적으로 접속하게 된다.The source / drain electrodes 122 and 123 are electrically connected to the source / drain regions 122a and 123a ion-implanted at a high concentration in the channel layer, respectively.

다음으로, 도 2i에 도시된 바와 같이, 스토퍼(170)와 소오스/드레인전극(122, 123)을 마스크로 이용하여 액티브 패턴을 형성한다.Next, as shown in FIG. 2I, an active pattern is formed using the stopper 170 and the source / drain electrodes 122 and 123 as a mask.

즉, 상기 스토퍼(170)와 소오스/드레인전극(122, 123)을 마스크로 이용하여 다결정 실리콘 박막(140b)에 건식각을 실시하여 액티브 패턴을 형성한다. 상기 건식각은 이방성 식각 특성을 가지므로 주입되는 식각 가스에 의해 세밀하고 수직한측면을 가지는 액티브 패턴이 형성될 수 있다.That is, by using the stopper 170 and the source / drain electrodes 122 and 123 as a mask, dry etching is performed on the polycrystalline silicon thin film 140b to form an active pattern. Since the dry etching has anisotropic etching characteristics, an active pattern having fine vertical sides may be formed by the injected etching gas.

이 때, 상기 스토퍼(170)는 소정 두께로 식각될 수도 있다.At this time, the stopper 170 may be etched to a predetermined thickness.

특히, 식각 조건을 조절하여 다결정 실리콘 박막(140b)과 스토퍼(170)인 실리콘산화막을 선택적으로 식각할 수 있으며, 채널층으로 사용되는 다결정 실리콘 박막의 두께는 일반적으로 500Å 정도인데 비해 상기 스토퍼의 두께를 1000Å 정도로 가져가 상기 실리콘 박막의 식각을 행하면 아무런 문제가 없게 된다.In particular, the polycrystalline silicon thin film 140b and the silicon oxide film, which is the stopper 170, may be selectively etched by adjusting the etching conditions. The thickness of the stopper is generally about 500 μs, compared to the thickness of the polycrystalline silicon thin film used as the channel layer. Is about 1000 kW and the silicon thin film is etched, and there is no problem.

마지막으로, 도 2j와 도 2k에 도시된 바와 같이, 평탄화막인 제 2 절연막(150b)을 소정 두께로 기판(110) 전면에 증착한 뒤 드레인전극(123)과 화소전극(118)간의 전기적 접속을 위한 콘택홀(180)을 형성시킨다.Lastly, as shown in FIGS. 2J and 2K, a second insulating film 150b, which is a planarization film, is deposited on the entire surface of the substrate 110 with a predetermined thickness and then electrically connected between the drain electrode 123 and the pixel electrode 118. Forming a contact hole 180 for.

상기 콘택홀(180)은 드레인전극(123)의 일부 영역이 노출되도록 제 2 절연막(115b)을 제거하여 형성한다.The contact hole 180 is formed by removing the second insulating layer 115b to expose a portion of the drain electrode 123.

이후, 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 등과 같은 투명 도전성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 콘택홀(180)을 통해 드레인전극(123)과 연결되는 화소전극(118) 패턴을 형성한다.Thereafter, a transparent conductive material such as indium tin oxide (ITO) is deposited, and then the pixel electrode 118 connected to the drain electrode 123 through the contact hole 180 using a photolithography process. Form a pattern.

이 때, 화소전극(118)의 식각 방법으로 습식각이 주로 이용되는데 상기 화소전극(118)을 식각하는 옥실릭산(oxylic acid)은 채널층이나 소오스/드레인전극(122, 123) 등에는 영향을 주지 않고 인듐-틴-옥사이드막만 효과적으로 식각한다.At this time, wet etching is mainly used as an etching method of the pixel electrode 118. Oxylic acid etching the pixel electrode 118 affects the channel layer, the source / drain electrodes 122 and 123, and the like. Only the indium-tin-oxide film is effectively etched without giving.

본 실시예에서는 구동회로부의 N-타입 박막 트랜지스터도 화소부의 N-타입 박막 트랜지스터와 같이 엘디디영역을 포함하여 구성하였으나, 구동전류의 감소을억제하기 위해 엘디디영역이 없는 구조로 구성할 수도 있다. 그 결과 상기 구동회로부 소자의 구동능력을 향상시킬 수 있게 된다.In the present exemplary embodiment, the N-type thin film transistor of the driving circuit portion also includes an LED region like the N-type thin film transistor of the pixel portion. However, the N-type thin film transistor may have a structure having no LED region in order to suppress a decrease in driving current. As a result, it is possible to improve the driving capability of the drive circuit element.

또한, 본 실시예에서는 화소부 박막 트랜지스터를 N-타입으로 구성하였으나, 공정을 단순화하기 위해서 P-타입으로 구성할 수도 있다.In addition, in the present embodiment, the pixel portion thin film transistor is configured as an N-type, but may be configured as a P-type to simplify the process.

본 실시예와 같이 스토퍼를 마스크로 사용하면 엘디디영역을 형성하는 공정과 액티브 패턴을 형성하는 공정에서 추가적인 포토리소그래피 공정이 필요 없게 된다. 그 결과 포토리소그래피 공정 중에 발생하는 불량의 감소에 따른 수율의 증가 및 제조공정의 개선에 따른 비용이 절감되는 효과를 얻을 수 있게 된다.When the stopper is used as a mask as in this embodiment, an additional photolithography process is unnecessary in the process of forming the LED area and the process of forming the active pattern. As a result, an increase in yield resulting from a reduction in defects occurring during the photolithography process and a cost reduction due to an improvement in the manufacturing process can be obtained.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.

상술한 바와 같이, 본 발명의 구동회로 일체형 액정표시장치의 제조방법은 스토퍼를 형성하는 마스크 공정에 따른 포토레지스트 패턴을 엘디디영역 형성시 즉, n-도핑 공정에 마스크로 이용함으로써 제조공정을 획기적으로 줄여 비용절감 및 수율 향상에 기여한다.As described above, the manufacturing method of the driving circuit-integrated liquid crystal display device of the present invention uses the photoresist pattern according to the mask process for forming the stopper as a mask during the formation of the LED area, that is, the n - doping process, thereby dramatically reducing the manufacturing process. This helps reduce costs and improve yield.

Claims (14)

기판을 제공하는 단계;Providing a substrate; 상기 기판 위에 게이트전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 기판 위에 제 1 절연막을 형성하는 단계;Forming a first insulating film on the substrate; 상기 기판 위에 제 1 영역, 제 2 영역 및 채널영역이 정의되는 반도체층을 형성하는 단계;Forming a semiconductor layer on the substrate, the semiconductor layer defining a first region, a second region, and a channel region; 상기 채널영역 위에 포토레지스트 패턴 및 스토퍼 패턴을 형성하는 단계;Forming a photoresist pattern and a stopper pattern on the channel region; 상기 포토레지스트 패턴과 스토퍼 패턴을 마스크로 사용하여 제 1 영역에 고농도 불순물을 주입하는 단계;Implanting high concentration impurities into a first region using the photoresist pattern and the stopper pattern as a mask; 상기 포토레지스트 패턴의 일부를 제거하는 단계;Removing a portion of the photoresist pattern; 상기 일부가 제거된 포토레지스트 패턴을 마스크로 사용하여 제 2 영역에 저농도 불순물을 주입하는 단계;Implanting low concentration impurities into a second region using the photoresist pattern from which the portion is removed as a mask; 상기 반도체층 위에 소오스/드레인전극을 형성하는 단계;Forming a source / drain electrode on the semiconductor layer; 상기 스토퍼 패턴과 소오스/드레인전극을 마스크로 사용하여 반도체층을 패터닝하는 단계;Patterning a semiconductor layer using the stopper pattern and a source / drain electrode as a mask; 상기 기판 위에 콘택홀을 포함하는 제 2 절연막을 형성하는 단계; 및Forming a second insulating film including a contact hole on the substrate; And 상기 콘택홀을 통해 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.And forming a pixel electrode connected to the drain electrode through the contact hole. 화소부와 구동회로부로 구분되는 제 1 기판을 제공하는 단계;Providing a first substrate divided into a pixel portion and a driving circuit portion; 상기 기판 위에 게이트전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 기판 위에 제 1 절연막을 형성하는 단계;Forming a first insulating film on the substrate; 제 1 영역과 제 2 영역 및 채널영역으로 이루어진 제 1 반도체층을 상기 기판 위의 화소부에 형성하고, 제 1 영역과 제 2 영역 및 채널영역으로 이루어진 제 2 반도체층과 제 1 영역과 채널영역으로 이루어진 제 3 반도체층을 상기 기판 위의 구동회로부에 형성하는 단계;A first semiconductor layer comprising a first region, a second region, and a channel region is formed in the pixel portion on the substrate, and the second semiconductor layer comprising the first region, the second region, and the channel region, the first region, and the channel region. Forming a third semiconductor layer comprising a driving circuit on the substrate; 포토레지스트 패턴과 스토퍼 패턴을 마스크로 사용하여 반도체층에 불순물을 주입하는 단계;Implanting impurities into the semiconductor layer using the photoresist pattern and the stopper pattern as a mask; 상기 반도체층 위에 소오스/드레인전극을 형성하는 단계;Forming a source / drain electrode on the semiconductor layer; 상기 스토퍼 패턴과 소오스/드레인전극을 마스크로 사용하여 반도체층을 패터닝하는 단계;Patterning a semiconductor layer using the stopper pattern and a source / drain electrode as a mask; 상기 기판 위에 콘택홀을 포함하는 제 2 절연막을 형성하는 단계; 및Forming a second insulating film including a contact hole on the substrate; And 상기 콘택홀을 통해 제 1 반도체층의 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.And forming a pixel electrode connected to the drain electrode of the first semiconductor layer through the contact hole. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 영역은 소오스/드레인영역인 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1 or 2, wherein the first region is a source / drain region. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 영역은 제 1 영역과 채널영역 사이에 정의되는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1 or 2, wherein the second region is defined between the first region and the channel region. 제 1 항 또는 제 2 항에 있어서, 상기 스토퍼는 실리콘산화막 또는 실리콘질화막으로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1 or 2, wherein the stopper is formed of a silicon oxide film or a silicon nitride film. 제 1 항 또는 제 2 항에 있어서, 상기 스토퍼는 실리콘산화막 또는 실리콘질화막으로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1 or 2, wherein the stopper is formed of a silicon oxide film or a silicon nitride film. 제 2 항에 있어서, 제 1 기판과 칼라필터 기판인 제 2 기판을 합착하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 2, further comprising: bonding the first substrate and the second substrate which is the color filter substrate. 제 2 항에 있어서, 제 1 기판을 제공하는 단계는 상기 기판 위에 버퍼막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 2, wherein the providing of the first substrate further comprises forming a buffer film on the substrate. 제 2 항에 있어서, 상기 포토레지스트 패턴과 스토퍼 패턴을 마스크로 사용하여 반도체층에 불순물을 주입하는 단계는,The method of claim 2, wherein the impurity is implanted into the semiconductor layer using the photoresist pattern and the stopper pattern as a mask. 상기 반도체층 위에 제 1 포토레지스트 패턴 및 스토퍼 패턴을 형성하는 단계;Forming a first photoresist pattern and a stopper pattern on the semiconductor layer; 제 3 반도체층은 블록킹된 상태에서 상기 제 1 포토레지스트 패턴과 스토퍼 패턴을 마스크로 사용하여 제 1 반도체층과 제 2 반도체층의 제 1 영역에 고농도 n형 불순물을 주입하는 단계;Implanting a high concentration of n-type impurity into a first region of the first semiconductor layer and the second semiconductor layer using the first photoresist pattern and the stopper pattern as a mask while the third semiconductor layer is blocked; 상기 제 1 포토레지스트 패턴의 일부를 제거하는 단계;Removing a portion of the first photoresist pattern; 상기 일부가 제거된 제 1 포토레지스트 패턴을 마스크로 사용하여 제 1 반도체층 및 제 2 반도체층의 제 2 영역에 저농도 n형 불순물을 주입하는 단계;Implanting a low concentration n-type impurity into a second region of the first semiconductor layer and the second semiconductor layer using the first photoresist pattern from which the portion is removed; 상기 제 1 포토레지스트를 제거하는 단계;Removing the first photoresist; 상기 스토퍼 패턴 위에 제 2 포토레지스트 패턴을 형성하는 단계; 및Forming a second photoresist pattern on the stopper pattern; And 제 1 반도체층과 제 2 반도체층은 블록킹된 상태에서 상기 제 2 포토레지스트 패턴을 마스크로 사용하여 제 3 반도체층의 제 1 영역에 고농도 p형 불순물을 주입하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.Injecting high concentration p-type impurities into the first region of the third semiconductor layer using the second photoresist pattern as a mask while the first semiconductor layer and the second semiconductor layer are blocked. Method of manufacturing a liquid crystal display device. 제 9 항에 있어서, 상기 제 1 포토레지스트 패턴 및 스토퍼 패턴을 형성하는 단계는,The method of claim 9, wherein the forming of the first photoresist pattern and the stopper pattern comprises: 상기 기판 전면에 스토퍼를 증착하는 단계;Depositing a stopper on the entire surface of the substrate; 상기 스토퍼가 형성된 기판 위에 제 1 포토레지스트 패턴을 형성하는 단계; 및Forming a first photoresist pattern on the substrate on which the stopper is formed; And 상기 제 1 포토레지스트 패턴을 마스크로 사용하여 스토퍼 패턴을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.And forming a stopper pattern by using the first photoresist pattern as a mask. 제 9 항에 있어서, 상기 제 1 포토레지스트 패턴의 일부를 제거하는 단계는 에슁하는 단계로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.10. The method of claim 9, wherein the removing of the portion of the first photoresist pattern comprises an etching step. 제 9 항에 있어서, 상기 제 1 반도체층과 제 2 반도체층 또는 제 3 반도체층의 블록킹은 포토레지스트 패턴을 이용하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 9, wherein the blocking of the first semiconductor layer, the second semiconductor layer, or the third semiconductor layer uses a photoresist pattern. 제 9 항에 있어서, 상기 제 1 포토레지스트 패턴은 제 1 반도체층과 제 2 반도체층의 채널영역 및 제 3 반도체층을 포함하는 소정 영역 위에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 9, wherein the first photoresist pattern is formed on a predetermined region including a channel region of the first semiconductor layer and the second semiconductor layer and a third semiconductor layer. 제 9 항에 있어서, 상기 제 2 포토레지스트 패턴은 제 3 반도체층의 채널영역 및 제 1 반도체층과 제 2 반도체층을 포함하는 소정 영역 위에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 9, wherein the second photoresist pattern is formed on a channel region of the third semiconductor layer and a predetermined region including the first semiconductor layer and the second semiconductor layer.
KR1020030042834A 2003-06-27 2003-06-27 Method fabricating liquid crystal display device KR20050001253A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042834A KR20050001253A (en) 2003-06-27 2003-06-27 Method fabricating liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042834A KR20050001253A (en) 2003-06-27 2003-06-27 Method fabricating liquid crystal display device

Publications (1)

Publication Number Publication Date
KR20050001253A true KR20050001253A (en) 2005-01-06

Family

ID=37217080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042834A KR20050001253A (en) 2003-06-27 2003-06-27 Method fabricating liquid crystal display device

Country Status (1)

Country Link
KR (1) KR20050001253A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093540B2 (en) 2012-06-04 2015-07-28 Samsung Display Co., Ltd. Oxide semicondutor thin film transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093540B2 (en) 2012-06-04 2015-07-28 Samsung Display Co., Ltd. Oxide semicondutor thin film transistor
US9455333B2 (en) 2012-06-04 2016-09-27 Samsung Display Co., Ltd. Thin film transistor array panel
US9793377B2 (en) 2012-06-04 2017-10-17 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof
USRE48290E1 (en) 2012-06-04 2020-10-27 Samsung Display Co., Ltd. Thin film transistor array panel

Similar Documents

Publication Publication Date Title
US5323042A (en) Active matrix liquid crystal display having a peripheral driving circuit element
JPH06148685A (en) Liquid crystal display device
KR100676330B1 (en) Semiconductor device, method of manufacturing semiconductor device and method of manufacturing thin film transistor
KR100257070B1 (en) Thin film transistor and method fabricating the same
JP3224215B2 (en) Method for manufacturing thin-film insulated gate semiconductor device
JP4017886B2 (en) Thin film transistor device and manufacturing method thereof
JP4234363B2 (en) THIN FILM TRANSISTOR DEVICE AND ITS MANUFACTURING METHOD, AND THIN FILM TRANSISTOR SUBSTRATE AND DISPLAY DEVICE INCLUDING THE SAME
JP2002359252A (en) Flat display unit and manufacturing method therefor
JP3281777B2 (en) Method for manufacturing semiconductor device
KR20050001253A (en) Method fabricating liquid crystal display device
US8759166B2 (en) Method for manufacturing thin film transistor device
KR100667080B1 (en) Fabricating method of cmos thin film transistor
KR101301520B1 (en) Method of fabricating liquid crystal display device
KR101343497B1 (en) Method for fabricating lcd
KR101331803B1 (en) Liquid crystal display and method for fabricating the same
KR100692672B1 (en) Manufacturing method of liquid crystal display device
JP2001274413A (en) Method of manufacturing thin film transistor
KR20050065109A (en) Liquid crystal display device and method of fabricating the same
JP3676289B2 (en) Reverse stagger type thin film transistor and liquid crystal display device using the same
JPH07142739A (en) Manufacture of polycrystal line silicon thin-film transistor
JPH09237898A (en) Polycrystal semiconductor tft, manufacture thereof and tft substrate
JP3245146B2 (en) Liquid crystal display device and fabricating method thereof
JP3225231B2 (en) Method for manufacturing semiconductor integrated circuit
JP2002353239A (en) Method of manufacturing thin film transistor
KR20090050445A (en) Method for fabricating liquid crystal display

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination