KR20050000811A - 수정발진기 - Google Patents

수정발진기 Download PDF

Info

Publication number
KR20050000811A
KR20050000811A KR1020030041354A KR20030041354A KR20050000811A KR 20050000811 A KR20050000811 A KR 20050000811A KR 1020030041354 A KR1020030041354 A KR 1020030041354A KR 20030041354 A KR20030041354 A KR 20030041354A KR 20050000811 A KR20050000811 A KR 20050000811A
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
base layer
crystal oscillator
terminal
Prior art date
Application number
KR1020030041354A
Other languages
English (en)
Other versions
KR100501194B1 (ko
Inventor
정철영
김종태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2003-0041354A priority Critical patent/KR100501194B1/ko
Publication of KR20050000811A publication Critical patent/KR20050000811A/ko
Application granted granted Critical
Publication of KR100501194B1 publication Critical patent/KR100501194B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명은 수정발진기에 관한 것으로, 보다 상세하게는 주파수 발진기, 주파수 조정기 등의 여러 용도로 사용되는 수정발진기를 장착한 세라믹 패키지의 구조를 개선하여 패키지를 소형화하고 내부에 장착되는 수정의 열에 의한 영향을 최소화할 수 있도록 한 세라믹 패키지에 관한 것이다.
본 발명은 수정발진기에 있어서, 외부단자가 형성되는 베이스층; 상기 베이스층의 주연부 상에 형성되고, 일측 상면에 상기 베이스층의 외부단자와 전기적으로 연결되는 내부단자가 형성되는 버퍼층; 상기 베이스층의 상부에 실장되고 상기 베이스층에 형성되는 외부단자와 전기적으로 연결되는 집적회로칩; 상기 버퍼층의 내부단자와 전기적으로 연결되는 전극이 형성되고, 상기 버퍼층 상에 진동가능하도록 실장되는 수정판; 상기 버퍼층의 주연부에 상기 버퍼층의 내부단자와 일정간격 이격되어 형성되는 지지층; 및 상기 수정판 실장부위를 밀봉하기 위하여 상기 지지층에 덮여지는 리드;를 포함하는 수정발진기를 제공한다.

Description

수정발진기{crystal oscillator}
본 발명은 수정발진기에 관한 것으로, 보다 상세하게는 주파수 발진기, 주파수 조정기 등의 여러 용도로 사용되는 수정발진기를 장착한 세라믹 패키지의 구조를 개선하여 패키지를 소형화하고 내부에 장착되는 수정의 열에 의한 영향을 최소화할 수 있도록 한 세라믹 패키지에 관한 것이다.
일반적으로 수정발진기는 주파수 발진기, 주파수 조정기, 주파수 변환기 등의 여러 용도로 사용된다. 수정발진기는 뛰어난 압전특성을 갖는 수정을 사용하게 되는데, 이때 수정은 안정한 기계적 진동 발생기의 역할을 하게 된다.
수정은 고압의 오토클레이브(autoclave)에서 인공적으로 성장시키고, 결정축을 중심으로 절단하여 원하는 특성을 갖도록 크기와 모양을 가공하여 웨이퍼(wafer) 형태로 제작하게 된다. 이때 수정은 낮은 위상 노이즈(phase noise)와 높은 Q 값, 그리고 시간과 환경변화에 대한 낮은 주파수 변화율을 갖도록 형성되어야 한다.
수정 웨이퍼가 수정발진기로 사용되기 위해서는 수정 웨이퍼가 패키지에 고정되어야 하고, 또한 전기적인 연결을 위해 웨이퍼의 표면에 전극을 형성하여야 한다. 또한 수정 웨이퍼는 외부의 전기적 소자들과 연결되어야 하고, 이를 위해 패키지와 수정 웨이퍼를 도전성의 접착제로 접착시키게 된다. 이때 수정발진기의 우수한 진동효율과 외부의 충격에 대한 신뢰성 확보를 위해 충분한 접착영역을 확보해야 한다.
그리고, 패키지에 고정된 수정웨이퍼를 외부의 환경과 오염물질로부터 보호하기 위하여 밀봉하게 된다. 수정발진기는 외부의 환경적 변화와 오염 등에 의하여 동작효율과 품질에 큰 영향을 받게 되는데, 이 때문에 수정 패키지의 누설율(leak rate)이 매우 낮게 되도록 밀봉되어야 한다. 이를 위하여 세라믹 패키지 위에 금속제의 리드(lid)지지층을 접착시켜 놓은 후, 상기 리드지지층과 동일한 재질의 리드를 덮어 전기적인 용접을 통해 밀봉시킨다. 이때 세라믹과 금속, 금속과 금속 간의 접착부위에서의 기밀성이 매우 중요하게 되며, 외부로부터의 오염물질이 유입되는 경우에는 신뢰성 등의 여러 특성이 악화되는 문제가 발생하게 된다.
최근 개인 휴대 통신 및 무선통신기의 발달로 인해 개인 휴대 단말기와 무선기기의 소형화로 인하여 주변 소자들의 소형화가 급격히 이루어지고 있다. 반면에 수정발진기는 주변소자들에 비하여 용량이 비교적 크게 된다. 이는 수정발진기가 외부와의 전기적, 기계적 연결의 한계성과 수정 웨이퍼의 소형화의 한계에 의하여 그 공간적 제약이 증가하기 때문이다. 특히 온도보상형 수정발진기(TCXO)의 패키지는 전체 부피가 더 크게 되어, 그 소형화의 요구가 더욱 커지고 있으며, 이에 맞추어 기존 수정발진기의 소형화 및 슬림화 기술이 더욱 필요해지고 있다.
도 1a 및 도 1b는 종래의 수정발진기 세라믹 패키지의 분리형 구조에 관한 것으로, 도 1a는 측단면도, 도 1b는 평면도이다.
도 1a 및 b에서, 수정발진기의 패키지는 바닥면을 구성하는 베이스층(11)을 포함하게 되고, 베이스층(11) 상에 집적회로칩(IC, 15)을 플립 본딩(flip bonding)또는 와이어 본딩(wire bonding)으로 실장한다. 수정진동자(16)는 버퍼층(12)상에 별도로 솔더크림을 통해 실장한다. 이러한 구조는 수정진동자(16)를 따로 실장해야 하므로, 발진기의 크기보다 조금 작은 수정진동자의 개발이 필요하게 되며, 이로 인해 개발기간이 오래 걸리고 또한 개발하기 어려운 단점이 있게 된다.
또한, 수정진동자(10)는 최상층의 리드(18) 까지 통상적으로 5개의 층으로 구성되며, 여기에 수정발진기 패키지의 베이스층(11)에서부터 버퍼층(12,13,14)들의 높이가 합쳐져서 제품 전체의 높이는 다른 구조에 비해 높게 되는 문제가 있다. 이로 인해 제품의 소형화 및 슬림화를 구현할 수 없게 된다. 또한 이러한 구조는 2가지 종류의 다른 패키지가 필요하게 되는 것이므로 재료비가 상승하는 문제가 있게 된다.
도 2는 종래의 수정발진기 패키지의 다른 구조를 도시한 것이다. 도 2에서, 베이스층(21)을 기준으로 하부측에는 집적회로칩(25)을 실장하고, 상부측에는 수정판(blank, 20)을 실장한 구조이다. 패키지는 하부의 베이스층(21), 베이스층 상부의 상부 버퍼층(22), 베이스층 하부의 하부 버퍼층(23)을 포함하며, 또한 상부 버퍼층(22) 상부에는 리드 지지층(24) 및 리드(27)가 적층 형성된다. 도 2의 패키지의 바닥부에서 최상부까지는 약 6개의 층으로 형성되며, 도 1의 패키지에 비하여 하나의 패키지를 사용하였으므로 재료비의 상승을 억제하고, 제품의 전체 높이를 낮출 수 있는 장점이 있다. 그러나, 이는 집적회로칩(25)을 실장한 공간이 외부와 노출되므로 절연체를 삽입하여 외부의 습기가 내부로 침투되지 않도록 해야하는 공정상의 번거로움이 있게 된다. 또한 버퍼층의 하부측에 외부단자 4개를 배치시켜야하는데, 이는 제품의 소형화에 따라서 집적회로칩의 크기가 충분히 작지 않게 되면, 결국 외부단자의 크기가 작아져야 하는 문제가 있다. 이와 같이 외부단자의 크기가 작아짐으로 인해 패키지의 실장 공정에서 충분한 접착력을 유지하도록 하기 힘든 문제점이 발생한다.
도 3은 종래의 또 다른 수정발진기 세라믹 패키지의 측단면도(a) 및 평면도(b)이다.도 3a 및 b에서, 수정발진기의 패키지는 바닥면을 구성하는 베이스층(31)을 포함하게 되고, 베이스층(31)의 상부면에는 버퍼층(32)이 형성된다. 버퍼층(32)의 내측으로 베이스층(31)의 상부면에는 집적회로칩(37)이 실장된다. 또한 버퍼층(32) 위에는 수정발진기의 진동공간을 확보함과 동시에 버퍼층(32)과의 절연을 시키도록 하는 절연층(33)이 형성된다. 상기 베이스층(31)과 버퍼층(32), 절연층(33)은 모두 세라믹으로 형성되며, 특히 버퍼층(32)의 상부면에는 수정발진기와 전기적으로 연결되는 전극(38)이 도포된다. 버퍼층(32)은 수정의 안정적인 발진 및 외부충격으로부터 수정을 보호하고 외부단자와의 연결을 위한 전극의 역할을 하게 된다. 상기 버퍼층(32)의 전극(38)에는 도전성 접착제(39)를 통해 수정(36)이 부착되며, 전극과 전기적으로 연결된다. 상기 절연층(33)의 상부에는 세라믹 패키지의 덮개 역할을 하는 리드(35)를 지지하는 리드지지층(34)이 형성되고, 리드지지층(34) 상에 리드(35)가 밀봉을 위해 덮여진다.
상기와 같은 패키지의 경우 바닥에서 최상부 리드까지 총 5개의 층으로 구성된다. 이러한 경우 그 크기를 소형화하는데 어려움이 있게 된다. 따라서 이러한 종래의 구조를 개선한 다른 구조의 수정발진기 패키지가 당 기술분야에서 연구되어왔다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 수정발진기의 세라믹 패키지의 구조를 개선하여 보다 소형화된 수정발진기 세라믹 패키지를 제공하는 것을 목적으로 한다.
또한 본 발명은 수정과 접촉하는 전극의 면적을 감소시켜 수정용기의 부유용량을 감소시키고, 패키지의 세라믹 층을 감소시켜 열용량을 줄여 덮개인 리드의 밀봉을 위한 용접 전력을 감소시키며 수정에 미치는 용접에 의한 발열 영향을 줄이도록 하는 것을 목적으로 한다.
또한, 본 발명은 세라믹 패키지를 소형화하면서도 전체적인 휨 현상을 감소시키고, 충분한 강도를 제공할 수 있는 세라믹 패키지를 제공하는 것을 목적으로 한다.
도 1a 및 도 1b는 종래의 수정발진기 세라믹 패키지의 분리형 구조에 관한 것으로, 도 1a는 측단면도, 도 1b는 평면도이다.
도 2는 종래의 다른 수정발진기 세라믹 패키지의 측단면도이다.
도 3은 종래의 또 다른 수정발진기 세라믹 패키지의 측단면도(a) 및 평면도(b)이다.
도 4는 본 발명에 의한 세라믹 패키지의 단면도이다.
도 5는 도 4의 세라믹 패키지의 변형 실시예를 도시한 단면도이다.
도 6은 본 발명에 의한 세라믹 패키지의 변형 실시예를 도시한 단면도이다.
도 7은 본 발명에 의한 세라믹 패키지의 절연영역을 도시한 것이다.
도 8(a)~(f)는 수정판의 여러가지 진동모드를 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
41: 베이스층 42: 버퍼층
43: 수정판 44: 지지층
45: 리드 46: 집적회로칩
48: 내부단자 49: 도전성 접착제
상기와 같은 목적을 달성하기 위한 구성수단으로서, 본 발명은 수정발진기에 있어서, 외부단자가 형성되는 베이스층; 상기 베이스층의 주연부 상에 형성되고, 일측 상면에 상기 베이스층의 외부단자와 전기적으로 연결되는 내부단자가 형성되는 버퍼층; 상기 베이스층의 상부에 실장되고 상기 베이스층에 형성되는 외부단자와 전기적으로 연결되는 집적회로칩; 상기 버퍼층의 내부단자와 전기적으로 연결되는 전극이 형성되고, 상기 버퍼층 상에 진동가능하도록 실장되는 수정판; 상기 버퍼층의 주연부에 상기 버퍼층의 내부단자와 일정간격 이격되어 형성되는 지지층; 및 상기 수정판 실장부위를 밀봉하기 위하여 상기 지지층에 덮여지는 리드;를 포함하는 수정발진기를 제공한다.
바람직하게는, 상기 집적회로칩은 도전성 접착제를 통한 플립 본딩(flip bonding)을 통해 상기 베이스층에 실장되는 것을 특징으로 한다. 또한 바람직하게는, 상기 집적회로칩은 와이어를 통한 와이어본딩 방식으로 상기 베이스층에 실장되는 것을 특징으로 하며, 이때, 상기 집적회로칩의 와이어는 상기 집적회로칩의 단자와 상기 버퍼층의 상부면에 형성되는 패턴층을 연결하고, 상기 수정발진기는 상기 와이어 연결 공간을 확보하기 위하여 상기 버퍼층 상에 적층 형성되는 제2 버퍼층을 추가적으로 포함한다.
바람직하게는, 상기 지지층과 리드는 금속재인 것을 특징으로 한다. 바람직하게는, 상기 베이스층과 상기 버퍼층 사이에는 텅스텐 금속 접착층이 형성되어 상기 베이스층과 상기 버퍼층을 서로 접착시키는 것을 특징으로 한다. 또한 바람직하게는, 상기 수정판은 도전성 접착제를 통해 상기 버퍼층의 일측 상에 접착되는 것을 특징으로 한다.
또한 바람직하게는, 상기 베이스층의 외부단자와 상기 버퍼층의 내부단자는 상기 베이스층 및 상기 버퍼층에 형성되는 비아홀을 통해 전기적으로 연결된다. 바람직하게는, 상기 베이스층은 2개의 층으로 형성되는 것을 특징으로 한다.
또한 본 발명은 수정발진기 세라믹 패키지에 있어서, 하부면에 외부단자가형성되는 베이스층; 상기 베이스층의 주연부 상에 형성되고, 일측 상면에 내부단자가 형성되는 버퍼층; 상기 베이스층의 상부에 실장되고 상기 베이스층에 형성되는 외부단자 및 상기 버퍼층에 형성되는 내부단자와 전기적으로 연결되는 집적회로칩; 상기 버퍼층의 내부단자와 전기적으로 연결되는 전극이 형성되고, 상기 버퍼층 상에 진동가능하도록 상기 버퍼층의 내부단자 측에 도전성 접착제를 통해 접착되는 수정판; 상기 버퍼층 중 내부단자가 형성된 일측 및 그에 마주보는 타측이 드러나도록 상기 버퍼층의 주연부 상에 형성되는 금속재의 지지층; 및 상기 수정판 실장부위를 밀봉하기 위하여 상기 지지층에 덮여지는 금속재의 리드;를 포함하고, 상기 버퍼층의 일측 상면에 형성되는 내부단자는 상기 지지층과 접촉하지 않도록 일정간격 이격되어 형성되는 것을 특징으로 하는 수정발진기를 제공한다.
바람직하게는, 상기 베이스층과 상기 버퍼층 사이에는 텅스텐 금속 접착층이 형성되어 상기 베이스층과 상기 버퍼층을 서로 접착시키는 것을 특징으로 한다.
바람직하게는, 상기 집적회로칩은 도전성 접착제를 통한 플립 본딩(flip bonding)을 통해 상기 베이스층에 실장되는 것을 특징으로 한다.
또한 바람직하게는, 상기 집적회로칩은 와이어를 통한 와이어본딩 방식으로 상기 베이스층에 실장되며, 이때 상기 집적회로칩의 와이어는 상기 집적회로칩의 단자와 상기 버퍼층의 상부면에 형성되는 패턴층을 연결하고, 상기 수정발진기는 상기 와이어 연결 공간을 확보하기 위하여 상기 버퍼층 상에 적층 형성되는 제2 버퍼층을 추가적으로 포함하는 것을 특징으로 한다.
바람직하게는, 상기 베이스층의 외부단자와 상기 버퍼층의 내부단자는 상기베이스층 및 상기 버퍼층에 형성되는 비아홀을 통해 상기 집적회로칩과 전기적으로 연결되는 것을 특징으로 한다. 바람직하게는, 상기 베이스층은 2개의 층으로 형성되는 것을 특징으로 한다.
이하 본 발명에 대하여 첨부된 도면에 따라서 보다 상세히 설명한다. 도 4는 본 발명에 의한 세라믹 패키지의 단면도이다. 본 발명에 의한 수정발진기 세라믹 패키지는 종래에 비하여 적층되는 세라믹 층을 줄임으로써 전체 패키지의 두께를 줄일 수 있는 구조를 제공하게 된다. 이를 위해 본 발명에서는 버퍼층과 리드 지지층 사이에 형성되어 절연기능을 수행하는 절연층을 생략한 구조를 갖게 된다. 이를 좀더 상세히 살펴보도록 한다.
도 4a에서, 본 발명에 의한 세라믹 패키지는 최하면에 형성되는 베이스층(41)을 포함하게 된다. 베이스층(41)은 세라믹 기판의 형태이며, 그 하부면에 외부단자가 형성되어 있게 된다. 외부단자는 세라믹 패키지에 실장되는 수정에 전원을 공급하는 역할을 하며, 세라믹 패키지의 베이스층에는 외부단자와 대응되는 위치에 비아홀이 형성되어 있어서 상부면 까지 전기적으로 연결되어 있게 된다.
상기 베이스층(41)의 상부에는 버퍼층(42)이 위치하게 된다. 버퍼층(42)은 베이스층(41)의 상부 둘레에 적층형성되고, 또한 버퍼층(42)의 상부면에는 베이스층(41)의 외부단자와 전기적으로 연결될 수 있도록 형성된 내부단자(48)가 형성된다. 버퍼층(42)은 수정판(43)을 지지하는 역할을 하게 되고, 또한 수정판(43)에 가해지는 외부로부터의 충격을 흡수하여 수정을 보호하는 역할도 하게 된다.
상기 버퍼층(42) 역시 상기 베이스층(41)과 동일하게 세라믹 재질로 이루어지며, 베이스층(41)과 버퍼층(42)은 이미 소결된 상태의 견고한 세라믹이기 때문에 텅스텐 금속 접착층을 통하여 서로 접착된다. 이러한 텅스텐 금속접착층은 금속재이고, 그 상하로 세라믹 재질이 위치하게 되어 서로 열팽창 계수가 다르게 되어 수정발진기 세라믹 패키지에 열로 인한 전체적인 휨변형(cmaber)이 발생하게 되는 문제도 있었다.
그러나, 본 발명에서와 같이 세라믹 층이 2개의 층만으로 구성되는 경우, 세라믹 층간에 접착을 위해 사용되는 금속접착층이 하나로 제한되어 열변형을 줄일 수 있게 된다. 종래에는 상기 버퍼층(42) 상에 또하나의 벽을 이루는 절연층을 사용하였던바 이러한 또하나의 세라믹 절연층과 버퍼층(42)의 접합을 위한 다른 금속접착층을 본 발명에서는 생략할 수 있게 된 것이다.
또한, 버퍼층(42)은 수정의 안정적인 발진 및 외부충격으로부터의 보호역할을 하게 되는데, 이러한 역할을 정상적으로 수행하기 위해서는 종래의 경우, 즉 도 2에서와 같이 베이스층의 중앙부 측에 얇게 형성되는 것으로는 부족하게 된다. 따라서 본 발명은 버퍼층을 그대로 사용하면서 종래에 사용되던 절연층을 생략할 수 있는 구조를 택한 것이다.
본 발명의 실시예에 따른 베이스층(41)의 높이는 0.13mm 이고, 이때 수정이 고정되는 버퍼층(42)의 높이는 0.1mm가 되어 전체적으로 0.23mm의 높이를 세라믹 패키지의 최하부면에서부터 유지하게 된다. 이는 수정이 안정적인 발진을 하는데 충분한 높이가 되며, 또한 수정에 가해지는 충격을 흡수할 수 있게 되는 높이가 된다.
또한, 종래에는 버퍼층 위에 수정판(43)을 실장하기 위해서 도전성 접착제를 도포하는데, 접착제의 도포량과 도포위치 및 수정판의 실장위치의 편차를 고려하여 충분한 공간을 확보하여 설계하였다. 종래에는 수정판이 실장되는 내부공간의 높이, 즉 도 3에서 버퍼층(32)의 상부면에서부터 리드(35) 하부면까지의 높이는 약 0.28~0.30mm 정도를 확보하였다. 그러나, 제품의 소형화에 따른 공정기술이 향상됨에 따라서 보다 정밀하고 정확한 수정의 실장이 가능하게 되었고, 제품의 특성이 열화되지 않는 범위에서 구조적인 개선을 통해 제품의 슬림화가 가능하게 되었다.
본 발명에서는 수정판이 실장되는 내부공간의 높이를 0.2mm 정도로 확보하는 것이 바람직하다. 이때 수정판(43)의 두께는 주파수에 따라 달라지나, 대략 50~100㎛ 이고, 수정판을 고정하기 위한 도전성 접착제의 두께는 약 30~50㎛ 이므로, 수정판과 리드 사이에는 약 50㎛ 이상의 충분한 이격거리가 형성된다.
참고로, 수정판의 높이는 수정판이 발진하는 주파수가 13MHz 일때 100㎛이고, 19.2MHz 일때 80㎛이며, 26MHz 일때 50㎛이다. 더구나, 소형의 수정발진기에 사용하는 수정판으로는 AT-CUT 수정판을 사용하게 된다. 이는 도 8에 도시한 여러 모드의 수정판들 중에서 (e) 및 (f)와 같은 진동을 하게 되며, 이들은 상하로의 진동이 거의 없기 때문에 약 50㎛ 정도의 이격 공간 확보로도 신뢰성의 저하없이 종래와 동등한 특성을 제공할 수 있게 되는 것이다.
버퍼층(42)은 또한 집적회로칩(46)의 실장공간을 확보하는 역할을 한다. 집적회로칩(46)은 PbSn 또는 Au, Cu 등의 금속재료 또는 도전성 수지, 또는 이를 혼합한 복합재료로 된 범프를 IC의 단자에 형성하고, 플럭스 도포와 리플로우 또는 열 초음파를 이용하여 베이스층의 상부에 플립본딩 형식으로 장착된다.
이와 같은 실장방식은, 집적회로칩과 베이스층 상부의 단자간의 길이를 최소화하여 임피던스를 작게할 수 있는 장점이 있으며, 플립칩 본딩 방식을 사용함으로써, 제품의 소형화를 이룰 수 있다. 또한 열 방출의 경로가 집중되지 않고, 고르게 분산시킬 수 있으며, 칩 내부에서 발생한 열을 빠른 속도로 외부로 방출할 수 있게 된다.
도 7은 본 발명에 의한 세라믹 패키지의 절연영역을 도시한 것이다. 본 발명에 의한 버퍼층(42)의 상부에 형성되는 내부단자(48)는 도 7에서와 같이 버퍼층(42)의 상부에 위치하는 지지층(44)과 일정간격 이격되도록 형성된다. 먼저, 버퍼층(42)의 상부에는 버퍼층(42)의 주연부에 지지층(44)이 형성되는데, 이러한 지지층(44)은 버퍼층(42)에 고정되는 수정판(43)을 밀봉된 상태로 유지하기 위한 덮개 역할을 하는 리드(45)를 지지하기 위한 층이 된다.
이러한 지지층(44)은 버퍼층(42)보다 폭이 좁은 형태로 위치하게 되며, 또한 상기 리드(45)가 금속재질이므로, 지지층(44) 역시 금속재질로 형성된다. 상기 리드(45)는 지지층(44) 상에 밀봉되도록 접합되며 절연 코팅된 금속판이 되며, 이는 특히 실드 효과를 이루기 때문에 노이즈에 대한 방책이 되기도 한다. 이와 같은 리드(45)는 지지층(44)에 전기용접을 통해 적층되며, 이에 따라 지지층(44) 역시 리드와 같은 재질의 금속재로 형성된다.
지지층(44)은 상기 버퍼층(42) 상에 위치하며 또한 버퍼층(42) 상에 형성되는 내부단자(48)와 서로 접촉하지 않도록 일정간격 이격되어 위치하여야 한다. 이처럼 일정 간격으로 이격되지 않는다면 금속재의 지지층(44)과 내부단자(48) 간에 쇼트(short)가 발생하고, 그 결과 지지층(44)이 접지의 역할을 하게 되어 수정판(43이 발진하는 것을 방해하게 된다. 즉, 종래의 절연층의 역할을 지지층(44)과 내부단자(48)와의 이격거리(A)로 대체하게 되는 것으로 볼 수 있다.
상기와 같이 버퍼층(42)의 상부에는 지지층(44)이 놓여지며, 이러한 지지층(44)과 일정거리 이격되도록 버퍼층(42)에 내부단자(48)가 형성된다. 내부단자(48)는 수정판(43)과의 접촉면적과 동일한 면적으로 프린팅되어 형성된다. 이와 같은 본 발명에 의한 내부단자(48)는 도 4b에서 도시한 바와 같이 종래의 단자에 비하여 그 면적이 줄어들게 되며, 이러한 면적의 감소는 수정발진기 세라믹 패키지의 금속 패턴 면적을 감소시키게 되어 수정용기의 부유 캐패시턴스(capacitance)를 감소시키고, 부유용량에 의한 영향을 또한 감소시키게 되는 효과가 있다.
버퍼층(42)은 도 4a에 도시한 바와 같이 좌우측이 상기 지지층(44)보다 돌출되도록 형성되며, 도면에서 좌측의 버퍼층에 내부단자가 형성되도록 하는 구조를 갖고 있다. 수정판(43)은 이와 같이 내부단자가 형성된 버퍼층 상에 고정되며, 따라서 내부단자가 형성되지 않은 버퍼층에는 별도로 고정되지 않는다. 이는 수정판의 일측만을 고정하여 타측이 자유로이 진동할 수 있도록 하기 위함이다.
수정판(43)에는 상기 버퍼층의 내부단자(48)와 전기적으로 연결되는 전극이 형성된다. 수정판(43)의 전극은 금(Au) 또는 은(Ag)의 증착에 의해 형성되며, 상기 버퍼층(42)의 내부단자(48)와는 도전성 접착제(49)를 통하여 전기적으로 연결되면서 고정된다.
도 5는 도 4의 세라믹 패키지의 변형 실시예를 도시한 단면도이다. 도 5에서,베이스층은 집적회로칩(46)과 수정(43) 및 외부단자와의 연결을 용이하게 하기위해 2개의 층으로 구성될 수 있으며, 최하부의 제1 베이스층(51a)과 그 위의 제2 베이스층(51b)으로 구성된다. 제1 베이스층(51a)의 하면에는 외부회로와 연결되는 외부단자, 즉 구동전원단, 출력단, 주파수조정단, 접지단이 각각 형성된다. 제1 베이스층(51a) 및 제2 베이스층(51b)의 사이면에는 집적회로칩(46)의 단자와 외부단자와의 연결을 위한 도전성 패턴이 형성된다. 제2 베이스층(51b)의 상면에는 집적회로칩(46)의 실장을 위한 단자와 측면 단자와의 배선이 형성된다. 측면단자는 집적회로칩 파라메터를 조정하기 위한 단자로서, 발진기의 주파수 및 온도특성 등의 여러 특성들을 조정하기 위한 것이다.
이와 같이 베이스층을 두개로 구성하고, 각 베이스층들을 도 4의 베이스층(41)에 비해 약 1/2정도의 얇은 두께로 형성하면, 도 4의 구성과 동일한 제품 높이를 유지하면서 집적회로칩(46)과 수정판(43) 및 외부단자를 연결하기 위한 배선을 보다 용이하게 형성할 수 있게 된다.
도 6은 본 발명에 의한 세라믹 패키지의 다른 변형 실시예를 도시한 단면도이다. 도 6은 집적회로칩을 와이어 본딩에 의해 실장하는 방식을 사용한 패키지의 구조를 도시하고 있다. 도 6에서, 베이스층(41)의 주연부 상에는 버퍼층(62)이 적층된다. 버퍼층(62)의 내측으로 베이스층(41)의 상부면에 집적회로칩(46)을 본딩한다. 즉, 집적회로칩(46)을 먼저 베이스층(41)에 다이본딩(die bonding)한 다음, 집적회로칩(46)에 형성된 복수개의 단자 전극마다 와이어(64)를 연결하여 버퍼층(62) 상에 형성된 패턴과 연결한다.
이와 같이 와이어를 사용한 와이어 본딩의 경우, 상기 버퍼층(62) 상부에 와이어 실장공간을 형성하는 제2 버퍼층(63)을 적층 형성하게 된다. 제2 버퍼층(63)은 집적회로칩을 내부단자와 전기적으로 연결하는 와이어(64)를 보호하기 위하여 형성된다. 상기 제2 버퍼층(63) 상부에는 수정판(43)이 도전성 접착제(49)를 통해 고정된다. 또한, 제2 버퍼층(63) 상부에는 리드지지층(44)이 형성되고, 리드 지지층(44) 상에는 리드(45)가 접착된다.
상기와 같은 구조의 본발명에 의한 수정발진기 패키지에서, 리드(45)는 상기 지지층(44) 상에 밀봉되도록 부착된다. 리드(45)는 수정판(43)이 실장되는 세라믹 패키지 내부에 밀봉상태를 유지하도록 하기 위한 것으로, 통상적으로 세라믹 패키지 내부의 수정판 실장공간에는 산화 방지 가스로서 불활성 가스가 봉입된다. 이에 의해 수정 진동자의 내부 수정판이 온도에 의한 영향을 줄일 수 있고 내부에서의 부식을 방지할 수 있는 등의 효과가 있게 된다.
또한 상기 리드(45)는 상기 지지층(44)과 심(seam) 용접 방식을 통해 밀봉 용접된다. 상기 심 용접을 통해 리드와 지지층의 맞닿는 모서리부분들이 서로 용접되며, 이때 상기와 같은 전기용접 방식을 통해 용접할 때, 본 발명에서는 종래에 비해 세라믹 층이 3층에서 2층으로 줄기 때문에, 저항층이 줄게 되어 용접에 필요한 전력을 감소시킬 수 있는 장점이 있게 된다.
또한, 세라믹 층의 두께가 줄기 때문에 용접에 의해 전달되는 열이 빠르게외부로 빠져나갈 수 있게 되고, 이에 의해 내부의 수정판에 열에 의한 손상이 가해지는 것을 방지할 수 있게 된다.
상기와 같은 구조의 본 발명에 의한 세라믹 패키지에서, 바람직하게는 상기 베이스층(41)의 외부단자와 상기 버퍼층(42)의 내부단자는 상기 베이스층 및 버퍼층에 각각 형성되는 비아홀(도시하지 않음)을 통해 서로 전기적으로 연결된다.
앞서 본 바와 같이 본 발명의 실시형태에 의하면 베이스층(41)의 높이는 0.13mm 이고, 이때 수정이 고정되는 버퍼층(42)의 높이는 0.1mm가 되며, 지지층과 리드를 합한 높이는 0.2mm가 되도록 할 수 있다. 이와 같이 종래의 절연층을 형성하던 세라믹 패키지와는 달리 절연층이 생략되고 버퍼층(42)에 절연영역을 형성한 내부단자를 사용하는 구조를 채택한 본 발명은 수정발진기를 박형화시키는데 기여할 수 있게 된다.
이상과 같이 본 발명에 의하면 종래에 사용되던 세라믹 절연층을 없애고 내부단자를 리드를 지지하는 지지층과 절연시키도록 절연영역을 형성하도록 구성하여 보다 박형화된 수정발진기 세라믹 패키지를 제공할 수 있는 효과가 있게 된다.
또한 본 발명은 수정과 접촉하는 전극의 면적을 감소시켜 수정용기의 부유용량을 감소시키고, 패키지의 세라믹 층을 감소시켜 열용량을 줄여 덮개인 리드의 밀봉을 위한 용접 전력을 감소시키며 수정에 미치는 용접에 의한 발열 영향을 줄일 수 있게 된다.
또한, 본 발명은 세라믹 패키지를 소형화하면서도 세라믹 층간의 접착을 위한 금속제 접착층을 줄여 세라믹과 금속간의 다른 열팽창으로 인한 전체적인 휨 현상이 발생하는 것을 감소시키고, 충분한 강도를 제공할 수 있는 세라믹 패키지를 제공할 수 있게 된다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.

Claims (16)

  1. 수정발진기에 있어서,
    외부단자가 형성되는 베이스층;
    상기 베이스층의 주연부 상에 형성되고, 일측 상면에 상기 베이스층의 외부단자와 전기적으로 연결되는 내부단자가 형성되는 버퍼층;
    상기 베이스층의 상부에 실장되고 상기 베이스층에 형성되는 외부단자와 전기적으로 연결되는 집적회로칩;
    상기 버퍼층의 내부단자와 전기적으로 연결되는 전극이 형성되고, 상기 버퍼층 상에 진동가능하도록 실장되는 수정판;
    상기 버퍼층의 주연부에 상기 버퍼층의 내부단자와 일정간격 이격되어 형성되는 지지층; 및
    상기 수정판 실장부위를 밀봉하기 위하여 상기 지지층에 덮여지는 리드;를 포함하는 수정발진기.
  2. 제 1항에 있어서, 상기 집적회로칩은 도전성 접착제를 통한 플립 본딩(flip bonding)을 통해 상기 베이스층에 실장되는 것을 특징으로 하는 수정발진기.
  3. 제 1항에 있어서, 상기 집적회로칩은 와이어를 통한 와이어본딩 방식으로 상기 베이스층에 실장되는 것을 특징으로 하는 수정발진기.
  4. 제 3항에 있어서, 상기 집적회로칩의 와이어는 상기 집적회로칩의 단자와 상기 버퍼층의 상부면에 형성되는 패턴층을 연결하고,
    상기 수정발진기는 상기 와이어 연결 공간을 확보하기 위하여 상기 버퍼층 상에 적층 형성되는 제2 버퍼층을 추가적으로 포함하는 것을 특징으로 하는 수정발진기.
  5. 제 1항에 있어서, 상기 지지층과 리드는 금속재인 것을 특징으로 하는 수정발진기.
  6. 제 1항에 있어서, 상기 베이스층과 상기 버퍼층 사이에는 텅스텐 금속 접착층이 형성되어 상기 베이스층과 상기 버퍼층을 서로 접착시키는 것을 특징으로 하는 수정발진기.
  7. 제 1항에 있어서, 상기 수정판은 도전성 접착제를 통해 상기 버퍼층의 일측 상에 접착되는 것을 특징으로 하는 수정발진기.
  8. 제 1항에 있어서, 상기 베이스층의 외부단자와 상기 버퍼층의 내부단자는 상기 베이스층 및 상기 버퍼층에 형성되는 비아홀을 통해 전기적으로 연결되는 것을 특징으로 하는 수정발진기.
  9. 제 1항에 있어서, 상기 베이스층은 2개의 층으로 형성되는 것을 특징으로 하는 수정발진기.
  10. 하부면에 외부단자가 형성되는 베이스층;
    상기 베이스층의 주연부 상에 형성되고, 일측 상면에 내부단자가 형성되는 버퍼층;
    상기 베이스층의 상부에 실장되고 상기 베이스층에 형성되는 외부단자 및 상기 버퍼층에 형성되는 내부단자와 전기적으로 연결되는 집적회로칩;
    상기 버퍼층의 내부단자와 전기적으로 연결되는 전극이 형성되고, 상기 버퍼층 상에 진동가능하도록 상기 버퍼층의 내부단자 측에 도전성 접착제를 통해 접착되는 수정판;
    상기 버퍼층 중 내부단자가 형성된 일측 및 그에 마주보는 타측이 드러나도록 상기 버퍼층의 주연부 상에 형성되는 금속재의 지지층; 및
    상기 수정판 실장부위를 밀봉하기 위하여 상기 지지층에 덮여지는 금속재의 리드;를 포함하고,
    상기 버퍼층의 일측 상면에 형성되는 내부단자는 상기 지지층과 접촉하지 않도록 일정간격 이격되어 형성되는 것을 특징으로 하는 수정발진기.
  11. 제 10항에 있어서, 상기 베이스층과 상기 버퍼층 사이에는 텅스텐 금속 접착층이 형성되어 상기 베이스층과 상기 버퍼층을 서로 접착시키는 것을 특징으로 하는 수정발진기.
  12. 제 10항에 있어서, 상기 집적회로칩은 도전성 접착제를 통한 플립 본딩(flip bonding)을 통해 상기 베이스층에 실장되는 것을 특징으로 하는 수정발진기.
  13. 제 10항에 있어서, 상기 집적회로칩은 와이어를 통한 와이어본딩 방식으로 상기 베이스층에 실장되는 것을 특징으로 하는 수정발진기.
  14. 제 13항에 있어서, 상기 집적회로칩의 와이어는 상기 집적회로칩의 단자와 상기 버퍼층의 상부면에 형성되는 패턴층을 연결하고,
    상기 수정발진기는 상기 와이어 연결 공간을 확보하기 위하여 상기 버퍼층 상에 적층 형성되는 제2 버퍼층을 추가적으로 포함하는 것을 특징으로 하는 수정발진기.
  15. 제 10항에 있어서, 상기 베이스층의 외부단자와 상기 버퍼층의 내부단자는 상기 베이스층 및 상기 버퍼층에 형성되는 비아홀을 통해 상기 집적회로칩과 전기적으로 연결되는 것을 특징으로 하는 수정발진기.
  16. 제 1항에 있어서, 상기 베이스층은 2개의 층으로 형성되는 것을 특징으로 하는 수정발진기.
KR10-2003-0041354A 2003-06-25 2003-06-25 수정발진기 KR100501194B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0041354A KR100501194B1 (ko) 2003-06-25 2003-06-25 수정발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0041354A KR100501194B1 (ko) 2003-06-25 2003-06-25 수정발진기

Publications (2)

Publication Number Publication Date
KR20050000811A true KR20050000811A (ko) 2005-01-06
KR100501194B1 KR100501194B1 (ko) 2005-07-18

Family

ID=37216697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0041354A KR100501194B1 (ko) 2003-06-25 2003-06-25 수정발진기

Country Status (1)

Country Link
KR (1) KR100501194B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699586B1 (ko) * 2005-05-03 2007-03-23 삼성전기주식회사 수정발진기
KR100738388B1 (ko) * 2005-11-29 2007-07-12 삼성전기주식회사 수정발진기
KR101469005B1 (ko) * 2013-01-31 2014-12-08 (주)파트론 수정디바이스 및 그 제조 방법
CN116647206A (zh) * 2023-07-27 2023-08-25 北京炬玄智能科技有限公司 一种晶振与芯片叠封的小型化基板封装结构和加工工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699586B1 (ko) * 2005-05-03 2007-03-23 삼성전기주식회사 수정발진기
KR100738388B1 (ko) * 2005-11-29 2007-07-12 삼성전기주식회사 수정발진기
KR101469005B1 (ko) * 2013-01-31 2014-12-08 (주)파트론 수정디바이스 및 그 제조 방법
CN116647206A (zh) * 2023-07-27 2023-08-25 北京炬玄智能科技有限公司 一种晶振与芯片叠封的小型化基板封装结构和加工工艺
CN116647206B (zh) * 2023-07-27 2023-09-26 北京炬玄智能科技有限公司 一种晶振与芯片叠封的小型化基板封装结构和加工工艺

Also Published As

Publication number Publication date
KR100501194B1 (ko) 2005-07-18

Similar Documents

Publication Publication Date Title
US6114635A (en) Chip-scale electronic component package
JP2006279872A (ja) 圧電振動子及びその製造方法並びにその圧電振動子を用いた圧電発振器の製造方法
KR100699586B1 (ko) 수정발진기
JP2001196488A (ja) 電子部品装置及びその製造方法
KR100476564B1 (ko) 수정진동자 세라믹 패키지
JP2008131549A (ja) 水晶振動デバイス
JP2010050778A (ja) 圧電デバイス
JP2002135080A (ja) 弾性表面波装置及びその製造方法
JP2006345482A (ja) 表面実装型圧電発振器
KR100501194B1 (ko) 수정발진기
JP2003133857A (ja) 発振器
JP2000114877A (ja) 圧電発振器
KR20060116054A (ko) 수정진동자 세라믹 패키지
JPH06232631A (ja) 水晶発振器
JP2006054602A (ja) 電子部品用パッケージ及び当該電子部品用パッケージを用いた圧電振動デバイス
US6876264B2 (en) Surface-mount crystal oscillator
KR100506734B1 (ko) 다중모드 수정진동자
JPH10163798A (ja) 弾性表面波素子とこれを用いた電子部品
US20230155568A1 (en) Vibrator device
KR100738388B1 (ko) 수정발진기
JP2001284373A (ja) 電子部品
KR100609120B1 (ko) 수정발진기용 세라믹 패키지
JP2002158557A (ja) 圧電振動デバイスの保持構造
KR100533629B1 (ko) 다중모드 수정진동자 세라믹 패키지
KR20060116055A (ko) 수정진동자 세라믹 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090422

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee