KR200487209Y1 - 보호 회로 모듈 - Google Patents

Abstract

고안은 보호 회로 모듈에 관한 것이며, 상기 보호 회로 모듈은: 기판 ― 상기 기판의 영역의 적어도 일부는 양의 온도 계수 특징을 갖는 서미스터로 구성되고, 상기 서미스터는 제1 전극 및 제2 전극을 포함함 ― ; 및 기판의 표면 상에 위치되는 제1 패드 및 제2 패드 ― 상기 제1 전극 및 제2 전극은 제1 블라인드 홀(blind hole) 및 제2 블라인드 홀을 통해 제1 패드 및 제2 패드에 각각 연결됨 ― 를 포함한다. 보호 회로 모듈은 양의 온도 계수 엘리먼트의 내후성(weathering resistance)을 향상시키고, 양의 온도 계수 엘리먼트의 내장으로 인해, 양의 온도 계수 엘리먼트에 대한 크기 요건을 덜 엄격하게 하고, 게다가 인쇄 회로 보드의 추가적 최소화를 위한 표면의 영역이 할애된다(spare); 그리고 또한 선택적으로 양의 온도 계수 엘리먼트는 양의 온도 계수 엘리먼트의 온도 감지 보호 효과를 향상시키기 위하여 규정된 방출 디바이스 바로 아래에 내장될 수 있다. 더욱이, 보호 회로 모듈의 사용은 또한 생산 비용을 현저히 낮출 수 있다.

Description

보호 회로 모듈 {PROTECTION CIRCUIT MODULE}

고안은 보호 회로 모듈, 그리고 특히 양의 온도 계수(positive temperature coefficient) 엘리먼트를 갖는 보호 회로 모듈에 관련된다.

종래의 양의 온도 계수(PTC) 엘리먼트의 저항은 온도의 변화에 대해 다소 민감한 응답을 갖는다. 보통의 사용에 있어서의 양의 온도 계수 엘리먼트의 저항은 회로의 정상 동작을 인에이블시키기 위하여 극도로 낮은 값으로 유지될 수 있다. 그러나 과전류 또는 과열의 결과로서 온도가 임계 온도로 상승할 때, 양의 온도 계수 엘리먼트의 저항은 회로 엘리먼트를 보호하기 위한 목적으로 과전류를 역으로(reversely) 해제시키기(cancel off) 위해 높은 저항(예를 들어, 104Ω 초과)으로 순식간에 늘어날(jump to) 수 있다, 즉, 회로를 보호하기 위한 목적으로 양의 온도 계수 엘리먼트가 보호 회로 모듈 설계에 도입될 수 있다.

그러나 본 기술분야의 당업자들에 의해 연구되어 온 문제는 보호 회로 모듈의 양의 온도 계수 엘리먼트를 연결하는 방법 및 연결 장소이다. 한편으로는, 더 나은 보호 효과의 관점에서, 양의 온도 계수 독립형(standalone) 엘리먼트는 그에 의해 회로의 더 나은 보호 효과를 위한 양의 온도 계수 독립형 엘리먼트의 동작 페이스(operating face)를 증가시키도록 크게 만들어져야 한다; 그러나 다른 한편으로, 전통적 보호 회로 모듈에서, 양의 온도 계수 독립형 엘리먼트는 통상적으로 백플로우 마운팅(backflow mounting)을 통해 보호 회로 모듈의 인쇄 회로 보드 위에 고정된 칩이며, 그리고 이 구조로, 보드 상의 회로는 과전류 및/또는 과열로부터 보호될 수 있으나, 보드의 체적은 점점 더 커져, 제품의 요구되는 크기가 많이 작아질 수 없다; 그리고 또한 양의 온도 계수 엘리먼트에 대해 요구되는 사이즈가 점점 더 최소화되고 있는 것이 주요 트렌드이다. 본 기술분야의 당업자들은 그러한 크기적 충돌을 해결하기 위한 노력을 해왔다. 더욱이, 양의 온도 계수 독립형 엘리먼트는 또한 특정 작동 환경을 필요로 하고, 온도에 대한 양의 온도 계수 독립형 엘리먼트의 민감성은 산화로 인하여 현저히 저하될 수 있어, 노출되는 환경에 대해 엘리먼트의 요건을 충족시키기 위해 양의 온도 계수 독립형 엘리먼트의 설치 위치를 설계하는 방법은, 예컨대, 현재 양의 온도 계수 독립형 엘리먼트가 산화에 대항하여 코팅된 이후에 발생하는 공기 누설에 대해 또한 다뤄지는 것이 바람직하다.

종래 기술의 앞서 말한 지식 및 현재 기술적 문제들을 고려하여, 개선된(refined) 보호 회로 모듈 설계 해법이 제공될 수 있다면 매우 유익할 것이다.

고안은 보호 회로 모듈을 제안하는데, 상기 보호 회로 모듈은: 기판 ― 상기 기판의 영역의 적어도 일부는 양의 온도 계수 특징을 갖는 서미스터로 구성되고, 상기 서미스터는 제1 전극 및 제2 전극을 포함함 ― ; 및 기판의 표면 상에 위치되는 제1 패드 및 제2 패드 ― 상기 제1 전극 및 제2 전극은 제1 블라인드 홀(blind hole) 및 제2 블라인드 홀을 통해 제1 패드 및 제2 패드에 각각 연결됨 ― 를 포함한다.

여기서 영역의 적어도 일부는, 전체 기판이 양의 온도 계수 특징을 갖는 서미스터로 구성되는 특정 예와 일반적 기판이 양의 온도 계수 특징을 갖는 서미스터를 내부에 내장한 상황 양자 모두를 포함한다.

고안의 일 실시예에서, 서미스터는 보호성 코팅으로 외부적으로 코팅된다. 코팅은 서미스터를 서미스터의 산화로부터 보호하도록 기능한다. 결국, 이것은 서미스터 물질의 안정성을 잘 유지시켜, 그에 의해 서미스터의 정상적 동작을 보장한다.

고안의 일 실시예에서, 보호 회로 모듈은, 서미스터와 평행하게 연결되고 열 전도를 통해 서미스터에 열을 전달하는 열 생성 컴포넌트를 더 포함한다.

고안의 일 실시예에서, 열 생성 컴포넌트는 직접 또는 열 전도성 물질을 통해 서미스터에 접하며, 이는 더 나은 회로 보호 효과의 목적을 위해 서미스터의 작동 시간을 상당히 짧게 할 수 있고, 여기서 작동 시간은 그에 의해 회로를 보호하기 위하여 서미스터가 회로의 고장(failure) 발생 시 실질적으로 변화되는 서미스터의 저항을 갖기 위해 요구되는 시간 기간을 지칭한다. 여기서 열 생성 컴포넌트는 저항성 디바이스, 유도성 디바이스 또는 반도체 디바이스를 포함한다. 그리고 열 생성 컴포넌트는 각각 열 생성 컴포넌트의 양쪽 단부들 상에 제3 전극 및 제4 전극을 포함하며, 여기서 열 생성 컴포넌트의 제3 전극은 제3 블라인드 홀을 통해 제1 패드에 연결되고, 열 생성 컴포넌트의 제4 전극은 제4 블라인드 홀을 통해 외부에 전기적으로 연결된다. 부가적으로, 제어 유닛은 제4 블라인드 홀 상에 연결되고, 열 생성 컴포넌트를 가열하기 위하여 서미스터 유닛의 과열 및/또는 과전류 시 열 생성 컴포넌트를 통해 흐르는 전류를 제어하도록 구성된다. 선택적으로, 열 생성 컴포넌트 및 서미스터는 평판 형상이며, 평판 형상 서미스터 및 열 생성 컴포넌트는 설치되기에 편리하고, 열 전도를 용이하게 하기 위하여 더 잘 붙여질 수 있다.

전통적 보호 회로 모듈에 비해, 고안의 보호 회로 모듈은 양의 온도 계수 엘리먼트의 내후성(weathering resistance)을 향상시키고, 양의 온도 계수 엘리먼트의 내장으로 인해 캡슐화를 용이하게 하며, 또한 양의 온도 계수 엘리먼트에 대한 크기 요건을 덜 엄격하게 하고, 게다가 인쇄 회로 보드의 추가적 최소화를 위한 표면의 영역을 할애한다(spare); 그리고 또한 선택적으로 양의 온도 계수 엘리먼트는 양의 온도 계수 엘리먼트의 온도 감지 보호 효과를 향상시키기 위하여 규정된 방출 디바이스 바로 아래에 내장될 수 있다. 더욱이, 보호 회로 모듈은 양의 온도 계수 독립형 엘리먼트의 골치 아픈 납땜으로부터 사용자를 자유롭게 하는데, 즉, 이 보호 회로 모듈의 사용은 생산 비용을 현저히 낮출 수 있다.

고안의 전술한 피쳐들 및 다른 피쳐들은 실시예들에 대한 하기의 상세한 설명에서 명확하게 진술될 것이다.

고안의 다른 피쳐들, 목적들 및 장점들은 도면들을 참고한 비-제한적 실시예들에 대한 하기의 상세한 설명의 리뷰 시 더욱 명백해질 것이다.

도 1은 종래 기술의 양의 온도 계수 엘리먼트(100)의 상세한 구조도이다.
도 2는 종래 기술의 보호 회로 모듈(200)과 연결된 양의 온도 계수 독립형 엘리먼트(100)의 상대적인 개략적 구조도이다.
도 3(a)는 고안에 따른 실시예(300)의 개략적 구조도를 예시한다.
도 3(b)는 고안에 따른 실시예(300)의 변형 실시예(300')의 개략적 구조도를 예시한다.
도 4는 고안에 따른 다른 실시예(400)의 개략적 구조도를 예시한다.
도 5는 고안에 따른 다른 실시예(500)의 개략적 구조도를 예시한다.

도면들을 통해, 동일하거나 유사한 참조 번호들은 동일하거나 유사한 디바이스들(모듈들) 또는 단계들을 나타낸다.

실시예들의 사용 및 구현예들은 하기에서 상세히 논의될 것이다. 그러나 논의된 특정 실시예들은 단지 고안이 실행되고 사용되는 특정 구현예들을 예시할 뿐이며, 이는 고안의 범위를 제한하도록 의도되지 않는다는 것이 인식될 것이다.

도 1은 종래 기술의 양의 온도 계수 독립형 엘리먼트(100)의 상세한 구조도이다. 양의 온도 계수 독립형 엘리먼트의 코어 유닛은 양의 온도 계수 특징을 갖는 서미스터(150)이다. 서미스터(150)의 제1 전극 및 제2 전극은 각각 블라인드 홀들(120a 및 120b)을 통해 컨덕터들(110a 및 110b)에 연결되고, 추가로 그를 통해 양의 온도 계수 독립형 엘리먼트(100)의 제1 전극(140a) 및 제2 전극(140b)에 연결된다. 전술한 주요 부품들 이외에, (통상적으로 엘리먼트의 표면 위에 놓인 액체 포토레지스트의) 절연 물질들(131a 및 131b), 통상적으로 예컨대 인쇄 회로 보드에서 흔한 FR4/5의 부품들(132a 및 132b), 서미스터(150)의 밀봉을 보조하는 밀봉층(133), 및 회로 보드의 개별적 층들을 결합하도록 기능하는 접착층(134)을 포함하는, 보조 부품(130)(예시되지 않음)이 또한 존재한다. 회로의 정상 동작 동안, 양의 온도 계수 독립형 엘리먼트(100)가 위치되는 회로의 부분이 고온에 있지 않은 경우, 양의 온도 계수 독립형 엘리먼트(100)의 저항은 매우 작다; 그러나 그와 반대로, 회로가 고장난다면(fail), 양의 온도 계수 독립형 엘리먼트(100)가 위치되는 회로의 부분이 매우 높은 온도에 있는 경우, 양의 온도 계수 독립형 엘리먼트(100)의 저항은 특정 임계 값을 초과하는 온도에서 갑자기 상승할 것이며, 그에 의해 회로의 보호를 목적으로 회로의 전류가 더 낮아질 것이다.

도 2는 종래 기술의 보호 회로 모듈(200)과 연결되는 양의 온도 계수 독립형 엘리먼트(100)의 상대적인 개략적 구조도이다. 도면에서, 참조 기호 100은 도 1의 양의 온도 계수 독립형 엘리먼트(100)의 간략화된 개략도를 예시하고, 여기서 양의 온도 계수 독립형 엘리먼트(100)의 제1 전극(140a) 및 제2 전극(140b)은 보호 회로 모듈의 제1 패드들(260a 및 260b) 위에 각각 납땜된다. 도 1에 이미 설명된 바와 같이, 회로가 고장날 때, 양의 온도 계수 독립형 엘리먼트(100)가 위치되는 회로의 부품이 매우 높은 온도에 있다면, 양의 온도 계수 독립형 엘리먼트(100)의 저항은 특정 임계 값을 초과하는 온도에서 갑자기 상승할 것이며, 그에 의해 회로의 보호를 목적으로 회로의 전류가 더 낮아질 것이다. 서미스터에 대하여 요구되는 전력 소모를 경감시키고 그에 의해 서미스터 자체의 동작 조건에서 서미스터 자체에 의하여 생성되는 열의 영향력을 경감시키기 위해, 서미스터가 위치되는 회로의 정상 동작 동안 서미스터의 저항은 가능 한 한 많이 낮아져야 한다. 이 때문에, 양의 온도 계수 독립형 엘리먼트(100)에서, 코어 유닛, 즉, 서미스터(150)의 동작 페이스(operating face) 및 이에 따라 서미스터(150)의 체적 및 회로 보드 상에서 점유되는 서미스터(150)의 면적은 증가되어야 하고, 결과적으로 서미스터가 위치되는 보호 회로 모듈은 크게 만들어져야 한다. 이것은 최소화된 전자 엘리먼트들의 현재 트렌드와 모순된다.

도 3(a)는 고안에 따른 실시예(300)의 개략적 구조도를 예시한다. 실시예(300)는 전술한 모순을 다루도록 설계된다. 실시예는 보호 회로 모듈(300)이며, 상기 보호 회로 모듈(300)은: 기판(330) ― 기판(330)의 영역의 적어도 일부는 양의 온도 계수 특징을 갖는 서미스터(350)로 구성되고, 서미스터(350)는 제1 전극(패드들에 대면하는(facing) 서미스터의 면) 및 제2 전극(패드들로부터 먼 서미스터의 면)을 포함함 ― ; 및 기판(330)의 표면 상에 위치된 제1 패드(360a) 및 제2 패드(360b) ― 제1 전극 및 제2 전극은 제1 비아(320a) 및 제2 비아(320b)를 통해 제1 패드(360a) 및 제2 패드(360b)에 각각 연결됨 ― 를 포함한다.

여기서 제2 블라인드 홀(320)은 서미스터(350)의 제1 전극 및 서미스터 그 자체에 대한 에칭을 통해 그 주변에 형성된 갭(370)을 갖고, 따라서 서미스터(350)의 제1 전극 및 서미스터 그 자체와 직접 전기 접속부를 갖지 않는다.

도 3(b)는 고안에 따른 실시예(300)의 변형 실시예(300')의 개략적 구조도를 예시한다. 도 3(b)에 예시된 변형 실시예에 또한 예시된 바와 같이, 서미스터의 제2 전극은 먼저 블라인드 홀(320c')을 통해 패드들(360a' 및 360b')로부터 먼 기판(330')의 면에 전기적으로 연결되고, 그 후 블라인드 홀(320b')을 통해 제2 패드(360b')에 연결되며, 여기서 블라인드 홀들(320b' 및 320c')은 패드들(360a' 및 360b')로부터 먼 기판(330')의 면 상에 전기적으로 연결된다.

그러한 설계로, 양의 온도 계수 독립형 엘리먼트가 기판에 내장되고(그렇지 않았다면 기판의 표면 상에 납땜되었을 것임), 그리고 따라서 표면 면적이 세이브 될 수 있으며(그렇지 않았다면 양의 온도 계수 독립형 엘리먼트에 의하여 점유되었을 것임), 그리고 또한 양의 온도 계수 독립형 엘리먼트는 회로의 정상 동작 동안 저항을 낮추기 위해 크게 만들어질 수 있고, 그에 의해, 소모되는 전력 및 서미스터의 정상 동작을 보장하도록 회로의 정상 동작 동안 양의 온도 계수 독립형 엘리먼트에 의하여 생성되는 열 또한 낮춘다.

부가적으로, 서미스터(350)는 보호성 코팅으로 외부적으로 코팅된다. 코팅은 서미스터(350)의 산화로부터 서미스터(350)를 보호하도록 기능한다. 결국, 이것은 서미스터 물질의 안정성을 잘 유지시켜, 그에 의해 서미스터의 정상 동작을 보장한다.

도 4는 고안에 따른 다른 실시예의 개략적 구조도를 예시하며, 이 예시된 실시예에서, 보호 회로 모듈(400)은 서미스터(450)와 평행하게 연결되고 열 전도를 통해 서미스터(450)에 열을 전달하는 열 생성 컴포넌트(480)를 더 포함한다.

선택적으로, 열 생성 컴포넌트(480)는 직접 또는 열 전도성 물질을 통하여 서미스터(450)에 접하며, 이는 더 나은 회로 보호 효과를 목적으로 서미스터(450)의 동작 시간을 상당히 단축시킬 수 있다. 특히, 열 생성 컴포넌트는 저항성 디바이스, 유도성 디바이스 또는 반도체 디바이스를 포함하고, 열 생성 컴포넌트는 열 생성 컴포넌트의 양쪽 단부들 상에 각각 제3 전극 및 제4 전극을 포함하며, 여기서 열 생성 컴포넌트의 제3 전극은 제3 블라인드 홀(420c)을 통해 제1 패드(460a)에 연결되고, 열 생성 컴포넌트의 제4 전극은 제4 블라인드 홀(420d)을 통해 외부에 전기적으로 연결된다. 부가적으로, 제어 유닛은 제4 블라인드 홀(420d) 상에 연결되고, 열 생성 컴포넌트(480)를 가열하기 위해 서미스터 유닛의 과열 및/또는 과전류 시 열 생성 컴포넌트(480)를 통해 흐르는 전류를 제어하도록 구성된다. 선택적으로, 열 생성 컴포넌트(480) 및 서미스터(450)는 평판 형상이며, 평판 형상 서미스터 및 열 생성 컴포넌트는 설치되기 용이하고, 열 전도를 용이하게 하기 위해 더 잘 붙여질 수 있다.

도 5는 고안에 따른 다른 실시예의 개략적 구조도를 예시한다. 도 5에서, 전체 기판은 양의 온도 계수를 갖는 물질로 만들어지며, 패드들을 대면하는 기판(530)의 면은 제1 블라인드 홀(520a)을 통해 제1 패드(560a)에 연결되는 반면, 패드들로부터 먼 기판(530)의 면은 제2 블라인드 홀(520b)을 통해 제2 패드(560b)에 연결된다. 따라서 제1 블라인드 홀(520a) 및 제2 블라인드 홀(520b)을 통해 연결되는 영역(550)은 서미스터와 동등하게 기능하며, 여기서 제2 블라인드 홀(520b)은 서미스터(550)의 제1 전극 및 서미스터 그 자체에 대한 에칭을 통해 그 주위에 형성된 갭(570)을 갖고, 따라서 서미스터(550)의 제1 전극 및 서미스터 그 자체와의 직접 전기 접속부를 갖지 않고, 이 실시예는 도 3에 예시된 실시예와 동일한 회로 보호 효과를 달성할 수 있다.

본 기술분야의 당업자들은 도 3(a), 도 3(b), 도 4 및 도 5에 예시된 실시예들이 단지 예시적 실시예들이며, 물론 본원의 인쇄 회로 보드들이 대안적으로 둘 또는 그 초과의 층들로 구조화될 수 있다는 것을 인식할 것이다.

전통적 보호 회로 모듈에 비해, 고안의 보호 회로 모듈은 양의 온도 계수 엘리먼트의 내후성을 향상시키고, 양의 온도 계수 엘리먼트의 내장으로 인해 캡슐화를 용이하게 하며, 그리고 또한 양의 온도 계수 엘리먼트에 대한 크기 요건을 덜 엄격하게 하고, 그리고 게다가 인쇄 회로 보드의 추가적 최소화를 위해 표면의 영역을 할애한다; 그리고 또한 선택적으로 양의 온도 계수 엘리먼트는 양의 온도 계수 엘리먼트의 온도 감지 보호 효과를 향상시키기 위하여 규정된 방출 디바이스 바로 아래에 내장될 수 있다. 더욱이, 보호 회로 모듈은 양의 온도 계수 독립형 엘리먼트의 골치 아픈 납땜으로부터 사용자를 자유롭게 한다, 즉, 보호 회로 모듈의 사용은 생산 비용을 현저히 낮출 수 있다.

고안이 도면 및 전술한 설명에서 상세히 해명되고 설명되었으나, 상기 해명 및 설명은 제한이 아닌 예시 및 예로서 간주될 것이다; 그리고 고안은 전술한 실시예로 제한되지 않을 것이다.

본 기술분야의 당업자들에게 명백할 수 있는 바에 따라, 고안은 전술한 예시적 실시예들에 대한 세부사항들로 제한되지 않을 것이며, 고안은 고안의 진의 또는 본질에서 벗어나지 않고 다른 특정 형태들로 구체화될 수 있다. 따라서 실시예들은 어떤 의미에서는(in any sense) 예시적이며 비-제한적인 것으로서 간주될 것이다. 추가로 명백하게 용어들 "포함한다(include 및 comprise)"는 다른 엘리먼트(들) 및 단계(들)을 배제시키지 않을 것이다. 디바이스 청구항에서 진술된 다수의 엘리먼트들은 대안적으로 단일 엘리먼트로서 구체화될 수 있다. 용어들 "제1" 및 "제2" 등은 명칭을 나타내도록 의도되며 임의의 특정 순서를 제안하도록 의도되지는 않는다.

Claims (9)

1. 보호 회로 모듈로서,
   기판 ― 상기 기판의 영역의 적어도 일부는 양의 온도 계수(positive temperature cofficient) 특징을 갖는 서미스터(thermistor)로 구성되고, 상기 서미스터는 제1 전극 및 제2 전극을 포함하며, 제1 전극 및 제2 전극은 각각 서미스터의 상부 표면 및 하부 표면에 배치됨 ― ; 및
   상기 기판의 표면 상에 위치되는 제1 패드 및 제2 패드 ― 상기 제1 전극 및 상기 제2 전극은 제1 블라인드 홀(blind hole) 및 제2 블라인드 홀을 통해 상기 제1 패드 및 상기 제2 패드에 각각 연결됨 ―
   를 포함하는, 보호 회로 모듈.
2. 제1항에 있어서,
   상기 서미스터는 보호성 코팅으로 외부적으로 코팅되는, 보호 회로 모듈.
3. 제1항에 있어서,
   상기 보호 회로 모듈은, 상기 서미스터와 평행하게 연결되고 열 전도를 통해 상기 서미스터에 열을 전달하는, 열 생성 컴포넌트를 더 포함하는, 보호 회로 모듈.
4. 제3항에 있어서,
   상기 열 생성 컴포넌트는 직접 또는 열 전도성 물질을 통해 상기 서미스터에 접하는, 보호 회로 모듈.
5. 제3항에 있어서,
   상기 열 생성 컴포넌트는 저항성 디바이스, 유도성 디바이스 또는 반도체 디바이스를 포함하는, 보호 회로 모듈.
6. 제3항에 있어서,
   상기 열 생성 컴포넌트는 상기 열 생성 컴포넌트의 양쪽 단부들 상에 각각 제3 전극 및 제4 전극을 포함하며, 상기 열 생성 컴포넌트의 상기 제3 전극은 제3 블라인드 홀을 통해 상기 제1 패드에 연결되고, 상기 열 생성 컴포넌트의 상기 제4 전극은 제4 블라인드 홀을 통해 외부에 전기적으로 연결되는, 보호 회로 모듈.
7. 제3항에 있어서,
   제어 유닛은, 제4 블라인드 홀에 연결되며, 상기 열 생성 컴포넌트를 가열하기 위해, 서미스터 유닛의 과열 및/또는 과전류 시에 상기 열 생성 컴포넌트를 통해 흐르는 전류를 제어하도록 구성되는, 보호 회로 모듈.
8. 제3항에 있어서,
   상기 열 생성 컴포넌트는 평판 형상(flat-plate shaped)인, 보호 회로 모듈.
9. 제1항 내지 제8항 중 어느 한 항에 있어서,
   상기 서미스터는 평판 형상인, 보호 회로 모듈.

Images