KR200449396Y1 - 매개기판을 가진 테스트 소켓 - Google Patents

매개기판을 가진 테스트 소켓 Download PDF

Info

Publication number
KR200449396Y1
KR200449396Y1 KR2020080002490U KR20080002490U KR200449396Y1 KR 200449396 Y1 KR200449396 Y1 KR 200449396Y1 KR 2020080002490 U KR2020080002490 U KR 2020080002490U KR 20080002490 U KR20080002490 U KR 20080002490U KR 200449396 Y1 KR200449396 Y1 KR 200449396Y1
Authority
KR
South Korea
Prior art keywords
conductive
elastic sheet
disposed
intermediate substrate
contact
Prior art date
Application number
KR2020080002490U
Other languages
English (en)
Other versions
KR20090008697U (ko
Inventor
이재학
Original Assignee
주식회사 아이에스시테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스시테크놀러지 filed Critical 주식회사 아이에스시테크놀러지
Priority to KR2020080002490U priority Critical patent/KR200449396Y1/ko
Publication of KR20090008697U publication Critical patent/KR20090008697U/ko
Application granted granted Critical
Publication of KR200449396Y1 publication Critical patent/KR200449396Y1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 고안은 테스트 소켓에 관한 것으로서, 더욱 상세하게는 반도체 디바이스의 단자와 테스트장치의 접촉패드를 전기적으로 연결하기 위한 테스트 소켓에 있어서, 그 상면에는 상기 반도체 디바이스의 단자와 대응되는 위치에 배치되는 다수개의 제1패턴과, 그 하면에는 상기 테스트장치의 접촉패드와 대응되는 위치에 배치되는 다수개의 제2패턴으로 구성되는 매개기판을 포함하되, 상기 제2패턴은 상기 제1패턴과 서로 전기적으로 접속되며 상기 제1패턴의 직하방으로부터 벗어난 위치에 배치된다.
매개기판, 제1패턴, 제2패턴

Description

매개기판을 가진 테스트 소켓{Test socket with interposed substrate}
본 고안은 매개기판을 가진 테스트 소켓에 관한 것으로서, 더욱 상세하게는 반도체 디바이스의 단자와 테스트장치의 접촉패드가 서로 대응되는 위치에 배열되어 있지 않아도 전기적인 연결이 가능하게 하는 매개기판을 가진 테스트 소켓에 관한 것이다.
일반적인 반도체 디바이스의 불량을 판정하기 위하여 제조가 완료된 반도체 디바이스의 단락여부를 판단한다. 이를 위하여 반도체 디바이스와 테스트장치 사이에 테스트 소켓을 마련해두고, 반도체 디바이스의 단자와 테스트장치의 접촉패드를 서로 전기적으로 연결할 수 있도록 설계된다.
종래기술에 따른 테스트 소켓은 도 1에 도시한 바와 같이, 반도체 디바이스(110)의 단자(111)와 대응되는 위치에 상하방향으로 연장된 다수개의 도전부(101)와, 상기 도전부(101)를 지지하는 절연부(102)로 이루어진다. 한편, 상기 테스트장치(120)의 접촉패드(121)는 도전부(101)와 대응되는 위치에 배열된다. 테스트를 수행하기 위하여, 테스트장치(120)의 위에 상기 테스트소켓(100)을 탑재한 상태에서, 상기 반도체 디바이스(110)를 하강하여 상기 반도체 디바이스(110)의 각 단자(111)가 상기 도전부(101)에 접촉하게 하고, 상기 테스트장치(120)로부터 신호를 가하여 소정의 테스트가 수행된다.
이러한 종래의 기술은 반도체 디바이스의 단자의 직하방에 상기 테스트장치의 접촉패드가 위치하여야만 정상적인 테스트가 수용될 수 있다. 따라서, 테스트장치의 접촉패드와 서로 대응되는 위치에 배열되지 않은 단자를 가진 반도체 디바이스를 테스트 하기 위해서는, 상기 반도체 디바이스의 단자의 위치와 대응되는 위치에 배열되는 접촉패드를 가진 테스트 장치로 교체해야 했다.
즉, 단자들의 위치가 각각 다른 반도체 디바이스의 테스트를 수행하기 위해서는 그 단자들의 위치에 맞춰서 별도의 테스트장치를 구비해야 하는 문제점이 있다. 그러나, 이와 같이 반도체 디바이스에 맞춰서 테스트장치를 새로 제작해야 하는 것은 전체적인 테스트를 위한 비용을 증가시키는 주된 원인이 된다.
본 고안은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 반도체 디바이스의 단자들의 위치배열이 변화되어도 테스트장치를 교체할 필요가 없는 매개기판을 가진 테스트 소켓을 제공하는 것을 목적으로 한다.
상술한 문제점을 해결하기 위한 본 고안에 따른 매개기판을 가진 테스트 소켓은, 반도체 디바이스의 단자와 테스트장치의 접촉패드를 전기적으로 연결하기 위한 테스트 소켓에 있어서, 그 상면에는 상기 반도체 디바이스의 단자와 대응되는 위치에 배치되는 다수개의 제1패턴과, 그 하면에는 상기 테스트장치의 접촉패드와 대응되는 위치에 배치되는 다수개의 제2패턴으로 구성되는 매개기판을 포함하되,
상기 제2패턴은 상기 제1패턴과 서로 전기적으로 접속되며 상기 제1패턴의 직하방으로부터 벗어난 위치에 배치된다.
상기 매개기판을 가진 테스트 소켓에서, 상기 매개기판의 상측에는 제1도전성 탄성시트가 배치되며, 상기 제1도전성 탄성시트는 상기 제1패턴과 대응되는 위치에 배치되며 실리콘 고무에 다수개의 도전성 입자를 포함하고 상하방향으로 연장된 다수개의 제1도전부와, 각각의 제1도전부를 지지하며 실리콘 고무로 이루어진 제1절연부로 구성된 것이 바람직하다.
상기 매개기판을 가진 테스트 소켓에서, 상기 도전성 입자는 10 ~ 50 ㎛ 의 입경을 가지는 것이 바람직하다.
상기 매개기판을 가진 테스트 소켓에서, 상기 도전성 입자는 실리콘 고무에 대하여 20 ~ 50 체적%의 비율로 혼합되어 있는 것이 바람직하다.
상기 매개기판을 가진 테스트 소켓에서, 상기 제1도전성 탄성시트의 양측에 상기 제1도전성 탄성시트와 이격되어 배치되는 프레임과, 가장자리는 상기 프레임에 고정되며, 중앙부위는 상기 제1도전성 탄성시트의 하면에 접촉하면서 상기 제1도전성 탄성시트를 지지하고 상기 제1도전부와 대응되는 위치에 다수개의 비아홀이 마련된 시트를 포함하는 것이 바람직하다.
상기 매개기판을 가진 테스트 소켓에서, 상기 제1도전부와 대응되는 위치에 배치되며 상기 제1도전성 탄성시트를 전체적으로 높이조정하는 높이조정부재가 형성된 것이 바람직하다.
상기 매개기판을 가진 테스트 소켓에서, 상기 높이조정부재는, 상단이 제1도전부와 접촉되며 상하방향으로 위치이동가능한 제1접촉핀과, 하단이 상기 매개기판의 제1패드와 접촉되는 제2접촉핀과, 상기 제1접촉핀의 하단 및 상기 제2접촉핀의 상단과 접촉하며, 상기 제1접촉핀과 제2접촉핀을 서로 멀어지는 방향으로 탄성바이어스시키는 제1스프링으로 이루어진 것이 바람직하다.
상기 매개기판을 가진 테스트 소켓에서, 상기 매개기판의 상측에는 그 매개기판의 제1패드와 대응되는 위치에 배치되는 도전부재가 마련되고, 상기 도전부재는 상기 반도체 디바이스의 단자와 접촉가능한 제3접촉핀과, 상기 매개기판의 제1패드와 접촉가능한 제4접촉핀과, 상기 제3접촉핀과 상기 제4접촉핀을 서로 멀어지는 방향으로 탄성바이어스시키는 제2스프링으로 이루어진 것이 바람직하다.
상기 매개기판을 가진 테스트 소켓에서, 상기 매개기판의 하측에는 제2도전성 탄성시트가 배치되며, 상기 제2도전성 탄성시트는 상기 제1패턴과 대응되는 위치에 배치되며 실리콘 고무에 다수개의 도전성 입자가 포함되며 그 하단이 상기 제1패턴과 접촉되고 상하방향으로 연장된 다수개의 제2도전부와, 각각의 제2도전부를 지지하며 실리콘 고무로 이루어진 제2절연부로 이루어지는 것이 바람직하다.
상술한 구성을 가지는 매개기판을 가진 테스트 소켓에 따르면, 반도체 디바이스의 단자들의 배열위치가 변경되어도 상기 매개기판 만을 교체하면 별도로 테스트 장치를 교체하거나 테스트 소켓 전체를 교체할 필요가 없어 저렴한 비용으로 테스트를 수행할 수 있는 장점이 있다.
이하, 본 고안에 따른 바람직한 실시예를 첨부된 도면을 참조하면서 상세하게 설명한다.
도 2는 본 실시예에 따른 매개기판을 가진 테스트 소켓의 단면도이며, 도 3은 도 2에 따른 테스트 소켓을 이용하여 테스트가 수행되는 모습을 도시한 도면이다.
본 고안에 따른 테스트 소켓(10)은, 제1도전성 탄성시트(20), 높이조정부재(30), 매개기판(40) 및 제2도전성 탄성시트(50)로 구성된다.
상기 제1도전성 탄성시트(20)는 상기 매개기판(40)의 상측에 배치되는 것으로서, 구체적으로는 상기 높이조정부재(30)의 위에 탑재된다. 이러한 제1도전성 탄 성시트(20)는, 제1도전부(21) 및 제1절연부(24)로 이루어진다. 상기 제1도전부(21)는 상기 반도체 디바이스(60)의 단자(61)와 대응되는 위치에 배열되며, 후술하는 매개기판(40)의 제1패턴(41)과 대응되는 위치에 배열된다. 이러한 제1도전부(21)는 실리콘 고무(22)에 다수개의 도전성 입자(23)를 포함하도록 구성되고, 상하방향으로 연장된 형태를 가진다. 상기 도전성 입자(23)는 도전성능이 우수한 철, 니켈, 코발트, 알루미늄, 구리, 및 이들 중 2이상의 합금으로 이루어지는 것이 바람직하나, 그외 도전성이 우수한 금속소재라면 무엇이라도 가능하다.
이러한 도전성 입자(23)는 금, 은, 구리, 주석, 팔라듐, 로듐, 아연 및 크롬 중에서 선택적 적어도 하나의 금속에 의해 피복된 표면을 갖는 것도 가능하다. 이 중에서 금으로 표면을 피복하는 것이 바람직하며, 이를 위하여 무전해 도금(화학도금) 을 이용하는 것이 좋다.
이러한 도전성 입자(23)는 10 ~ 50 ㎛ 의 입경을 가지는 것이 바람직하며, 더욱 바람직하게는 20 ~ 50 ㎛ 인 것이 좋다. 다만, 이외의 범위를 사용하는 것도 가능하다. 도전성 입자(23)의 입경이 10 ㎛ 보다 작은 경우에는 제1도전부(21) 내에 많은 도전성 입자(23)를 포함시켜야 하므로 전기적인 저항이 증가될 염려가 있어 바람직하지 못하다. 또한, 도전성 입자(23)의 입경이 50 ㎛ 보다 큰 경우에는 높낮이가 다른 반도체 디바이스(60)의 단자(61)들과 충분히 접촉할 수 없는 단점이 있어 바람직하지 못하다.
도전성 입자(23)의 체적비율은 실리콘 고무(22)에 대하여 20 ~ 50 체적%의 비율을 가지는 것이 바람직하다. 도전성 입자(23)의 체적비율이 20 체적 % 보다 낮 은 경우에는 충분한 도전성능을 가지지 못하여 바람직하지 못하고, 50 체적 %보다 높은 비율을 가지는 경우에는 도전성 입자(23)의 수가 지나치게 많아서 적절한 탄성능력을 가지지 못하게 되어 바람직하지 못하다. 다만, 체적비율은 이에 한정되는 것은 아니며 사용환경에 따라 적절하게 변경하는 것도 가능하다.
상기 제1절연부(24)는 실리콘 고무(22)로 이루어지며, 각각의 제1도전부(21)를 서로 지지한다. 이와 함께 각각의 도전부(21)가 서로 절연된 상태를 유지하도록 한다.
상기 제1도전성 탄성시트(20)의 양측에는 제1도전성 탄성시트(20)와 이격되어 배치되는 프레임(25)과, 그 프레임(25)에 의하여 가장자리가 고정되고, 중앙부위는 상기 제1도전성 탄성시트(20)의 하면에 접촉하는 시트(26)가 마련된다.
상기 시트(26)는 폴리에틸렌 등의 합성수지소재로 이루어지는 것이 바람직하며, 이러한 시트(26)에 의하여 상기 제1도전성 탄성시트(20)가 지지된다. 시트(26)에는 제1도전부(21)와 대응되는 위치에 다수개의 비아홀(미도시)이 마련되어 있어, 상기 비아홀을 통하여 상기 제1도전부(21)가 후술할 높이조정부재(30)의 제1접촉핀(31)과 전기적으로 접촉된다.
상기 높이조정부재(30)는 반도체 디바이스(60)와 테스트장치(70)와의 이격거리가 서로 상이하게 되더라도 상기 제1도전성 탄성시트(20)가 전체적으로 높이조정되어 그 반도체 디바이스(60)의 단자(61)와 접촉할 수 있도록 하는 것이다. 즉, 구조적인 문제로 인하여 반도체 디바이스(60)와 테스트장치(70) 사이의 거리가 멀리 떨어진 경우에는 상기 높이조정부재(30)가 상기 제1도전성 탄성시트(20)를 전체적 으로 상측으로 올려 상기 반도체 디바이스(60)의 단자(61)와 접촉할 수 있도록 하며, 그와는 반대로 상기 반도체 디바이스(60)와 테스트장치(70)사이의 거리가 근접하더라도 제1도전성 탄성시트(20)가 하측으로 이동할 수 있도록 하여 반도체 디바이스(60)의 단자(61)와 제1도전성 탄성시트(20)가 효과적으로 서로 전기적으로 접촉할 수 있도록 한다.
이러한 높이조정부재(30)는, 제1접촉핀(31), 제2접촉핀(32), 제1스프링(33)으로 이루어진다. 상기 제1접촉핀(31) 및 제2접촉핀(32)은 상기 시트(26)를 고정하는 프레임(25)과 일체로 결합된 하우징(34) 내부에 마련되는 것으로서, 구체적으로는 상기 하우징(34)에 마련된 다수의 관통공(35)에 삽입된 상태로 배치된다. 상기 제1접촉핀(31)은 상단이 상기 제1도전부(21)와 접촉되며 상하방향으로 위치이동가능하게 놓여지는 것이다. 이러한 제1접촉핀(31)의 하단은 상기 제1스프링(33)과 접촉한다.
상기 제2접촉핀(32)은 후술한 매개기판(40)의 제1패드와 접촉되는 것으로서, 그 상단은 상기 제1스프링(33)과 접촉한다. 상기 제1접촉핀(31)과 제2접촉핀(32)은 모두 전도성이 우수한 금속소재로 이루어지는 것이 바람직하며, 더욱 바람직하게는 금도금이 표면에 행하여 지는 것이 좋다.
상기 제1스프링(33)은 상기 제1접촉핀(31)과 제2접촉핀(32)의 사이에 배치되는 것으로서, 구체적으로는 제1접촉핀(31)의 하단 및 상기 제2접촉핀(32)의 상단과 접촉한다. 이러한 제1스프링(33)은 제1접촉핀(31)과 제2접촉핀(32)을 서로 멀어지는 방향으로 탄성바이어스 시킨다.
상기 매개기판(40)은 상기 높이조정부재(30) 및 상기 테스트장치(70)의 사이에 배치되는 것으로서, 그 상면에는 상기 반도체 디바이스(60)의 단자(61)와 대응되는 위치에 배치되는 다수개의 제1패턴(41)과, 그 하면에는 상기 테스트장치(70)의 접촉패드(71)와 대응되는 위치에 배치되는 다수개의 제2패턴(42)으로 구성된다. 이때, 상기 매개기판(40)은 각각의 제1, 2패턴(41, 42)이 서로 전기적으로 접속되어 있으며, 제2패턴(42)은 상기 제1패턴(41)의 직하방으로부터 벗어난 위치에 배치된다. 다만, 모든 제2패턴(42)이 상기 제1패턴(41)의 직하방으로부터 벗어난 위치에 배치될 필요는 없으며 적어도 일부의 제2패턴(42)이 상기 제1패턴(41)의 직하방으로부터 벗어나는 것도 가능하다.
이러한 매개기판(40)은 통상적인 인쇄회로기판에 사용되는 FR5 등의 소재로 이루어진다. 일반적인 매개기판(40)은 제1패턴(41)과, 제2패턴(42)이 서로 대응되는 상하방향으로 배열되는 데 비하여, 본 실시예에서는 제1패턴(41)과 제2패턴(42)이 서로 대응되는 위치로부터 벗어난 위치에 배열될 수 있다. 이에 따라, 상기 반도체 디바이스(60)의 단자(61)와 테스트장치(70)의 접촉패드(71)가 서로 상하방향으로 대응되는 위치에 배열되어 있지 않은 경우에도 상기 매개기판(40)이 각각의 반도체 디바이스(60)의 단자(61)와 테스트장치(70)의 접촉패드(71)를 서로 전기적으로 연결시킬 수 있는 장점이 있다.
구체적으로는 상기 매개기판(40)의 제1패턴(41)은 높이조정부재(30)의 제1접촉핀(31)과 접촉되고, 상기 매개기판(40)의 테스트장치(70)의 접촉패드(71)와 서로 대응되는 위치에 배열되어 있게 된다.
상기 제2도전성 탄성시트(50)는 상기 매개기판(40)의 하측에 배치되는 것으로서, 구체적으로는 상기 매개기판(40) 및 테스트장치(70)의 사이에 배치된다. 이러한 제2도전성 탄성시트(50)는 제2도전부(51)와 제2절연부(54)로 이루어진다. 상기 제2도전부(51)는 그 상단은 상기 제2패턴(42)과 접촉하며, 그 하단이 상기 테스트장치(70)의 접촉패드(71)와 접촉된다. 이러한 제2도전부(51)는 실리콘 고무(52)에 다수개의 도전성 입자(53)가 포함된 형태로 이루어진다. 상기 제2절연부(54)는 실리콘 고무(52)로 이루어지며 각각의 제2도전부(51)를 지지한다.
이러한 구성을 가지는 본 실시예에 따른 매개기판을 가지는 테스트 소켓은 다음과 같이 작동한다.
먼저, 테스트장치 위에 제2도전성 탄성시트, 매개기판, 높이조정부재, 제1도전성 탄성시트의 순서대로 탑재한 후에, 상측으로부터 반도체 디바이스를 하강시킨다. 이와 함께, 상기 반도체 디바이스의 단자가 제1도전성 탄성시트와 접촉한 상태에서 상기 반도체 디바이스를 더욱 하강하여, 도 3에 도시한 바와 같이 제1도전성 탄성시트의 높이를 전체적으로 낮추어주고 이에 따라 각각의 반도체 디바이스의 단자가 상기 제1도전성 탄성시트의 제1도전부와 안정적인 접촉상태를 유지하도록 한다. 이후에, 상기 테스트장치로부터 소정의 신호를 가하면, 그 신호가, 제2도전성 탄성시트, 매개기판, 높이조정부재, 제1도전성 탄성시트를 거쳐서 반도체 디바이스에 전달되도록 하고, 그 반대신호는 도 3에 도시한 바와 같은 경로를 거쳐서 다시 테스트 장치로 복귀할 수 있도록 하여 테스트를 수행한다.
한편, 도 3에 도시한 바와 같이, 반도체 디바이스로부터 테스트장치로 복귀 하는 신호는 제1도전성 탄성시트, 높이조정부재, 제1패턴까지는 직선적으로 내려오다가 매개기판의 내부에서 경로가 변경되어 제2패턴에 전달되며, 그 신호는 제2패턴으로부터 제2도전성 탄성시트를 거쳐 테스트장치로 복귀한다. 이와 같이, 반도체 디바이스의 단자와 테스트장치의 접촉패드의 위치가 서로 상이하게 배열되어도 그 신호는 매개기판을 통하여 서로 전기적으로 연결될 수 있다. 이에 따라, 단자들의 위치가 다른 반도체 디바이스를 테스트하기 위해서는 매개기판을 새로이 교체하면 되고, 별도로 새로운 테스트장치를 제작할 필요가 없어 전체적인 테스트비용을 감소시킬 수 있는 장점이 있다. 특히, 테스트 소켓에 비하여 테스트장치는 그 접촉패드만을 교체하는 것이 어렵고 전체적인 테스트장치 전체를 교체해야 하는 경우가 많이 비용손실이 상당히 많았다.
또한, 본 실시예에서는 높이조정부재를 마련하여 두었기 때문에, 반도체 소자와 테스트장치와의 거리가 상이한 경우에는 그 높이조정부재에 의하여 그 높이를 충분히 수용할 수 있어 편리하다.
이러한 본 고안에 따른 매개기판을 가진 테스트소켓은 다음과 같이 변형되는 것도 가능하다.
상술한 실시예에서는 제1도전성 탄성시트(20)와 매개기판(40)의 사이에 높이조정부재(30)를 설치하는 것을 예로 들었으나, 이외에도 도 4에 도시한 바와 같이 제1도전성 탄성시트(20)와 매개기판(40)을 직접 접촉시키는 것도 가능하다. 또한, 제2도전성 탄성시트를 제거하고 매개기판을 직접 테스트장치에 접촉시키는 것도 가능하다.
또한, 도 5에 도시한 바와 같이 제1도전성 탄성시트 없이 높이조정부재와 유사한 형태의 도전부재(80), 매개기판(40), 제2도전성 탄성시트(50)에 의하여 반도체 디바이스(60)의 단자(61)와 테스트장치(70)의 접촉패드(71)를 서로 전기적으로 연결하는 것도 가능하다. 이때 상기 도전부재(80)는 상기 반도체 디바이스의 단자와 접촉가능한 제3접촉핀(81), 상기 매개기판(40)의 제1패턴(41)와 접촉가능한 제4접촉핀(82) 및 상기 제3접촉핀(81)과 상기 제4접촉핀(82)을 서로 멀어지는 방향으로 탄성바이어스시키는 제2스프링(83)으로 구성된다.
또한, 도 5에 도시한 구성에서 제2도전성 탄성시트를 제거한 상태에서 테스트를 수행하는 것도 가능하다.
또한, 도 5의 구성을 변경하여 제3접촉핀, 제4접촉핀, 제2스프링으로 이루어진 도전부재(80)을 매개기판(40)의 하측에 배치시키는 것도 가능하다.
또한, 도 5의 구성을 변경하여 제3접촉핀, 제4접촉핀이 없이 제2스프링이 상하방향으로 돌출되어 있는 도전부재를 매개기판의 하측에 배치시키는 것도 가능하다.
이외에도, 상기 높이조정부재에서 제1접촉핀과, 제2접촉핀이 없이 제1스프링만 구비하는 것도 가능하다. 이때 상기 제1스프링의 상단 및 하단은 좁은 직경의 가지는 소직경스프링으로 이루어지고, 중간부분은 큰 직경을 가지는 대직경스프링으로 이루어지도록 하여, 하우징 내에서 빠지지 않으면서 상기 제1스프링의 상하단이 각각 제1도전부 및 제1패드와 접촉되는 것도 가능하다.
한편, 상기 제1도전부는 상기 시트의 비아홀을 관통하여 상기 제1접촉핀과 접촉하는 것도 가능하나, 상기 비아홀에 도전층이 형성되어 있어 상기 제1도전부가 상기 도전층의 상면과 접촉하고 상기 제1접촉핀의 상면은 상기 도전층의 하면과 접촉되도록 하는 형태를 가지는 것도 가능하며, 제1도전부와 상기 제1접촉핀이 서로 접촉할 수 있는 형태라면 무엇이나 가능하다.
이상에서 바람직한 실시예 및 변형예들을 들어 본 고안을 상세하게 설명하였으나, 본 고안은 반드시 이러한 실시예 및 변형예들에 한정되는 것은 아니고 본 고안의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.
도 1은 종래기술에 따른 테스트 소켓의 도면.
도 2는 본 고안의 바람직한 실시예에 따른 테스트 소켓의 도면.
도 3은 도 2의 테스트 소켓을 이용하여 테스트를 실시하는 작동모습을 나타내는 도면.
도 4는 본 고안의 다른 실시예에 따른 테스트 소켓의 도면.
도 5는 본 고안의 또 다른 실시예에 따른 테스트 소켓의 도면.
<도면부호의 상세한 설명>
10...테스트 소켓 20...제1도전성 탄성시트
21...제1도전부 22...실리콘 고무
23...도전성 입자 24...제1절연부
25...프레임 26...시트
30...높이조정부재 31...제1접촉핀
32...제2접촉핀 33...제1스프링
34...하우징 35...관통공
40...매개기판 41...제1패턴
42...제2패턴 50...제2도전성 탄성시트
51...제2도전부 52...실리콘 고무
54...제2절연부 60...반도체 디바이스
61...단자 70...테스트장치
71...접촉패드 80...도전부재
81...제3접촉핀 82...제4접촉핀
83...제2스프링

Claims (9)

  1. 반도체 디바이스의 단자와 테스트장치의 접촉패드를 전기적으로 연결하기 위한 테스트 소켓에 있어서,
    그 상면에는 상기 반도체 디바이스의 단자와 대응되는 위치에 배치되는 다수개의 제1패턴과, 그 하면에는 상기 테스트장치의 접촉패드와 대응되는 위치에 배치되는 다수개의 제2패턴으로 구성되는 매개기판을 포함하되,
    상기 제2패턴은 상기 제1패턴과 서로 전기적으로 접속되며 상기 제1패턴의 직하방으로부터 벗어난 위치에 배치되되,
    상기 매개기판의 상측에는 제1도전성 탄성시트가 배치되며,
    상기 제1도전성 탄성시트는 상기 제1패턴과 대응되는 위치에 배치되며 실리콘 고무에 다수개의 도전성 입자를 포함하고 상하방향으로 연장된 다수개의 제1도전부와, 각각의 제1도전부를 지지하며 실리콘 고무로 이루어진 제1절연부로 구성되고,
    상기 매개기판의 하측에는 제2도전성 탄성시트가 배치되며,
    상기 제2도전성 탄성시트는 상기 제2패턴과 대응되는 위치에 배치되며 실리콘 고무에 다수개의 도전성 입자가 포함되며 그 하단이 반도체 소자의 접촉패드와 접촉되고 상하방향으로 연장된 다수개의 제2도전부와, 각각의 제2도전부를 지지하며 실리콘 고무로 이루어진 제2절연부로 이루어지며,
    상기 도전성 입자는 실리콘 고무에 대하여 20 ~ 50 체적%의 비율로 혼합되어 있는 것을 특징으로 하는 매개기판을 가진 테스트 소켓.
  2. 삭제
  3. 제1항에 있어서,
    상기 도전성 입자는 10 ~ 50 ㎛ 의 입경을 가지는 것을 특징으로 하는 매개기판을 가진 테스트 소켓.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1도전성 탄성시트의 양측에 상기 제1도전성 탄성시트와 이격되어 배치되는 프레임과,
    가장자리는 상기 프레임에 고정되며, 중앙부위는 상기 제1도전성 탄성시트의 하면에 접촉하면서 상기 제1도전성 탄성시트를 지지하고 상기 제1도전부와 대응되는 위치에 다수개의 비아홀이 마련된 시트를 포함하는 매개기판을 가진 테스트 소켓.
  6. 제5항에 있어서,
    상기 제1도전부와 대응되는 위치에 배치되며 상기 제1도전성 탄성시트를 전체적으로 높이조정하는 높이조정부재가 형성된 것을 특징으로 하는 매개기판을 가진 테스트 소켓.
  7. 제6항에 있어서,
    상기 높이조정부재는,
    상단이 제1도전부와 접촉되며 상하방향으로 위치이동가능한 제1접촉핀과,
    하단이 상기 매개기판의 제1패드와 접촉되는 제2접촉핀과,
    상기 제1접촉핀의 하단 및 상기 제2접촉핀의 상단과 접촉하며, 상기 제1접촉핀과 제2접촉핀을 서로 멀어지는 방향으로 탄성바이어스시키는 제1스프링으로 이루어진 것을 특징으로 하는 매개기판을 가진 테스트 소켓.
  8. 반도체 디바이스의 단자와 테스트장치의 접촉패드를 전기적으로 연결하기 위한 테스트 소켓에 있어서,
    그 상면에는 상기 반도체 디바이스의 단자와 대응되는 위치에 배치되는 다수개의 제1패턴과, 그 하면에는 상기 테스트장치의 접촉패드와 대응되는 위치에 배치되는 다수개의 제2패턴으로 구성되는 매개기판을 포함하되,
    상기 제2패턴은 상기 제1패턴과 서로 전기적으로 접속되며 상기 제1패턴의 직하방으로부터 벗어난 위치에 배치되되,
    상기 매개기판의 상측에는 그 매개기판의 제1패드와 대응되는 위치에 배치되는 도전부재가 마련되고,
    상기 도전부재는 상기 반도체 디바이스의 단자와 접촉가능한 제3접촉핀과,
    상기 매개기판의 제1패드와 접촉가능한 제4접촉핀과,
    상기 제3접촉핀과 상기 제4접촉핀을 서로 멀어지는 방향으로 탄성바이어스시키는 제2스프링으로 이루어진 것을 특징으로 하는 매개기판을 가진 테스트 소켓.
  9. 제8항에 있어서,
    상기 매개기판의 하측에는 제2도전성 탄성시트가 배치되며,
    상기 제2도전성 탄성시트는 상기 제2패턴과 대응되는 위치에 배치되며 실리콘 고무에 다수개의 도전성 입자가 포함되며 그 하단이 반도체 소자의 접촉패드와 접촉되고 상하방향으로 연장된 다수개의 제2도전부와, 각각의 제2도전부를 지지하며 실리콘 고무로 이루어진 제2절연부로 이루어지는 것을 특징으로 하는 매개기판을 가진 테스트 소켓.
KR2020080002490U 2008-02-25 2008-02-25 매개기판을 가진 테스트 소켓 KR200449396Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020080002490U KR200449396Y1 (ko) 2008-02-25 2008-02-25 매개기판을 가진 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020080002490U KR200449396Y1 (ko) 2008-02-25 2008-02-25 매개기판을 가진 테스트 소켓

Publications (2)

Publication Number Publication Date
KR20090008697U KR20090008697U (ko) 2009-08-28
KR200449396Y1 true KR200449396Y1 (ko) 2010-07-07

Family

ID=41300902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020080002490U KR200449396Y1 (ko) 2008-02-25 2008-02-25 매개기판을 가진 테스트 소켓

Country Status (1)

Country Link
KR (1) KR200449396Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123193A (ko) * 2012-05-02 2013-11-12 리노공업주식회사 테스트 소켓
KR101973390B1 (ko) * 2018-03-20 2019-04-29 주식회사 오킨스전자 도전 볼과 도전 러버의 스티킹을 방지하는 테스트 소켓

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101320645B1 (ko) * 2011-04-25 2013-10-23 주식회사 오킨스전자 반도체 패키지 테스트용 소켓에 장착되는 연결모듈 및 이를 포함하는 반도체 패키지 테스트용 소켓
JP2013079860A (ja) * 2011-10-04 2013-05-02 Advantest Corp ソケット及び電子部品試験装置
KR101497608B1 (ko) * 2013-09-30 2015-03-03 주식회사 세미코어 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
KR102615617B1 (ko) * 2021-01-08 2023-12-20 리노공업주식회사 검사소켓 및 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003287559A (ja) 2002-03-27 2003-10-10 Hitachi Ltd 半導体装置の製造方法
KR20060014440A (ko) * 2003-06-09 2006-02-15 제이에스알 가부시끼가이샤 이방 도전성 커넥터 및 웨이퍼 검사 장치
JP2006073277A (ja) * 2004-08-31 2006-03-16 Yamaichi Electronics Co Ltd 変換基板付半導体装置用ソケット
KR100602442B1 (ko) 2004-05-18 2006-07-19 삼성전자주식회사 매개 기판을 갖는 볼 그리드 어레이 패키지용 테스트 소켓

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003287559A (ja) 2002-03-27 2003-10-10 Hitachi Ltd 半導体装置の製造方法
KR20060014440A (ko) * 2003-06-09 2006-02-15 제이에스알 가부시끼가이샤 이방 도전성 커넥터 및 웨이퍼 검사 장치
KR100602442B1 (ko) 2004-05-18 2006-07-19 삼성전자주식회사 매개 기판을 갖는 볼 그리드 어레이 패키지용 테스트 소켓
JP2006073277A (ja) * 2004-08-31 2006-03-16 Yamaichi Electronics Co Ltd 変換基板付半導体装置用ソケット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123193A (ko) * 2012-05-02 2013-11-12 리노공업주식회사 테스트 소켓
KR101703688B1 (ko) * 2012-05-02 2017-02-07 리노공업주식회사 테스트 소켓
KR101973390B1 (ko) * 2018-03-20 2019-04-29 주식회사 오킨스전자 도전 볼과 도전 러버의 스티킹을 방지하는 테스트 소켓

Also Published As

Publication number Publication date
KR20090008697U (ko) 2009-08-28

Similar Documents

Publication Publication Date Title
KR200449396Y1 (ko) 매개기판을 가진 테스트 소켓
US7108546B2 (en) High density planar electrical interface
US9423419B2 (en) Test socket including electrode supporting portion and method of manufacturing test socket
KR101573450B1 (ko) 테스트용 소켓
KR101667929B1 (ko) 실리콘 러버 소켓
KR101353481B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
CN103959577A (zh) 具有高密度导电单元的测试插座以及用于制造该测试插座的方法
TWI660178B (zh) 測試插座
KR101366171B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR101246301B1 (ko) 미세선형체가 마련된 테스트용 소켓
TW201447324A (zh) 具有高密度傳導部的測試插座
KR101471116B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR20090085726A (ko) 공간 변환기 및 이를 포함하는 프로브 카드
JP5079806B2 (ja) 検査用構造体
KR101204940B1 (ko) 전기적 콘택터 및 전기적 콘택터의 제조방법
KR101138964B1 (ko) 테스트 소켓
KR101256994B1 (ko) 스토퍼부분이 형성된 테스트 소켓
KR101391799B1 (ko) 반도체 테스트용 도전성 콘택터
KR200444773Y1 (ko) 실리콘 콘택터
JP2017517863A (ja) 高周波デバイスのテスト用両方向導電性ソケット、高周波デバイスのテスト用両方向導電性モジュール及びその製造方法
US20220057434A1 (en) Conductive particle and testing socket comprising the same
KR101999834B1 (ko) 테스트 장비
KR20090103002A (ko) 기판과 이를 포함하는 프로브 카드
JP2009193710A (ja) 異方導電性コネクターおよびこの異方導電性コネクターを用いた回路装置の検査装置
KR101447363B1 (ko) 플렉서블 인쇄 회로 기판을 이용한 번인 소켓

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee