KR20040111514A - 물리층 처리용을 위한 소프트웨어 파라미터화가능한 제어블록들 - Google Patents

물리층 처리용을 위한 소프트웨어 파라미터화가능한 제어블록들 Download PDF

Info

Publication number
KR20040111514A
KR20040111514A KR10-2004-7016431A KR20047016431A KR20040111514A KR 20040111514 A KR20040111514 A KR 20040111514A KR 20047016431 A KR20047016431 A KR 20047016431A KR 20040111514 A KR20040111514 A KR 20040111514A
Authority
KR
South Korea
Prior art keywords
processor
channel
transport
data
tdd
Prior art date
Application number
KR10-2004-7016431A
Other languages
English (en)
Other versions
KR100626195B1 (ko
Inventor
헬프러에드워드엘
스타시닉마이클에프
배스데이비스에스
데쉬비니쉬
레비알란엠
맥클랜조지더블류
캐스터더글러스알
Original Assignee
인터디지탈 테크날러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터디지탈 테크날러지 코포레이션 filed Critical 인터디지탈 테크날러지 코포레이션
Publication of KR20040111514A publication Critical patent/KR20040111514A/ko
Application granted granted Critical
Publication of KR100626195B1 publication Critical patent/KR100626195B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0067—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2618—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using hybrid code-time division multiple access [CDMA-TDMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0094—Bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/16—Central resource management; Negotiation of resources or communication parameters, e.g. negotiating bandwidth or QoS [Quality of Service]
    • H04W28/18—Negotiating wireless communication parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W74/00—Wireless channel access, e.g. scheduled or random access
    • H04W74/02—Hybrid access techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W80/00—Wireless network protocols or protocol adaptations to wireless operation

Abstract

무선 통신 시스템에서 사용되는 물리층 운반 복합 처리 시스템이 개시된다. 복수의 상호접속된 처리 블록들이 제공된다. 이 블록들은 판독 데이터 버스, 기록 데이터 버스, 및 제어 버스에 의해 상호접속된다. 블록들은 운반 채널 처리 블록, 복합 채널 처리 블록, 및 칩 레이트 처리 블록을 포함한다. 블록들 중 적어도 2개는 복수의 무선 포멧들에 대하여 데이터를 처리할 수 있다. 특정한 무선 모드에 대하여 제1 세트의 파라미터들은 블록들로 프로그래밍된다. 이들 블록들은 상기 특정한 무선 포멧 모드에서 데이터를 처리하도록 조작된다.

Description

물리층 처리용을 위한 소프트웨어 파라미터화가능한 제어 블록들{SOFTWARE PARAMETERIZABLE CONTROL BLOCKS FOR USI IN PHYSICAL LAYER PROCESSING}
무선 통신 시스템에서, 그 네트워크로부터 수신된 데이터는 무선 인터페이스를 통해 전송하기 위하여 포멧된다. 이와 반대로, 그 무선 인터페이스를 통하여 수신된 데이터는 본래의 네트워크 데이터를 복원하기 위하여 처리된다. 이러한 데이터의 처리는 물리 계층 처리로 칭해진다.
이 물리 계층에서 데이터 처리는 무선 통신 시스템에서 복잡하게 동작한다. 도 1은 3세대 파트너쉽 프로젝트(3GPP : third generation partnership project)인 광대역 코드 분할 다중 접속(W-CDMA)의 시간 분할 이중(TDD) 방식으로 물리 계층을 처리하는 개념을 도시한다. 이 물리 계층 처리는 전송기에 대하여 도시된다. 유사한 반대 방식으로, 그 데이터는 수신기에서 처리된다. 그러나, 수신기에서 물리 계층 처리와 한 가지 차이점은 수신기가 통상적으로 그 처리 요건들을 복잡하게 하는 소프트 부호들을 처리한다는 것이다. 도 1은 또한 W-CDMA의 주파수 분할 이중(FDD) 방식의 업링크(uplink)에 개념적으로 관련이 있다. 그러나, 각 블록에 이용된 파라메터들은 TDD 방식과 FDD 방식간에 다르다.
운반 블록들은 무선 인터페이스를 통한 전송을 위해 도달한다. 그 운반 블록들은 운반 블록 세트의 집합에 도달한다. 이 집합은 전송 시간 간격(TTI : transmission time interval)으로 알려진 특정 시간 간격으로 수신된다. TDD 방식 및 FDD 방식에 대하여, 그 가능한 TTI 길이는 10㎳, 20㎳, 40㎳ 및 80㎳이며, 이들 길이는 1, 2, 4 및 8 라디오 프레임(radio frame)들에 각각 대응한다. CRC(circular redundancy code) 첨부 블록(42)은 각각의 운반 블록에 CRC 비트들을 첨부한다. 그 CRC 비트들은 수신기에서 에러를 검출하는데 이용된다. CRC 비트 길이는 상위 계층으로부터 신호 전송된다.
그 운반 블록들(TrB1ks)은 TrB1k 연결/코드 블록 분할 블록(44)에 의해 연속적으로 연결된다. 그 연결 블록들의 비트수가 하나의 코드 블록에 허용된 최대의 크기보다 크면, 그 연결된 블록들은 분할된다. 채널 코딩 블록(46) 에러 정정은 콘벌루션 코딩, 터보 코딩 등의 방식에 의해 코드 블록들을 인코딩한다. 인코딩 후에, 그 코드 블록들은 함께 연결된다. 그 연결된 코드 블록들이 최대의 동일한 크기의 세그먼트(프레임)로 분할될 수 없는 경우, 라디오 프레임 이퀄라이제이션은 라디오 프레임 분할 블록(50)에 의해 추가적인 임의 비트들을 연결함으로써 수행된다.
제1 인터리버(48)는 모든 연결된 데이터를 인터리빙한다. 그 후에, 그 인터리빙된 데이터는 라디오 프레임 분할 블록(50)에 의해 라디오 프레임들로 분할된다. 레이트 매칭 블록(52)은 비트들을 펑쳐(puncture) 또는 반복시킨다. 그 펑쳐및 반복은 각 물리 계층에 전송된 데이터가 그 채널에 대한 최대 비트율과 같아지도록 한다. 각 전송 채널(TrCH)에 대한 레이트 매칭 속성들은 상위 계층에 의해 신호 전송된다.
이 TrCH 멀티플렉싱 블록(54)은 각 전송 채널에 대한 1 프레임의 데이터를 수신한다. 각각의 TrCH에 대하여 수신된 데이터는 코딩된 복합 전송 채널 (CCTrCH) 상에서 연속적으로 멀티플렉싱된다. 비트 스크램블링 블록(65)은 CCTrCH 비트들을 스크램블한다.
물리 채널 분할 블록(58)은 그 멀티플렉싱된 데이터를 물리 채널 상에 맵핑한다. 제2 인터리버(60)는 그 전체의 라디오 프레임 또는 각 타임 슬롯을 통하여 그 스크램블 데이터를 인터리브한다. 제2 인터리빙 후에, 그 인터리빙된 데이터는 물리 체널 맵핑 블록(62)에 의해 무선 인터페이스를 통해 운반하기 위해 물리 채널들로 분할된다.
각각의 물리 채널에 대한 데이터는 확산 블록(64)에 의해 각각의 코드를 이용하여 확산된다. 그 확산 데이터는 그 기지국과 관련된 코드를 갖는 스크램블링 블록(66)을 이용하여 스크램블링된다. 그 결과로 스크램블링된 칩은 펄스 형상 필터(68)에 의해 형성된 펄스이다. 주파수 정정 블록(70)은 그 결과 신호의 주파수를 조정한다. 그 주파수 정정 신호는 무선 인터페이스를 통해 방사된다.
도 1에 도시된 바와 같은 FDD 방식의 다운링크에 대하여, 그 처리는 개념적으로 비슷한 방법으로 실행된다. 그러나, 약간의 차이점은 있다. FDD 다운링크에 있어서, 레이트 매칭 블록(52)에 의한 채널 코딩 후에 레이트 매칭이 실행된다. 결과적으로, 라디오 프레임 이퀄라이제이션은 실행되지 않는다. 불연속 전송을 제공하기 위해서, 제1 불연속 전송(DTX: discontinuous transmission) 표시는 제1 DTX 표시 블록에 의해 제1 인터리빙 전에 삽입되고, 제2 DTX 표시는 제2 DTX 지시 블록 (74)에 의한 물리 채널 맵핑 전에 삽입된다.
물리 계층 처리를 실행하는 2가지 기법에는 소프트웨어 기반 기법 및 하드웨어 기반 기법이 있다. 소프트웨어 기반 기법에 있어서, 물리 계층 처리의 벌크는 소프트웨어에 의해 실행된다. 소프트웨어 기반 기법은 커다란 유연성을 제공할 수 있다. 그 물리 계층 처리의 파라메터들은 소프트웨어 수정에 의해 쉽게 변경될 수 있다.
소프트웨어 기반 기법이 갖는 2가지 결점은 1) 마이크로프로세서 또는 DSP 등의 프로세서들이 일반적인 솔루션보다 훨씬 강력하고, 2) 일부의 프로세서들이 모든 필요한 기능을 수행하는데 필요할 수 있다는 것이다.
하드웨어 기반 솔루션은 필요한 총 칩 영역을 줄이고, 전력 소모를 줄일 수 있다. 특정 환경에 대한 하드웨어를 주문형으로 만들면, 데이터 처리시에 n 보다 효율이 좋다. 물리 계층 처리의 재구성은 처음 설계시에 이용가능한 파라메터들에 한정된다.
따라서, 바람직하게는 고속 처리 및 유연성을 가질 수 있는 물리 계층 처리를 구비하는 것이 바람직하다.
본 발명은 일반적으로 무선 통신 시스템에 관한 것으로써, 특히 이러한 무선 통신 시스템에 대한 물리 계층에서 데이터를 처리하는 것에 관한 것이다.
도 1은 제 3세대 파트너쉽 프로젝트(3GPP : third generation partnership project)의 광대역 코드 분할 다중 접속(W-CDMA : wideband code division multiple access)에 대한 표준 시간 분할 이중(TDD : time division duplex) 방식 및 주파수 분할 이중(FDD : frequency division duplex) 방식의 물리 계층 처리를 개념적으로 도시한다.
도 2는 물리 계층 프로세서의 간단한 다이어그램이다.
도 3은 공유 메모리 조정자(SMA : shared memory arbitrator)의 고급 블록도이다.
도 4는 FDD 방식 및 TDD 방식으로 작용할 수 있는 물리 계층 프로세서의 간단한 다이어그램이다.
도 5는 FDD 사용자 장비 또는 노드-B/기지국의 간단한 다이어그램이다.
도 6은 공유 메모리로부터 전송 프로세서까지 데이터가 이동되는 방법을 도시한다.
도 7은 10 밀리초 시간 간격 구성 한도를 도시하는 타임라인(timeline)이다.
도 8은 전송 프레임 소프트웨어 구조의 상태도이다.
도 9는 통상적인 제어 블록의 의사 메모리 맵 및 공유 메모리 조정자(SMA) 하드웨어 레지스터의 다이어그램이다.
도 10은 제어 프로세서로부터 공유 메모리까지의 블록 로딩 프로세서의 흐름도이다.
도 11은 전송 구성 타임라인의 타이밍도이다.
도 12는 전송 채널 프로세싱, 복합 채널 프로세싱 및 칩 레이트 프로세싱 사이의 데이터 흐름을 도시한다.
도 13은 수신 구성 타임라인의 타이밍도를 도시한다.
무선 통신 시스템에서 사용되는 물리층 운반 복합 처리 시스템이 개시된다.복수의 상호접속된 처리 블록들이 제공된다. 이 블록들은 판독 데이터 버스, 기록 데이터 버스, 및 제어 버스에 의해 상호접속된다. 블록들은 운반 채널 처리 블록, 복합 채널 처리 블록, 및 칩 레이트 처리 블록을 포함한다. 블록들 중 적어도 2개는 복수의 무선 포멧들에 대하여 데이터를 처리할 수 있다. 특정한 무선 모드에 대하여 제1 세트의 파라미터들은 블록들로 프로그래밍된다. 이들 블록들은 상기 특정한 무선 포멧 모드에서 데이터를 처리하도록 조작된다.
본 발명은 도면을 참조로 설명될 것이며, 동일한 참조 부호는 동일한 구성 요소를 나타낸다. 물리 계층 처리가 3GPP의 TDD 방식 및 FDD 방식과 결합하여 우선적으로 설명되더라도, 그 물리 계층 처리는 시간 분할 동기화 코드 분할 다중 접속 (TD-SCDMA), TSM, CDMA 2000 등의 기타 시스템에 적용할 수 있다.
도 2에는 바람직한 물리 계층 시스템 아키텍쳐(300)의 개요가 도시된다. 그 물리 계층 시스템은 무선 통신 시스템의 기지국/노드-B 또는 사용자 장비 중 하나에서 이용될 수 있다. 그 바람직한 아키텍쳐는 3GPP W-CDMA 시스템 및 GSM의 TDD 방식 및 FDD 방식 등의 다른 무선 환경을 통하여 물리 계층 처리를 설계할 때 유연성을 허용한다.
블록(301, 303, 305, 307, 309, 311)들은 소프트웨어를 파라메터로 나타낸 내장 프로세서의 집합을 나타내고, 또 가상 회로(VC : virtual circuit)로 공지되어 있다. 수신 칩 레이트 프로세서(301)는 데이터 판독 버스, 데이터 기록 버스 및 제어 버스에 접속되며, 이후에 이들 3개의 버스는 시스템 버스(302)로 칭해진다. 수신 복합 채널 프로세서(303) 블록 및 수신 운반 채널 프로세서(305) 블록은 또한 시스템 버스(302)에 접속된다. 추가적으로, 2개의 블록은 또한 어떤 데이터 블록이 운반 채널 처리를 준비하는지를 수신 운반 채널 프로세서(305)에 보고하는 순차 번호 버스(sequential number bus)를 갖는다. 그 전송 운반 채널 프로세서 (307), 전송 복합 채널 프로세서(309) 및 전송 칩 레이트 프로세서(311) 블록은 또한 시스템 버스(302)에 접속된다. 그 공유 메모리/공유 메모리 조정자(SMA : shared memory arbiter)(315) 블록은 시스템 버스(302) 및 제어 프로세서(313) 블록에 접속된다. 바람직한 구현에 있어서, 다른 구현시에 다른 물리 계층 처리 기법들이 그 블록들에 의해 실행될 수 있더라도, 그 블록의 기능은 3GPP의 TDD 방식, FDD 방식 또는 이 2가지 방식의 물리 계층 처리를 실행하기 위하여 설계된다.
제어 프로세서(313)는 SMA(315)를 통해 공유 메모리(314)에서 제어 대기 행렬을 통해 처리 블록들과 통신한다. 그 제어 프로세서(313)는 셋업 및 제어 데이터를 특정 공유 메모리 위치에 위치시켜, 각 제어 블록에 대한 데이터 레지스터로서 동작하도록 한다. 공유 메모리는 또한 그 처리 블록들 사이에 데이터를 전송하기 위한 데이터 블록 자리 홀더(data block place holder)로서 이용된다. 이것은 바람직하게는 블록들로 데이터를 전송하는 링크된 목록으로 통하여 수행되고, 그 각 블록의 마지막 구성 요소는 다음 데이터 블록 또는 데이터 지시기의 마지막의 어드레스이다. 이러한 기법은 물리 계층 프로세스 내의 버퍼링을 줄인다. 그 제어 프로세서(313)는 바람직하게는 ARM(advance RISC machine) 프로세서가 좋다. 대안으로, 어떤 내장된 프로세서가 될 수도 있다.
그 공유 메모리 조정기(SMA)(315)는 메인 VC 및 제어 프로세서(313)에 의해 공유된 메모리에 액세스를 제어하는 하드웨어 전용 가상 회로(VC)이다. SMA 장치는 모든 VC 및 프로세서들이 효율적으로 그 메모리에 액세스를 공유하는데 필요한 시퀀싱 로직 및 어드레스 레지스터들을 포함한다.
SMA의 상위 계층 블록도는 도 12에 도시되고, 그 SMA 장치는 모든 VC 및 프로세서들이 효율적으로 그 공유 메모리(314)에 액세스 공유하는데 필요한 시퀀싱 로직 및 어드레스 레지스터(601)를 포함한다. SMA는 계류 중인 요청이 있는 경우에 클록 사이클마다 그 파이프라인으로 하나의 요청을 허락한다. SMA 어드레스 발생기는 다음 메모리 액세스용 어드레스를 포함하는 각각의 SMA 채널에 대한 레지스터를 유지하여, 그 채널 상에서 실행되도록 한다. 이러한 레지스터들은 액세스될 메모리 블록의 제1 메모리 어드레스로 초기화되어야 한다. 각각의 어드레스 레지스터는 어드레스 포인터가 각각의 액세스 후에 증가 또는 감소되는 경우를 표시하기 위하여 소프트웨어로 구성되는 관련 제어 비트를 갖는다.
메모리 채널에는 3가지 종류가 있는데, 1) 판독 채널 데이터는 공유 메모리로부터 그 요청 장치로 전달되고, 2) 기록 채널 데이터는 그 요청 장치로부터 공유 메모리로 전달되며, 3) 제어 채널(특정 판독 채널들)은 2종류의 메모리 액세스, 정상 판독 채널에 대한 판독 액세스 및 로드 액세스를 제공한다. 로드 액세스를 이용하여 SMA에서 공유 메모리로부터 어드레스 레지스터의 하나로 메모리 포인터를 전송한다. 이것에 의해 링크된 목록의 효율적인 실행을 가능하게 한다.
각각의 하드웨어 부품은 하나 이상의 SMA 채널에 할당되고, 메모리에 대한 전달은 각 SMA 채널 상의 요청/승인 신호 변경에 의해 제어된다. 요청 신호에는 중요한 경로들에 관한 액세스를 적시에 보증하기 위하여 우선 순위를 둔다. 하나의 요청이 그 파이프라인에 있을 때, 동일한 요청은 그 승인이 전송될 때까지 다시 그 파이프라인에 허용될 수 없다.
수신 칩 레이트 프로세서(301)가 그 프로세싱을 완료하는 경우, 하나의 요청 (603)을 SMA로 보낼 것이다. SMA(315)는 그 요청(603)에 우선 순위를 부여하고, 공유 메모리(314)에 대한 어드레스 레지스터(601)를 통해 메모리 어드레스를 할당할 것이다. 그 다음에, 그 SMA는 기록 승인(605)을 그 요청 소스로 전송하여, 데이터 전송을 개시할 것이다.
물리 계층 프로세싱 시스템에 대한 하나의 잠재적인 구현은 3GPP 시스템의 TDD 방식과 FDD 방식의 하나 또는 모두를 처리하는 것이다. 이러한 구현시, 다시 도 1을 참조하면, 다양한 프로세싱 블록들이 3개의 일반적인 프로세스, 즉 운반 채널 프로세싱(400), 합성 채널 프로세싱(402) 및 칩 레이트 프로세싱(404)으로 분할된다. 운반 채널 프로세싱(400)은 그 운반 채널들 상에서 실행된다. 합성 채널 프로세싱(402)은 그 합성 채널 상에서 실행되고, 프레임에 기초하여 하나의 프레임 상에서 실행되며, 또 칩 레이트 프로세싱(404)은 타임 슬롯에 기초하여 하나의 타임 슬롯 상에서 실행된다.
TDD 및 FDD 업링크 프로세싱에 대하여 도 1에 도시된 바와 같이, 그 운반 채널 프로세싱은 CRC 첨부 기능(42), 운반 블록 연결 기능(44), 채널 코딩 기능(46), 라디오 프레임 이퀄라이제이션 기능(47), 제1 인터리빙 기능(48) 및 라디오 프레임 분할 기능(50)을 실행한다.
FDD 다운링크에 대하여, 그 운반 채널 프로세싱(400)은 CRC 첨부 기능(42), 운반 블록 연결 기능(44), 채널 코딩 기능(46), 레이트 매칭 기능(52), 제1 DTX 표시 삽입 기능(72), 제1 인터리빙 기능(48), 라디오 프레임 분할 기능(50) 및 운반 채널 멀티플렉싱 기능(54)을 포함한다. 주목할 점은 TDD 방식에서, 디레이트(de-rate) 매칭(52)이 운반 또는 복합 프로세서를 약하게 할 때 실행된다는 점이다.
TDD 방식 및 FDD 업링크에 대하여, 그 복합 채널 프로세싱(402)은 레이트 메칭 기능(52), 운반 채널 멀티플렉싱 기능(54), 물리 채널 분할 기능(58), 비트 스크램블링 기능(55), 제2 인터리빙 기능(60) 및 물리 채널 맵핑 기능(62)을 수행한다. FDD 다운링크에 대하여, 그 복합 채널 프로세싱(402)은 제2 DTX 표시 삽입 기능(74), 물리 채널 분할 기능(58), 제2 인터리빙 기능(60) 및 물리 채널 맵핑 기능(62)을 실행한다. TDD 방식 및 FDD 방식의 업링크와 다운링크에 대하여, 칩 레이트 프로세싱(404)은 확산 기능(64), 스크램블링 기능(66), 펄스 형상 필터링 기능(68) 및 주파수 정정 기능(70)을 수행한다.
도 1에 도시된 바와 같이, 바람직하게 TDD 및 FDD 프로세싱(400, 403)은 3개의 섹션, 즉 1) 운반 채널 프로세싱(401) 섹션, 2) 복합 채널 프로세싱(402) 섹션, 및 3) 칩 레이트 프로세싱(403) 섹션에 의해 취급된다.
도 2에 도시된 바람직한 아키텍쳐에 있어서, 제어 블록은 송수신 동작을 위한 각각의 섹션, 즉 총 6개의 처리 블록(3개의 전송 블록 및 3개의 수신 블록)에 대하여 생성된다. 이러한 제어 블록들의 동작들은 파라메터로 나타내어진다. 결과적으로, 이러한 블록들이 동작하는 방법은 소프트웨어에 의해 변경될 수 있다. 이것에 의해 동일한 하드웨어 제어 블록들이 다른 무선 환경에 이용될 수 있다. 소프트웨어는 이것이 상주하는 무선 시스템을 토대로 제어 블록들을 다시 파라메터로 나타내는데 이용된다.
제어 블록들의 유연성의 설명은 도 4에 도시되며, 그 물리 계층 프로세서는 3GPP FDD 방식 및 TDD 방식에서 처리할 수 있다. 물리 계층 프로세서가 TDD 방식 또는 FDD 방식에서 동작하는지 여부를 알기 위해서, 수신 복합 채널 프로세서 (303), 수신 운반 채널 프로세서(305), 전송 운반 채널 프로세서(307), 전송 복합 채널 프로세서(309), 제어 프로세서(313)(ARM, DSP 또는 RISC 프로세서 등) 및 공유 메모리/SMA(315)가 모두 이용된다. 그러나, 이러한 블록들의 각각의 기능은 물리 계층 프로세서 동작 방식에 따라 변경된다. 따라서, 그 동작 방식이 TDD, FDD 또는 TSM 인지 여부에 따라, 새로운 파라메터들이 방식 변경을 허용하는 블록들로 보내진다.
TDD 및 FDD에서 전송 포멧들이 다르기 때문에, 그 물리 계층 프로세서는 2개의 전송 블록, TDD 전송 칩 레이트 프로세서(311) 및 FDD 전송 칩 레이트 프로세서 (306)를 갖는다. 유사하게, 그 수신측에서, 2개의 수신기 블록들에는 TDD 칩 레이트 프로세서(301) 및 FDD 수신 칩 레이트 프로세서(304)가 이용된다. 이 TDD 칩 레이트 프로세서(301)는 멀티 사용자 검출 장치 등의 TDD 포멧 신호들을 검출한다. FDD 칩 레이트 프로세서(304)는 레이크 수신기 등을 이용하여 FDD 포멧 신호들을 검출한다.
물리 계층 프로세서가 TDD 방식으로 동작하는 경우에, 그 TDD 수신 칩 레이트 프로세서(301) 및 TDD 전송 칩 레이트 프로세서(311)는 다른 6개의 공통으로 이용된 부품들과 함께 이용된다. 그 물리 계층 프로세서가 FDD 방식으로 동작하는 경우에, FDD 수신 칩 레이트 프로세서(304) 및 FDD 전송 칩 레이트 프로세서(306)가 다른 6개의 공통으로 이용된 부품들과 함께 이용된다.
TDD 방식과 FDD 방식간의 필요한 유일한 하드웨어적 차이는 칩 레이트 수신기(301, 304) 및 전송기(311, 306)이기 때문에, 실질적으로 동일한 하드웨어 블록들을 이용함으로써, FDD와 TDD 중 하나 또는 이 2개 모두의 물리 계층 프로세서가 구현될 수 있다. 유사한 방법으로, 이들 하드웨어 블록들은 3GPP의 TDD 방식과 FDD 방식 이외의 무선 시스템에 대하여 이용될 수 있다.
단지 TDD 방식만을 수행하는 물리 계층 프로세서를 구현하기 위해서, 도 4의 하드웨어 블록들은 FDD 수신 및 전송 칩 레이트 프로세서(304, 306) 없이도 이용될 수 있다. 이와 반대로, FDD 방식만을 실행하는 물리 계층 프로세서를 구현하기 위해서, 도 4의 하드웨어 블록들은 TDD 수신 및 전송 칩 레이트 프로세서(301, 311) 없이도 이용될 수 있다. 결과적으로, 수신 복합 채널 프로세서(303), 수신 운반 채널 프로세서(305), 전송 운반 채널 프로세서 및 전송 복합 채널 프로세서(307) 하드웨어 구현은 다양한 무선 환경에서 이용될 수 있다.
도 4는 FDD 방식 사용자 장비(UE) 또는 기지국/노드-B 중 하나에 대한 하드웨어 부품들을 도시한다. 그 셀 검색(316)이 단지 사용자 장비에 대하여만 이루어지는 것에 주목해야 한다. 안테나(317) 또는 사용자 장비/노드-B의 안테나 어레이를 통하여 수신된다. RF 수신기(316)는 이러한 수신된 신호들의 동위상 및 직교 기저대역 샘플들을 발생한다.
FDD 수신 칩 레이트 프로세서(301)는 셀 검색 및 레이크 핑거 로케이터 (316), 레이크 핑거(312) 및 데이터 추정기(314)를 포함한다. 이 셀 검색 및 레이크 핑거 로케이터(316)는 셀 선택 기능을 수행하고, 그 수신된 통신 경로의 위치를 찾아내어 레이크 핑거(312)에 대한 위상 지연들을 식별한다. 레이크 핑거(312)는 그 수신 신호들의 복수의 경로들의 에너지를 수집한다. 그 데이터 추정기(314)는 복합 프로세싱에 대하여 수신된 신호들의 소프트 부호(soft symbol)들을 발생한다.
그 수신 복합 채널 프로세서(303)는 데이터 추정기(314)에 의해 발생된 소프트 부호들에 관한 복합 프로세싱을 실행한다. 이 수신 운반 채널 프로세서(307)는 디인터리버(de-interleaver)/디레이트(de-rate) 매처(matcher)(52), 터보 디코더 (41), 비터비 디코더(43) 및 CRC 디코더(42)를 포함한다. 이 디인터리버/디레이트 매처는 제1 및 제2 인터리빙의 반전을 수행할 뿐만 아니라 그 레이트 메칭의 반전을 수행한다. 그 터보 디코더 (41)는 터보 인코딩된 신호들을 디코딩하고, 비터비 디코더는 콘볼루션 인코딩 신호(43)를 디코딩한다. CRC 디코더(42)는 그 수신된 신호들의 CRC들을 디코딩한다. 제어 프로세서(313) 및 SMA(315) 제어기(316) 방향으로, 그 네트워크 데이터는 FDD 수신 칩 레이크 프로세서(301), 그 수신 복합 채널 프로세서(303) 및 운반 채널 프로세서(305)를 이용하여 수신된 신호들로부터 복원된다.
그 전송측 상에서, 전송 운반 채널 프로세서(307), 전송 복합 채널 프로세서 (309) 및 FDD 전송 칩 레이트 프로세서(311)에 의해 네트워크 데이터를 처리함으로써 동위상의 직교 신호를 발생한다. 그 전송 운반 채널 프로세서(307), 전송 복합 채널 프로세서(309) 및 FDD 전송 칩 레이트 프로세서(311)는 적합한 프로세싱을 수행하기 위하여 제어 프로세서(313) 및 MEM/SMA 제어기(316)에 의해 지시된다. 그 동위상 및 직교 신호들은 RF 변조기(308)에 의해 변조된 RF 신호로 변환되어, 안테나(317A) 또는 무선 인터페이스를 통한 안테나 어레이에 의해 방사된다.
도 6은 공유 메모리(314)와 전송용 븍합 블록 사이에 전달된다. 수신하는 동안에 그 프로세스는 반대로 실행된다. 예컨대, 시간 전송 간격(TTI)이 4로 설정된 경우, 처리될 데이터의 4개의 전송 블록(TrBIko-TrBik3)(251-257)이 있다. SMA(315)는 그 메모리를 공유 메모리(314)의 전송 버퍼(265)에 위치시킨다. 10㎳인 각각의 프레임 시간에, SMA(315)는 데이터의 블록들을 운반 채널 프로세서(307)로 전송하고, 이 프로세서(307)는 CRC 첨부 및 채널 코딩 등의 처리가 발생한다. 프로세싱이 완료하거나 방금 종료한 경우, SMA(315)는 그 처리된 데이터 블록을 공유 메모리(314) 내의 제1 인터리버 버퍼(267)로 이동시킨다. 이러한 예에서, TTI가 40㎳로 설정되기 때문에, SMA(315)는 10㎳ 마다 인터리버 버퍼(287)의 1/4 (1 프레임)을 복합 채널 프로세서(309)로 전달한다. 프로세싱이 종료되거나 방금 종료된후에, SMA(315)는 그 결과들을 공유 메모리(314)의 물리 채널 버퍼(269)에 위치시킨다. 그 후에, 그 데이터의 프레임의 가치는 SMA(315)를 통해 칩 레이트 프로세서 (311)로 전달된다. 그 처리된 데이터는 무선 인터페이스를 통해 방사되도록 RF 변조기로 전송된다.
도 7은 3GPP 마다 10 밀리초 길이의 프레임을 갖는 전송 프로세싱 동안에 파이프라인 타이밍을 도시한다. 2개의 운반 채널 및 관련된 코딩 복합 채널은 프레임 N-2295에 배열되고, 데이터는 즉시 채널 상에서 전송된다. 그 전송 프레임 구성요소들은 프레임 N-1296 안에 데이터를 처리하고, 그 전송 칩 레이트 프로세싱은 프레임 N 297, 즉 코딩된 복합 운반 채널_1(CCTrCh_1)에 대한 제1 OTA(over-the-air) 프레임에서 동작한다. 각각의 수평 영역은 그 시스템 내의 계산가능한 구성요소를 나타내고, 그 파이프라인에 하나의 스테이지이다. 각각의 프로세서의 동작은 블록(401-482)에 의해 각각 나타내어 진다. 각 수평 영역의 기능 블록들은 통상적으로 그 시스템에서 발생할 순서를 나타낸다. 파선으로 표시된 화살표는 시간 종속성을 나타낸다. 예컨대, 하나의 프로세서가 처리 임무를 종료할 때, 다른 프로세서와 통신하여 그들의 처리 임무를 개시할 수 있도록 한다.
시간(N-2)(295)에서, 그 구성 운반 채널 1 메세지는 전송 프레임 소프트웨어 (401)에 의해 수신된다. 추가적으로, 그 구성 CCTrCh 채널 1 (402)과 구성 운반 채널 2(403) 메세지들은 전송 프레임 소프트웨어에 의해 수신된다. 운반 채널 1(406)에 대한 전송 데이터 및 운반 채널 2(407)에 대한 전송 데이터는 전송 프레임 소프트웨어에 의해 수신된다.
시간 N-1(296)에서, 새로운 구성들은 활성 데이터베이스(409)로 병합된다. 그 전송 프레임 소프트웨어는 운반 채널 1에 대한 제어 블록을 공유 메모리에 기록한 후에, 전송 운반 프로세서에 전달하여 프로세싱(411)을 개시한다. 그 전송 프레임 소프트웨어는 운반 채널 2에 대한 제어 블록을 공유 메모리에 기록한 후에, 운반 채널 1에 대한 제어 블록과 새로운 제어 블록을 링크하거나 전송 운반 프로세서에 전달하여 프로세싱(413)을 개시한다. 그 전송 프레임 소프트웨어는 CCTrCh 1에 대한 전송 복합 제어 블록을 공유 메모리에 기록하고, 전송 복합 프로세서에 전달하여 프로세싱(415)을 개시한다. 그 전송 칩 소프트웨어는 프레임 N의 타임 슬롯 (1)에 대한 제어 블록을 공유 메모리에 기록한다.
시간 N(297)에서, 전송 칩 소프트웨어는 프레임 N의 타임 슬롯(2)에 대한 제어 블록을 공유 메모리(419)에 기록한다. 그 전송 프레임 소프트웨어는 cctrch 1에 대한 전송 복합 제어 블록을 공유 메모리(419)에 기록하고, 전송 복합 프로세서에 전달하여 프로세싱(421)을 개시한다. 그 전송 칩 소프트웨어는 전송 프레임 소프트웨어를 중단하고, 프레임 N의 타임 슬롯(2)에 대한 제어 블록을 공유 메모리(423)에 기록한다. 그 전송 프레임 소프트웨어는 ccrtch 1에 대한 전송 복합 제어 블록을 공유 메모리에 기록하는 것을 종료하고, 전송 복합 프로세서에 전달하여 프로세싱(425)을 개시한다.
그 전송 운반은 운반 채널 1에 대한 운반 데이터를 판독하여, 인터리브된 데이터의 4개의 프레임을 공유 메모리(440)로 출력한다. 그 전송 운반은 운반 채널 2에 대한 공유 메모리로부터의 운반 데이터 및 제어 블록을 판독하고, 인터리브된데이터의 4개의 프레임을 공유 메모리(442)로 출력한다.
그 전송 복합 프로세서는 제어 블록, 운반 채널 1의 출력 데이터의 제1 프레임, 및 운반 채널 2의 출력 데이터의 제1 프레임을 판독하고, 그 데이터를 처리하여, 자원 단위 데이터를 공유 메모리에 기록한다.그 전송 복합 프로세서는 그 전송 운반 프로세서가 운반 채널 1 및 운반 채널 2에 대하여 인터리브된 데이터를 기록하는 것을 종료한다. 그 전송 복합 프로세서는 제어 블록, 운반 채널 1의 출력 데이터의 제2 프레임 및 운반 채널 2의 출력 데이터의 제2 프레임을 판독하고, 데이터를 처리하여, 자원 단위 데이터를 공유 메모리(462)에 기록한다.
칩 레이트 프로세서는 cctrch 1의 제1 OTA 프레임의 제1 타임 슬롯에 대한 자원 단위 데이터를 판독하여, 소프트 부호(480)들을 출력한다. 이 전송 칩 레이트 프로세서는 cctrch 1의 제1 OTA 프레임의 제2 타임 슬롯에 대한 자원 단위 데이터를 판독하여, 소프트 부호들을 출력한다. 이것은 cctrch 1의 제1 OTA 프레임의 제3 타임 슬롯에 대한 자원 단위 데이터를 판독하는 전송 칩 레이트 프로세서에 후속하여, 소프트 부호(482)를 출력한다.
바람직한 소프트웨어 설계는 메세지 루프의 대기를 개시하는(201) 시스템과 함께 도 8의 상위 레벨 상태도에 도시된 바와 같이 전송 프레임이 메세지 기반 이벤트 구동 시스템이 될 수 있도록 하는 것이다. 도달하는 구성 메세지들은 메세지 루프의 대기(201)시에 상태 변경을 일으켜, 데이터베이스에 데이터를 위치시키거나 갱신하는 서비스 루틴으로 호출한다. 예컨대, 이 시스템은 하드웨어의 초기화를 필요로 하고, 그 상태 변경은 메세지 루프의 대기시(201)에 검출되며, 하드웨어를 초기화(209)하기 위한 호출이 실행된다. 그 호출을 다시 받을 때, 그 갱신 계류 중인 데이터베이스(233) 기능이 실행되고, 그 적절한 데이터베이스로의 하드웨어 구성 데이터 전달은 수행된다. 모든 구성 변경 및 데이터 전달이 수행되는 경우에, 메세지 루프의 대기(201)는 그 실행(N)(225) 기능을 호출한다. 이러한 기능은 마지막 프레임 틱(tick)(203) 이래로 어떤 데이터베이스가 갱신 또는 변경되었는지에 관한 정보를 유지하는 데이터베이스 레지스터를 발생한다.
이러한 3GPP 예에서, 프레임 틱이 10㎳ 마다 발생하고, 메세지 루프의 대기(201)에 의해 검출된다. 이 시스템은 프레임 틱(203) 보조 루틴으로 들어간다. 전술한 실행(n) 기능(225)로부터 데이터베이스 레지스터에 수기 신호를 보내는 데이터베이스는 갱신되고(205), 그 데이터 프로세싱의 셋업 및 개시(207)는 실행된다.
구성 TrCh(209), 해제 TrCh(211), 구성 라디오 링크(215), 해제 라디오 링크 (217), 해제 물리 채널(219)의 추가적인 상태들은 메세지 루프(201)가 찾는 다른 루틴들의 예들이다. TrCh 데이터(221) 루틴은 그 블록 전달을 셋업하는 보조 루틴이다.
도 5는 본 발명의 공유 메모리 액세스 기법을 이용하는 링크된 목록 기법 및 제어 블록을 도시한다. 하드웨어 레지스터(151)는 메모리 제어 블록(155)의 개시 어드레스를 포함한다. 파라메터 및 데이터가 2개 이상의 블록에 걸쳐 있는 경우에, 링크된 목록 매커니즘은 일정한 전송을 허용한다. 예컨대, 제어 블록(155)은 제2 제어 블록(165)에 포인터인 그것의 최종 엔트리를 링크된 목록으로서 메모리에 상주시킨다.
프로세서(313) 또는 그 SMA(315)에 의해 메모리 액세스가 제공된다. 예컨대, 하드웨어 레지스터(151)는 파라메터 및 데이터로 로딩되는 제어 블록(155)이 개시 어드레스를 갖는다. 동작시, SMA(315) 또는 프로세서(315)에 의한 실행 메모리 액세스에 의해 복합 블록에 대하여 데이터를 전달할 수 있다.
예컨대, 제어 블록(155)에서 파라메터(154)들의 제1 세트는 어드레스(0100h)에서 개시한다. 메모리 어드레스 포인터는 처음에 0100h로 설정되고, 파라메터 (154)는 전달된다. 메모리 어드레스 포인터는 0104h인 다음 메모리 어드레스로 증가되고, 파라메터 (157)들은 전달된다. 이러한 프로세스는 메모리 어드레싱이 어드레스(0118h)에 도달할 때까지 반복된다.
011Ch에서, 프로세서(313) 또는 SMA(315)는 초기에 셋업되거나, 011C8h에 위치된 데이터의 프레그에 의해 셋업되며, 데이터 블록_1 (162)의 제1 어드레스를 갖는 메모리 어드레스 포인터를 스왑(swap)한다. 그 다음에, 데이터 블록_1 안에 데이터는 순차적으로 전달된다. 그 전달의 종료시, 그 메모리 어드레스 포인터는 다시 스왑되고, 증가되며, 데이터 블록_2 (164)로부터 추가적으로 데이터를 순차적으로 획득하기 위하여 메모리 어드레스 포인터를 스왑하는 제어 블록(155)의 어드레스(0120h)로 포인트한다.
데이터 블록_2(164)로부터 복귀할 때, 메모리 어드레스 포인터는 Next_Chain _Address(160)인 0124h에 있다. 이러한 어드레스에 위치한 데이터는 파라메터(166) 및 데이터 블록(176-180)에 포인팅하는 데이터 블록 어드레스(168-174)를 포함하는 다음 제어 블록(165)의 제1 어드레스이다. 이러한 링크된 목록의 끝에는 링크 목록들의 끝을 표시하는 플래그(174)가 있다.
도 10에는 공유 메모리로부터의 적합한 블록 로딩 프로세스가 도시된다. 전형적인 구현에는 이중 포트 메모리에 기록 액세스와 관련된 타이밍 문제들이 있다. 2개 이상의 엔티티가 동일한 메모리 영역에 액세스를 시도하는 경우, 특히 기록 동작을 수행하는 경우에 논점들이 발생한다. 이러한 문제들을 해결하기 위한 하나의 가능한 기법은 복합/운반 프로세서가 휴지 상태인 경우에 제어 블록 기록을 허용하는 것이다.
새로운 블록이 이용가능해짐으로써(202), 복합/운반 프로세서가 휴지 상태인 경우인지를 알기 위한 점검이 이루어진다. 복합/운반 프로세서가 사용중인 경우에, 체인 포인터는 중복 기록되고(208), 그 제어 루프는 프로세서의 상태를 점검하기 위하여 다시 점검한다. 복합/운반 프로세서가 휴지 상태인 경우에, 공유 메모리 액세스(SMA : shared memory acess) 포인터는 기록(206)되고, 그 데이터 기록은 개시된다(210). 보다 많은 제어 블록(212)에 대한 점검이 수행된다. 제어 블록이 보다 많이 있는 경우에, 점검 프로세서 상태로 다시 제어를 루프한다. 보다 많은 제어 블록들이 있는 경우에, 그 블록 로딩은 종료하고, 시스템은 복귀할 것이다(214).
TDD 방식으로 전송하기 위한 물리 계층 처리에 대한 바람직한 실시예는 다음과 같이 제어 블록들을 파라메터로 나타내기 위하여 도시된다. 전송 가능한 데이터를 발생하기 위하여, 제어 블록 운반 채널 프로세서(307), 전송 복합 채널 프로세서(309), 및 전송 칩 레이트 프로세서(311)가 이용된다. 데이터의 제1 블록은 공유 메모리(315)로부터 전송 운반 채널 프로세서(307) 블록으로 보내진다. 운반 블록들은 발생되고, CRC(cyclical redundancy check)는 CRC 첨부 프로세서에서 각각의 새로운 운반 블록에 부가된다. 바람직하게 구현하면, 8, 12, 16 및 24 비트 CRC를 아무것도 포함하지 않는 통상적인 CRC 타입들이 발생된다.
표 1은 전송 운반 채널 프로세서(307) 블록으로 로딩된다.
제어 블록 파라메터 해설/설명
서비스 품질 CRC. CRC 비트수/4 코딩 타입. 00=none. 01=1/2 conv. 11=1/3 conv.: 인터리브 레이트. 00=10㎳. 01=20㎳. 10=40㎳. 11=80㎳
방식 :NCOL-P(인터리버 매트릭스에서 컬럼수)00=P.01=P+1.10=P+1 및 K=C*R.11=P-1.:MAC 헤더 패드 비트
시퀀스 번호 : 각각의 운반 채널을 식별하는데 이용됨
운반 블록의 갯수 : 운반 채널에서 운반 블록수
운반 블록 크기 : 마지막 32 비트 입력 워드에서 비트수. 0은32를 의미한다.: 운반 블록당 비트수. 다음 32 배수까지 회전
코더 입력 크기 : 코더 블록당 비트수
코더 출력 크기 : 제1 코드 블록에서 필러 비트수
크딩 블록 크기 : 코더 블록당 비트수
코딩 블록 필러 비트 : 제1 코드 블록에서 필러 비트수
터보 인터리버 제어 : 운반 채널의 행수: 원시근: 소수
터보 인터리버 소수 테이블 터보 인터리버용 소수 테이블(10 워드)
인터리버 메모리 어드레스 프레임 목적지 어드레스, TTI와 상관없는 8 어드레스
운반 블록 메모리 어드레스 운반 블록 소스 어드레스. 운반 블록당하나
다음 TrCH 제어 블록 어드레스/종료 다음 운반 채널에 대한 제어 블록으로 포인터(보다 많이 프로세스하는 경우). 비트 31을 갖는 NULL(0 값) 포인터는 전송 채널이 없는 것을 표시한다(즉, 0X80000000의 값은 항상 마지막 운반 채널를 표시하는데 이용된다).
TrBlk 연결/코드 블록 분할 프로세서(44)는 운반 블록의 전송 시간 간격(TTI)의 가치를 생성하는데, 그 블록수는 특정 전송 채널에 대하여 선택된 운반 포멧에 의존한다. 그 분할 프로세서(44)는 또한 그 블록들을 단일 엔티티에 연결한다.
소정의 운반 채널에 대한 코드 블록들은 채널 코더 프로세서(46)로 전달된다. 입력 데이터 파일에 특정된 소정의 운반 채널에 대한 코딩 타입에 따라, 그들은 적합한 채널 코더 기능으로 전달된다. 표 1을 참조하면, 비트(10, 11)들은 소정 타입의 코딩으로 설정된다. 비트들이 00으로 설정되면, 코딩은 없다. 비트들이 01, 10 및 11로 설정되면, 그 코딩은 레이트 1/2 콘볼루션, 레이트 1/3 콘볼루션 및 터보이다. 바람직한 실시예에서 가능한 코딩 타입은 3GPP TSG-RAN "멀티플렉싱 및 채널 코딩" 3GPP TS 25.212에 의해 정의된다. 이렇게 파라메터로 나타낸 하드웨어 기반 기법은 고성능 레벨, 예컨대, 콘볼루션 인코딩을 위한 비트마다 1 클럭 및 터보 인코딩을 위한 비트마다 2 클럭에서 코딩을 허용한다. 이것은 동일한 기능이 통상적으로 소프트웨어에서 실행되는 것보다 10배 내지 100배 고속이다(클록 레이트마다).
채널 코딩 후에, 그 코딩된 블록들은 라디오 프레임 이퀄라이제이션(45) 프로세스에서 레이트 메칭 프로세스에 의해 순서대로 처리된다. 이것은 인코딩된 블록들의 연결을 효율적으로 실행한다. 그 다음에, 그 출력은 제1 인터리버(50) 프로세스로 보내진다. 그 인터리빙은 표 1에서 소프트웨어 파라메터인 TTI 인터리버 레이트에 의존한다. 예컨대, 00은 10 밀리초의 인터리브용 서비스 레지스터 품질의 비트(8.9)로 설정된다. 20. 40 및 80㎳ TTI에 대하여, 01, 10 및 11의 값은 비트(8,9)로 각각 설정된다. 이 데이터는 라디오 프레임 분할 프로세스(50)로 분할되어, 전송 복합 채널 프로세서(309) 블록을 준비하는 공유 메모리(315)로 복귀된다.
전송 복합 채널 프로세서(309) 블록은 제어 파라메터들을 따라 공유 메모리로부터 데이터를 추출하여, 물리 채널 데이터를 발생한다. 데이터의 라디오 프레임의 가치는 소정의 운반 채널에 대한 이전 블록의 제1 인터리버로부터 출력된 데이터로부터 컴파일된다.
표 2는 전송 복합 채널 프로세서(309)의 제어 블록의 포멧 파라메터 표이다.
TrCH 제어 블록 파라메터 설명
레이트 매칭 전의 비트수 Trch 이 TrCH에 대한 제1 인터리버 버퍼의 현재 컬럼(프레임)에서 비트수
레프트오버 비트수 Trch 펑쳐링 또는 반복을 위하여 고려되지 않은 운반 채널의 말미에서 비트수.터보 펑쳐에 이용됨, P2 비트
레이트 매칭 방향 비트 시퀀스가 {S,P1,P2}(순방향) 또는 {P2, P1, S}(역방향) 인지 여부를 표시. 터보 펑쳐에 이용됨. P2 비트.
레이트 매칭 타입 TURBO_PUNCTURE, REPEAT, NON_TURBO_ PUNCTURE, 또는 NONE를 표시.
레이트 매칭 컬럼 최상부 그 컬럼의 제1 비트가 규칙(S), 패러티 1(P1), 또는 패러티 2(P2) 비트
std_e_init1 제1 시퀀스에 대한 레이팅 매칭 파라메터의 초기값
std_e_plus 1 하나의 비트가 펑쳐 또는 반복되는 경우에 에러의 증분값
std_e_minus1 제1 인터리버 버퍼로부터 비트가 판독되는 경우에 에러의 감소값
std_e_init2 제2 시퀀스에 대한 레이팅 매칭 파라메터의 초기값. 터보 펑쳐에 이용됨. P2 비트
std_e_plus2 하나의 비트가 펑쳐 또는 반복되는 경우에 에러의 증가값. 터보 펑쳐에 이용됨. P2 비트
std_e_minus2 하나의 비트가 제1 인터리버 버퍼로부터 판독되는 경우에 에러의 감소값. 터보 펑쳐에 이용됨. P2 비트.
개시 어드레스 Trch 운반 채널의 개시 메모리 어드레스
예컨대, 그 레이트 매칭 타입 파라메터는 비트(28, 29)를 이용한다. 이 비트들이 00으로 설정되는 경우에, 이것은 TURBO_PUNCTURE 방식을 나타낸다. 이와 유사하게, REPEAT, NON_TURBO_PUNCTURE 및 NONE는 01, 10 및 11을 파라메터 레지스터의 비트 위치(28, 29)에 위치시킴으로서 나타낸다.
그 데이터는 운반 채널(TrCH) 멀티플렉싱 프로세스(54)에서 다른 채널과 멀티플렉싱되기 전에 레이트 매칭 프로세스(52)에 의해 매칭되는 레이트이다. 그 멀티플렉스 운반 채널 프로세서(54)의 출력은 물리 채널(PyCH)(57) 프로세서에서 물리 채널로 분할된다. 제2 인터리빙은 제2 인터리빙 프로세서(46)에 의해 수행되고, 물리 채널 프로세서(62)에서 물리 채널로 맵핑된다. 그 전송 채널 프로세싱 데이터는 전송 칩 레이트 프로세서에 의해 더욱 프로세싱하기 위하여 공유 메모리(315)로 복귀된다.
그 전송 칩 레이트 프로세서 블록(311)은 데이터를 추출하여, 그 공유 메모리(315)로부터 파라메터들을 제어한다. 바람직한 TDD의 구현에 있어서, 블록(311)은 확산, 스크램블링, 게인 어플리케이션(gain application), 포맷팅, 프리엠블 삽입, RRC 필터링을 수행하고, 타임 슬롯당 1 내지 16 자원 단위를 발생한다. 전송 칩 레이트 프로세서(311)의 I 및 Q 출력은 전송 출력이다.
도 11은 바람직한 전송 구성 타임 라인(500)을 도시하고, 다시 파라메터로 나타낼 수 있는 하드웨어 구현을 도시한다. 이 프레임들은 메세지 타임 라인(502) 상에 프레임 마커(503)에 의해 표시된다. 프레임 N(409)에서 신호를 전송하기 위하여, 그 전송용 데이터는 Execute_N(510)에서 그 프로세싱을 개시하기 전에 프레임 N-2(505) 동안에 구성되어야 한다. 프레임(N)용 데이터는 프레임 N-1 동안에 처리되어, 완벽하게 프로세싱을 종료해야 하며, 프레임 마커(503)(n)에 의한 전송을 준비해야 한다.
데이터베이스 타임 라인(504) 상의 시간 N-2(505)에서, 그 전송 채널의 프레임 하드웨어는 구성되어야 한다. 시간 N-1(507)에서, 그 개시 제어 신호는 데이터베이스로부터 블록 프로세싱을 개시하기 위하여 SMA(313)로부터 전송된다. 이 프로세싱은 전송 운반 채널 프로세서(307) 및 전송 복합 채널 프로세서(309)에서 실행되어, 그 전송 프레임 수신 프로세서를 만든다. 시간 N(509)에서, 그 전송 칩 프로세서(311)는 데이터베이스로부터 수신되는 데이터를 프로세싱한다.
물리 채널 프로세싱을 통해 데이터 흐름을 설명하기 위하여, 도 12는 FDD 전송용 데이터의 흐름을 도시한다. 도 12에 있어서, 그 운반 채널은 2개의 물리 채널에 4개의 팩터에 의해 인코딩 및 인터리빙된다. 운반 채널_1(102) 및 운반 채널_2(104)에 대한 행 데이터는 CRC가 부가되는 운반 채널 프로세싱(106)으로 전달된 SMA이고, 그 데이터는 코드 블록들로 분할된다. 그 블록들은 인코딩되고, 레이트 매칭되며, 제1 인터리빙이 수행된다. 그 데이터는 전송 채널 데이터(108-122)의 블록으로서 공유 메모리로 전송된다. 그 다음에, 그 데이터는 레이트 매칭되고, 제2 인터리빙되며, 프레임마다 한번의 레이트에서 물리 채널들로 분할되는 복합 채널 프로세싱(124)으로 전송된다. 이 물리 채널 데이터는 프레임(126-128)에 의해 물리 채널로서 주문된 공유 메모리로 전송된다. 그 다음에, 프레임 데이터에 의한 물리 채널은 확산 스크램블링되고, 프레임을 토대로 필터링되는 칩 레이트 프로세싱(130)으로 전송된다. 제어 채널은 또한 각각 발생된 프레임에 첨부된다.
각 채널 프로세서에 대한 일련의 "잡(job)"은 소프트웨어에 의해 스케쥴링되고, 공유 메모리에 유지된 링크된 목록 잡 대기 행렬을 통하여 프로세서로 나타낸다. 각각의 프로세싱 장치는 공유 메모리에 남아있는 제어 블록을 통하여 "잡"을 수신한다. 각 제어 블록의 콘텐츠는 그 블록이 제어하는 장치의 기능이다. 이 데이터 및 이 데이터의 순서는 각 장치의 기능력 및 명세서에 의해 정의된다. 각 제어 블록의 엔트리들은 그 장치에 대한 제어 파라메터 및 데이터 입력을 포인트하는 어드레스와 데이터 위치를 출력하는 어드레스를 포함한다. 제어 블록들은 함께 링크되어 제어 프로세서 오버헤드를 줄인다.
TDD 방식에서 수신 신호의 물리 계층 프로세싱에 관하여, 표 3은 바람직한 파라메터들 표가 도시된다.
이름 설명
i12 디스에이블 제2 인터리버 디스에이블
Descr 디스에이블 디스크램블러 디스에이블
TrCH의 수 CCTrCH 에서 TrCH의 수
인터리버 블록의 수 CCTrCH 에서 ILBs의 수
인터리버 블록 크기 이 ILB에서 비트수
Ts 블록수 ILB에서 비트수
모든 열의 수 제2 인터리버 매트릭스에서 모든 열의 수
행의 수 30행의 인터리버 어레이에서 행들의 수
Ts 블록 크기 비트들의 타임 슬롯 데이터 블록
자원 단위의 수 타임 슬롯에서 자원 단위의 수
자원 단위 크기 자원단위데이터블록 크기(소프트 판정수)
자원 단위 실행 크기 자원 단위로부터 판독된 실행 소프트 비트의 수
자원 단위 오프셋 반대 순서로 데이터를 맵핑한 자원 단위의 제1 데이터 워드의 개시로부터 오프셋
자원 단위 어드레스 자원 단위 데이터의 어드레스를 개시
자원 단위 결정 자원 단위에 대한 데이터는 순방향 또는 반대 순서로 맵핑될 수 있다.
예컨대, 제2 인터리빙을 디스에이블하기 위하여, "I2 디스에이블"의 비트 16은 1로 설정될 수 있다. 제어 파라메터들 및 데이터 블록들은 공유 메모리(315)로부터 수신 복합 채널 프로세서(303) 블록으로 전달된다.
도 13은 수신 구성 타임 라인(700)을 나타낸다. 그 프레임들은 메세지 타임 라인(702) 상에 프레임 마커(703)에 의해 표시된다. 프레임 N(705)에서 수신 신호를 포획하면, 그 수신 데이터는 프레임 N+1(711) 및 프레임 N+2(713) 동안에 프로세싱된다. 프레임 N+3에서, 그 수신 데이터는 상위 계층 프로세싱을 위하여 준비한다.
시간 N-1(703)에서, 특별히 수신된 프레임에 대하여 하드웨어를 구성하기 위한 소프트웨어 파라메터들은 계류 중인 데이터베이스에서 이용가능해야 한다. 시간 N(709)에서, 그 수신 칩 레이트 프로세서(301)는 그 데이터를 데이터베이스에 위치시킨다. 시간 N+1(711)에서, 그 수신 복합 채널 프로세서(303)와 수신 운반 채널 프로세서(305)로 이루어지는 수신된 프레임 프로세서는 그 수신 데이터를 처리한 후에, 그 데이터를 상위 계층으로 전송한다.

Claims (49)

  1. 시분할 듀플렉스(TDD) 모드 및 주파수 분할 듀플렉스(FDD) 모드 양쪽 모두에서 동작할 수 있는 무선 사용자 장비에 있어서,
    TDD 또는 FDD 모드 중 어느 하나의 모드에서 전송용 네트워크 데이터를 수신하고 상기 수신된 네트워크 데이터의 운반 채널들을 처리하기 위한 전송 운반 채널 프로세서(transmit transport channel processor);
    상기 처리된 운반 채널들을 수신하고 TDD 모드에서 동작할 때는 자원 유닛들(resource units)을 생성하고 FDD 모드에서 동작할 때는 물리 채널들을 생성하기 위한 전송 복합 채널 프로세서(transmit composite channel processor);
    무선 인터페이스를 통해 전송하기 위해 상기 생성된 물리적 채널들을 포멧팅하기 위한 FDD 전송 칩 레이트 프로세서; 및
    상기 무선 인터페이스를 통해 전송하기 위해 상기 생성된 자원 유닛들을 포멧팅하기 위한 TDD 전송 칩 레이트 프로세서
    를 포함하는 무선 사용자 장비.
  2. 제1항에 있어서, 상기 전송 운반 채널 프로세서, 상기 전송 복합 채널 프로세서, 상기 FDD 전송 칩 레이트 프로세서, 상기 TDD 전송 칩 레이트 프로세서, FDD 수신 칩 레이트 프로세서, TDD 수신 칩 레이트 프로세서, 수신 복합 채널 프로세서, 및 수신 운반 채널 프로세서는 시스템 버스에 결합되는 것인, 무선 사용자 장비.
  3. 제1항에 있어서, 상기 시스템 버스는 공통의 데이터 판독 버스, 데이터 기록 버스, 및 제어 버스를 포함하는 것인, 무선 사용자 장비.
  4. 제1항에 있어서, 상기 전송 운반 채널 프로세서는 TDD 및 FDD 모드에서 CRC 부착, 운반 블록 연결/코드 블록 세그먼트화, 채널 코딩, 라디오 프레임 세그먼트화, 제1 인터리빙 및 라디오 프레임 등화를 수행하는 것인, 무선 사용자 장비.
  5. 제1항에 있어서, 상기 전송 복합 채널 프로세서는 TDD 및 FDD 모드에서 레이트 정합, 트래픽 채널 멀티플렉싱, 비트 스크램블링, 물리 채널 세그먼트화, 제2 인터리빙 및 물리 채널 맵핑을 수행하는 것인, 무선 사용자 장비.
  6. 제1항에 있어서, 상기 전송 칩 레이트 프로세서는 스프레딩, 스크램블링, 펄스 성형 필터링, 및 주파수 교정을 수행하는 것인, 무선 사용자 장비.
  7. 제1항에 있어서, 상기 전송 운반 채널 프로세서 및 상기 전송 복합 채널 프로세서는 FDD 및 TDD 모드에서 동작하며, 대응하는 모드에서 동작하도록 소프트웨어에 의해 파라미터가 설정되는 것인, 무선 사용자 장비.
  8. 제1항에 있어서, 상기 생성된 자원 유닛들과 생성된 물리 채널들을 상기 무선 인터페이스를 통해 전송하기 위한 라디오 주파수 전송기를 더 포함하는, 무선 사용자 장비.
  9. 시분할 듀플렉스(TDD) 모드 및 주파수 분할 듀플렉스(FDD) 모드 양쪽 모두에서 동작할 수 있는 무선 사용자 장비에 있어서,
    FDD 포멧으로 수신된 신호들을 물리 채널들로 포멧팅하기 위한 FDD 수신 칩 레이트 프로세서;
    TDD 포멧으로 수신된 신호들을 자원 유닛들로 포멧팅하기 위한 TDD 수신 칩 레이트 프로세서;
    TDD 모드로 동작할때는 자원 유닛들을 수신하고 FDD 모드로 동작할 때는 물리 채널들을 수신하며 운반 채널들을 생성하기 위한 수신 복합 채널 프로세서; 및
    TDD 또는 FDD 모드에서 동작할 때 수신된 상기 생성된 운반 채널들을 처리하고 네트워크 데이터를 생성하기 위해 상기 수신된 운반 채널들을 처리하기 위한 수신 운반 채널 프로세서
    를 포함하는 무선 사용자 장비.
  10. 제9항에 있어서, 상기 FDD 수신 칩 레이트 프로세서, 상기 TDD 수신 칩 레이트 프로세서, 상기 수신 복합 채널 프로세서, 및 상기 수신 운반 채널 프로세서는 시스템 버스에 결합되는 것인, 무선 사용자 장비.
  11. 제9항에 있어서, 상기 시스템 버스는 공통 데이터 판독 버스, 데이터 기록 버스 및 제어 버스를 포함하는 것인, 무선 사용자 장비.
  12. 제9항에 있어서, 상기 수신 운반 채널 프로세서는 TDD 모드에서는 CRC 부착, 트래픽 블록 연결/코드 블록 세그먼트화, 채널 코딩, 라디오 프레임 등화, 제1 인터리빙 및 라디오 프레임 세그먼트화의 역과정을 수행하며, FDD 모드에서는 CRC 부착, 트래픽 블록 연결/코드 블록 세그먼트화, 채널 코딩, 레이트 정합, 제1 불연속 전송 표시 삽입, 제1 인터리빙, 라디오 프레임 세그먼트화 및 트래픽 채널 멀티플렉싱의 역과정을 수행하는 것인, 무선 사용자 장비.
  13. 제9항에 있어서, 상기 수신 복합 채널 프로세서는 TDD 모드에서는 트래픽 채널 멀티플렉싱, 비트 스크램블링, 물리 채널 세그먼트화, 제2 인터리빙 및 물리 채널 맵핑의 역과정을 수행하며, FDD 모드에서는 제2 불연속 전송 표시 삽입, 물리 채널 세그먼트화, 제2 인터리빙 및 물리 채널 맵핑의 역과정을 수행하는 것인, 무선 사용자 장비.
  14. 제9항에 있어서, 상기 수신 칩 레이트 프로세서는 스프레딩, 스크램블링, 펄스 성형 필터링, 및 주파수 교정의 역과정을 수행하는 것인, 무선 사용자 장비.
  15. 제9항에 있어서, 상기 수신 운반 채널 프로세서, 및 상기 수신 복합 채널 프로세서는 FDD 및 TDD 모드 양쪽 모두에서 동작하며, 대응하는 모드에서 동작하도록 소프트웨어에 의해 파라미터가 설정되는 것인, 무선 사용자 장비.
  16. 제9항에 있어서, 상기 수신 칩 레이트 프로세서로의 입력을 위해 상기 무선 인터페이스를 통해 자원 유닛들과 물리 채널들을 수신하기 위한 라디오 주파수 수신기를 더 포함하는 무선 사용자 장비.
  17. 시분할 듀플렉스(TDD) 모드 및 주파수 분할 듀플렉스(FDD) 모드 양쪽 모두에서 동작할 수 있는 무선 노드-B/기지국에 있어서, 사용자 장비가,
    TDD 또는 FDD 모드 중 어느 하나의 모드에서 전송용 네트워크 데이터를 수신하고 상기 수신된 네트워크 데이터의 운반 채널들을 처리하기 위한 전송 운반 채널 프로세서(transmit transport channel processor);
    상기 처리된 운반 채널들을 수신하고 TDD 모드에서 동작할 때는 자원 유닛들(resource units)을 생성하고 FDD 모드에서 동작할 때는 물리 채널들을 생성하기 위한 전송 복합 채널 프로세서(transmit composite channel processor);
    무선 인터페이스를 통해 전송하기 위해 상기 생성된 물리적 채널들을 포멧팅하기 위한 FDD 전송 칩 레이트 프로세서; 및
    상기 무선 인터페이스를 통해 전송하기 위해 상기 생성된 자원 유닛들을 포멧팅하기 위한 TDD 전송 칩 레이트 프로세서
    를 포함하는 것인, 무선 노드-B/기지국.
  18. 제17항에 있어서, 상기 전송 운반 채널 프로세서, 상기 전송 복합 채널 프로세서, 상기 FDD 전송 칩 레이트 프로세서, 상기 TDD 전송 칩 레이트 프로세서, FDD 수신 칩 레이트 프로세서, TDD 수신 칩 레이트 프로세서, 수신 복합 채널 프로세서, 및 수신 운반 채널 프로세서는 시스템 버스에 결합되는 것인, 무선 노드-B/기지국.
  19. 제17항에 있어서, 상기 시스템 버스는 공통의 데이터 판독 버스, 데이터 기록 버스, 및 제어 버스를 포함하는 것인, 무선 노드-B/기지국.
  20. 제17항에 있어서, 상기 전송 운반 채널 프로세서는 TDD 모드에서 CRC 부착, 트래픽 블록 연결/코드 블록 세그먼트화, 채널 코딩, 라디오 프레임 등화, 제1 인터리빙 및 라디오 프레임 세그먼트화를 수행하고, FDD 모드에서는 CRC 부착, 트래픽 블록 연결/코드 블럭 세그먼트화, 채널 코딩, 레이트 정합, 제1 불연속 전송 표시 삽입, 제1 인터리빙, 라디오 프레임 세그먼트화, 및 트래픽 채널 멀티플렉싱을 수행하는 것인, 무선 노드-B/기지국.
  21. 제17항에 있어서, 상기 전송 복합 채널 프로세서는 TDD 모드에서 트래픽 채널 멀티플렉싱, 비트 스크램블링, 물리 채널 세그먼트화, 제2 인터리빙 및 물리 채널 맵핑을 수행하고, FDD 모드에서는 제2 불연속 전송 표시 삽입, 물리 채널 세그먼트화, 제2 인터리빙 및 물리 채널 맵핑을 수행하는 것인, 무선 노드-B/기지국.
  22. 제17항에 있어서, 상기 전송 칩 레이트 프로세서는 스프레딩, 스크램블링, 펄스 성형 필터링, 및 주파수 교정을 수행하는 것인, 무선 노드-B/기지국.
  23. 제17항에 있어서, 상기 전송 운반 채널 프로세서, 및 상기 전송 복합 채널 프로세서는 FDD 및 TDD 모드 양쪽 모두에서 동작하며, 대응하는 모드에서 동작하도록 소프트웨어에 의해 파라미터가 설정되는 것인, 무선 노드-B/기지국.
  24. 제17항에 있어서, 상기 생성된 자원 유닛들과 생성된 물리 채널들을 상기 무선 인터페이스를 통해 전송하기 위한 라디오 주파수 전송기를 더 포함하는, 무선 노드-B/기지국.
  25. 광대역 코드 분할 다중 액세스의 시분할 듀플렉스(TDD) 및 주파수 분할 듀플렉스(FDD) 모드 양쪽 모두에서 동작할 수 있는 무선 노드-B/기지국에 있어서, 사용자 장비가,
    FDD 포멧으로 수신된 신호들을 물리 채널로 포멧팅하기 위한 FDD 수신 칩 레이트 프로세서;
    TDD 포멧으로 수신된 신호들을 자원 유닛들로 포멧팅하기 위한 TDD 수신 칩레이트 프로세서;
    TDD 모드에서 동작할 때는 자원 유닛들을 수신하고 FDD 모드에서 동작할 때는 물리 채널들을 수신하며 운반 채널들을 생성하기 위한 수신 복합 채널 프로세서; 및
    TDD 또는 FDD 모드에서 동작할 때 수신된 상기 생성된 운반 채널들을 처리하고 네트워크 데이터를 생성하기 위해 상기 수신된 운반 채널들을 처리하기 위한 수신 운반 채널 프로세서
    를 포함하는 무선 노드-B/기지국.
  26. 제25항에 있어서, 상기 FDD 수신 칩 레이트 프로세서, 상기 TDD 수신 칩 레이트 프로세서, 상기 수신 복합 채널 프로세서, 및 상기 수신 운반 채널 프로세서는 시스템 버스에 결합되는 것인, 무선 노드-B/기지국.
  27. 제25항에 있어서, 상기 시스템 버스는 공통의 데이터 판독 버스, 데이터 기록 버스, 및 제어 버스를 포함하는 것인, 무선 노드-B/기지국.
  28. 제25항에 있어서, 상기 수신 운반 채널 프로세서는 TDD 및 FDD 모드에서 CRC 부착, 운반 블록 연결/코드 블록 세그먼트화, 채널 코딩, 라디오 프레임 세그먼트화, 제1 인터리빙 및 라디오 프레임 등화의 역과정을 수행하는 것인, 무선 노드-B/기지국.
  29. 제25항에 있어서, 상기 수신 복합 채널 프로세서는 TDD 및 FDD 모드에서 레이트 정합, 트래픽 채널 멀티플렉싱, 비트 스크램블링, 물리 채널 세그먼트화, 제2 인터리빙 및 물리 채널 맵핑의 역과정을 수행하는 것인, 무선 노드-B/기지국.
  30. 제25항에 있어서, 상기 수신 칩 레이트 프로세서는 스프레딩, 스크램블링, 펄스 성형 필터링, 및 주파수 교정의 역과정을 수행하는 것인, 무선 노드-B/기지국.
  31. 제25항에 있어서, 상기 수신 운반 채널 프로세서, 및 상기 수신 복합 채널 프로세서는 FDD 및 TDD 모드 양쪽 모두에서 동작하며, 대응하는 모드에서 동작하도록 소프트웨어에 의해 파라미터가 설정되는 것인, 무선 노드-B/기지국.
  32. 제25항에 있어서, 상기 수신 칩 레이트 프로세서로의 입력을 위해 상기 무선 인터페이스를 통해 자원 유닛들과 물리 채널들을 수신하기 위한 라디오 주파수 수신기를 더 포함하는, 무선 노드-B/기지국.
  33. 복수의 소프트웨어 파라미터화가능한 제어 블록들에서의 데이터 전송 및 공유 메모리를 조정하는 무선 통신 시스템용의 공유 메모리 조정기(SMA)에 있어서,
    물리층 운반 복합 처리 시스템에서 상기 복수의 소프트웨어 파라미터화가능한 제어 블록들에서의 데이터 전송 및 파라미터 로딩을 위한 데이터 버스;
    상기 공유 메모리와 상기 복수의 소프트웨어 파라미터화가능한 제어 블록들간 데이터 전송 및 파라미터 요청을 위한 복수의 채널 요청;
    상기 복수의 소프트웨어 파라미터화가능한 제어 블록들간의 데이터 및 파라미터 전송을 허용하는 상기 SMA로부터의 복수의 승인신호(grant); 및
    어드레스 레지스터를 인크리멘트 또는 디크리멘트하는 데이터 스트로브
    를 포함하는 공유 메모리 조정기.
  34. 제33항에 있어서, 소프트웨어 파라미터화가능한 제어 블록 판독은,
    상기 소프트웨어 파라미터화가능한 제어 블록들 중 적어도 하나가 채널 요청을 활성화하고;
    소프트웨어 파라미터화가능한 제어 블록들 중 상기 적어도 하나가 상기 SMA로부터 승인 신호를 기다리고;
    상기 적어도 소프트웨어 파라미터화가능한 제어 블록들은 상기 공유 메모리로부터의 데이터를 상기 데이터 스트로브와 함께 로컬 레지스터에 스트로브하고; 및
    상기 SMA가 어드레스 레지스터를 인크리멘트하는 것인, 공유 메모리 조정기.
  35. 제33항에 있어서, 소프트웨어 파라미터화가능한 제어 블록 기록은,
    상기 소프트웨어 파라미터화가능한 제어 블록들 중 적어도 하나가 채널 요청을 활성화하고;
    상기 SMA 레지스터가 상기 적어도 하나의 소프트웨어 파라미터화가능한 제어 블록으로부터의 데이터를 기록하며;
    상기 SMA가 승인 신호를 활성화하고;
    상기 SMA가 메인 메모리 내에 데이터를 기록하고 어드레스 레지스터를 인크리멘트하며,
    상기 적어도 하나의 소프트웨어 파라미터화가능한 제어 블록이 상기 적어도 하나의 소프트웨어 파라미터화가능한 제어 블록에 의해 제공된 데이터가 메모리 내에 기록되었음을 가리키는 승인 신호를 SMA로부터 기다리는 것인, 공유 메모리 조정기.
  36. 제33항에 있어서, 소프트웨어 파라미터화가능한 제어 블록 포인터 판독 기록은,
    적어도 하나의 소프트웨어 파라미터화가능한 제어 블록이 판독 요청과 데이터 요청을 동시에 활성화하고,
    상기 SMA가 제어 채널 어드레스 레지스터 내의 현재의 제1 어드레스를 사용하여 상기 공유 메모리로부터 32-비트 워드를 판독하고,
    상기 SMA가 상기 제어 채널 어드레스 레지스터를 인크리멘트하여 그 판독된 값을 제1 데이터 어드레스 레지스터 내에 저장하며,
    상기 SMA가 접수확인통지하기 위해 승인 신호를 활성하는 것인, 공유 메모리조정기.
  37. 제33항에 있어서, 상기 SMA는 복수의 제어 프로세서들 중 적어도 하나에 접속되는 것인, 공유 메모리 조정기.
  38. 제33항에 있어서, 상기 적어도 제어 프로세서는 디지털 신호 프로세서(DSP)인 것인, 공유 메모리 조정기.
  39. 제33항에 있어서, 상기 적어도 제어 프로세서는 ARM(Advanced RISC Machine)인 것인, 공유 메모리 조정기.
  40. 제33항에 있어서, 제어 프로세서 판독은,
    상기 제어 프로세서는 상기 SMA에 요청을 활성화하고,
    상기 SMA는 프로세서 판독 요청을 활성화하고 어드레스 값을 상기 제어 프로세서에 전송하며,
    상기 SMA는 상기 프로세서 요청이 판독 요청임을 가리키고,
    상기 SMA는 한 블록의 데이터를 판독하는 것인, 공유 메모리 조정기.
  41. 제33항에 있어서, 제어 프로세서 기록은,
    상기 제어 프로세서는 상기 SMA에 요청을 활성화하고,
    상기 SMA는 프로세서 기록 요청을 활성화하고 어드레스 값을 상기 제어 프로세서에 전송하며,
    상기 SMA는 상기 프로세서 요청이 기록 요청임을 가리키고,
    상기 SMA는 한 블록의 데이터를 기록하는 것인, 공유 메모리 조정기.
  42. 무선 통신 처리용의 물리층 운반 복합 처리 방법에 있어서,
    시스템 버스에 의해 상호접속된 복수의 상호접속된 처리 블록들을 제공하는 단계로서, 상기 복수의 상호접속된 블록들은 운반 채널에 기초하여 데이터를 처리하기 위한 운반 채널 처리 블록과, 복합 채널에 기초하여 데이터를 처리하기 위한 복합 채널 처리 블록과, 무선 인터페이스와 연관된 데이터를 처리하기 위한 칩 레이트 처리 블록을 포함하고, 상기 처리 블록들 중 적어도 2개의 블록은 복수의 무선 포멧에 대해 데이터를 처리할 수 있는 것인, 상기 복수의 상호접속된 처리 블록들을 제공하는 단계;
    특정 무선 포멧에 대해 제1 세트의 파라미터들을 상기 복수의 상호접속된 처리 블록들로 프로그래밍하는 단계;
    상기 특정의 무선 포멧의 데이터를 처리하기 위해 상기 상호접속된 처리 블록들을 조작하는 단계
    를 포함하는, 물리층 운반 복합 처리 방법.
  43. 제42항에 있어서, 상기 시스템 버스는 기록 데이터 버스, 판독 데이터 버스,및 제어 버스를 포함하는 것인, 물리층 운반 복합 처리 방법.
  44. 제42항에 있어서, 상기 무선 인터페이스를 통해 신호를 수신하기 위한 수신기와 상기 무선 인터페이스를 통해 데이터를 전송하기 위한 전송기를 더 포함하는, 물리층 운반 복합 처리 방법.
  45. 무선 통신 처리용의 물리층 운반 복합 프로세서에 있어서,
    시스템 버스에 의해 상호접속된 복수의 상호접속된 처리 블록으로서, 상기 복수의 상호접속된 블록들은 운반 채널에 기초하여 데이터를 처리하기 위한 운반 채널 처리 블록과, 복합 채널에 기초하여 데이터를 처리하기 위한 복합 채널 처리 블록과, 무선 인터페이스와 연관된 데이터를 처리하기 위한 칩 레이트 처리 블록을 포함하고, 상기 처리 블록들 중 적어도 2개의 블록은 복수의 무선 포멧에 대해 데이터를 처리할 수 있는 것인, 상기 복수의 상호접속된 처리 블록;
    특정 무선 포멧에 대해 상기 복수의 상호접속된 처리 블록들로 프로그래밍되는 제1 세트의 파라미터들을 포함하고,
    상기 상호접속된 처리 블록들은 상기 특정의 무선 포멧의 데이터를 처리하기 위해 조작되는 것인, 물리층 운반 복합 프로세서.
  46. 제45항에 있어서, 상기 시스템 버스는 기록 데이터 버스, 판독 데이터 버스, 및 제어 버스를 포함하는 것인, 물리층 운반 복합 프로세서.
  47. 제45항에 있어서, 상기 무선 인터페이스를 통해 신호를 수신하기 위한 수신기와 상기 무선 인터페이스를 통해 데이터를 전송하기 위한 전송기를 더 포함하는, 물리층 운반 복합 프로세서.
  48. 광대역 코드 분할 다중 액세스의 시분할 듀플렉스(TDD) 및 주파수 분할 듀플렉스(FDD) 모드 양쪽 모두에서 동작할 수 있는 무선 사용자 장비를 위한 방법에 있어서,
    TDD 또는 FDD 모드에서의 전송을 위한 복수의 네트워크 데이터를 수신하는 단계;
    전송 운반 채널 프로세서에서, 상기 수신된 네트워크 데이터의 제1 세트의 운반 채널들을 처리하는 단계;
    전송 복합 채널 프로세서에서, 상기 처리된 제1 세트의 운반 채널들을 수신하여 TDD 모드에서 동작할 때에는 제1 세트의 자원 유닛들을 생성하고 FDD 모드에서 동작할 때는 제1 세트의 물리 채널들을 생성하는 단계;
    FDD 전송 칩 레이트 프로세서에서, 상기 생성된 제1 세트의 물리 채널들을 전송용으로 포멧팅하는 단계;
    TDD 전송 칩 레이트 프로세서에서, 상기 생성된 제1 세트의 자원 유닛들을 포멧팅하는 단계;
    라디오 주파수 전송기에서, 상기 생성된 물리 채널들과 자원 유닛들을 무선인터페이스를 통해 전송하는 단계;
    라디오 주파수 수신기에서, 상기 무선 인터페이스로부터 신호를 수신하는 단계;
    FDD 수신 칩 레이트 프로세서에서, FDD 포멧으로 수신된 상기 수신 신호를 제2 세트의 물리 채널로 포멧팅하는 단계;
    TDD 수신 칩 레이트 프로세서에서, TDD 포멧으로 수신된 상기 수신 신호를 제2 세트의 자원 유닛으로 포멧팅하는 단계;
    수신 복합 채널 프로세서에서, TDD 모드에서 동작할 때는 상기 제2 세트의 자원 유닛들을 수신하고 FDD 모드에서 동작할 때는 상기 제2 세트의 물리 채널들을 수신하며, 제2 세트의 운반 채널들을 생성하는 단계;
    수신 운반 채널 프로세서에서, 네트워크 데이터를 생성하기 위해 TDD 또는 FDD 모드에서 동작할 때 수신된 상기 생성된 제2 세트의 운반 채널들을 처리하는 단계
    를 포함하는 방법.
  49. 제48항에 있어서, 공통의 데이터 판독, 데이터 기록, 및 제어 버스를 상기 전송 운반 채널 프로세서, 상기 전송 복합 채널 프로세서, 상기 FDD 전송 칩 레이트 프로세서, 상기 TDD 전송 칩 레이트 프로세서, 상기 FDD 수신 칩 레이트 프로세서, 상기 TDD 수신 칩 레이트 프로세서, 상기 수신 복합 채널 프로세서 및 상기 수신 운반 채널 프로세서에 결합하는 단계를 더 포함하는 방법.
KR1020047016431A 2002-04-15 2003-04-15 물리 계층 처리를 위한 소프트웨어 파라미터화가능한 제어 블록들 KR100626195B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37276302P 2002-04-15 2002-04-15
US60/372,763 2002-04-15
PCT/US2003/011415 WO2003090011A2 (en) 2002-04-15 2003-04-15 Software parameterizable control blocks for use in physical layer processing

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015797A Division KR100886729B1 (ko) 2002-04-15 2003-04-15 물리층 처리용을 위한 소프트웨어 파라미터화가능한 제어블록들

Publications (2)

Publication Number Publication Date
KR20040111514A true KR20040111514A (ko) 2004-12-31
KR100626195B1 KR100626195B1 (ko) 2006-09-21

Family

ID=27789178

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020057015797A KR100886729B1 (ko) 2002-04-15 2003-04-15 물리층 처리용을 위한 소프트웨어 파라미터화가능한 제어블록들
KR20-2003-0011613U KR200318729Y1 (ko) 2002-04-15 2003-04-15 광대역 코드 분할 다중 접속의 시간 분할 이중 방식 및주파수 분할 이중 방식에서 동작할 수 있는 사용자 장비
KR1020047016431A KR100626195B1 (ko) 2002-04-15 2003-04-15 물리 계층 처리를 위한 소프트웨어 파라미터화가능한 제어 블록들
KR1020040043027A KR100637781B1 (ko) 2002-04-15 2004-06-11 광대역 코드 분할 다중 접속의 시간 분할 이중 방식 및주파수 분할 이중 방식에서 동작할 수 있는 사용자 장비
KR1020050080674A KR20050095559A (ko) 2002-04-15 2005-08-31 광대역 코드 분할 다중 접속의 시간 분할 이중 방식 및주파수 분할 이중 방식에서 동작할 수 있는 사용자 장비
KR1020080034841A KR20080041162A (ko) 2002-04-15 2008-04-15 광대역 코드 분할 다중 접속의 시간 분할 이중 방식 및주파수 분할 이중 방식에서 동작할 수 있는 사용자 장비

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020057015797A KR100886729B1 (ko) 2002-04-15 2003-04-15 물리층 처리용을 위한 소프트웨어 파라미터화가능한 제어블록들
KR20-2003-0011613U KR200318729Y1 (ko) 2002-04-15 2003-04-15 광대역 코드 분할 다중 접속의 시간 분할 이중 방식 및주파수 분할 이중 방식에서 동작할 수 있는 사용자 장비

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020040043027A KR100637781B1 (ko) 2002-04-15 2004-06-11 광대역 코드 분할 다중 접속의 시간 분할 이중 방식 및주파수 분할 이중 방식에서 동작할 수 있는 사용자 장비
KR1020050080674A KR20050095559A (ko) 2002-04-15 2005-08-31 광대역 코드 분할 다중 접속의 시간 분할 이중 방식 및주파수 분할 이중 방식에서 동작할 수 있는 사용자 장비
KR1020080034841A KR20080041162A (ko) 2002-04-15 2008-04-15 광대역 코드 분할 다중 접속의 시간 분할 이중 방식 및주파수 분할 이중 방식에서 동작할 수 있는 사용자 장비

Country Status (14)

Country Link
US (2) US7496074B2 (ko)
EP (2) EP1495567B1 (ko)
JP (3) JP2005522963A (ko)
KR (6) KR100886729B1 (ko)
CN (2) CN1647429B (ko)
AT (1) ATE350822T1 (ko)
AU (1) AU2003223595A1 (ko)
CA (1) CA2482616A1 (ko)
DE (2) DE20305986U1 (ko)
ES (1) ES2276058T3 (ko)
HK (1) HK1060493A2 (ko)
NO (1) NO20044923L (ko)
TW (6) TWI315135B (ko)
WO (1) WO2003090011A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409139B1 (ko) * 2005-08-19 2014-06-17 소니 주식회사 셀룰러 통신 시스템의 듀플렉스 동작

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2797736B1 (fr) * 1999-08-19 2001-10-12 Mitsubishi Electric France Procede de configuration d'un systeme de telecommunications
US7583619B2 (en) * 2002-12-16 2009-09-01 Nortel Networks Limited Wireless access communications network
KR101000388B1 (ko) * 2003-05-15 2010-12-13 엘지전자 주식회사 이동 통신 시스템 및 이 이동 통신 시스템에서 신호를처리하는 방법
US7706347B2 (en) * 2003-05-15 2010-04-27 Lg Electronics Inc. Signal processing apparatus and method using multi-output mobile communication system
EP1751901B1 (en) 2004-05-18 2014-03-05 ST-Ericsson SA Transport channel decoding management in a umts mobile receiver
AU2005274707A1 (en) * 2004-07-26 2006-02-23 Interdigital Technology Corporation High speed downlink packet access co-processor for upgrading the capabilities of an existing modem host
EP1832028B1 (en) 2004-10-12 2018-01-31 TQ Delta, LLC Resource sharing in a dsl transceiver
KR100647724B1 (ko) * 2004-10-28 2006-11-28 주식회사알에프윈도우 이동형 무선 사설교환장치
KR100663488B1 (ko) * 2004-10-29 2007-01-02 삼성전자주식회사 재구성가능한 하드웨어 구조를 가지는 통신시스템 및 그에의한 재구성 방법
US7929410B2 (en) * 2005-06-29 2011-04-19 Interdigital Technology Corporation Protocol engine for processing data in a wireless transmit/receive unit
CN1893342B (zh) 2005-07-05 2010-06-09 上海原动力通信科技有限公司 多载波hsdpa的业务传输信道编码方法和编码装置
KR101211807B1 (ko) 2006-01-05 2012-12-12 엘지전자 주식회사 이동통신 시스템에서 무선단말의 동기상태 관리방법
USRE43949E1 (en) 2006-01-05 2013-01-29 Lg Electronics Inc. Allocating radio resources in mobile communications system
KR101319870B1 (ko) 2006-01-05 2013-10-18 엘지전자 주식회사 이동 통신 시스템에서의 핸드오버 방법
KR101203841B1 (ko) 2006-01-05 2012-11-21 엘지전자 주식회사 무선 통신 시스템에서의 페이징 메시지 전송 및 수신 방법
KR20070080552A (ko) 2006-02-07 2007-08-10 엘지전자 주식회사 이동 통신 시스템에서의 응답 정보 전송 방법
KR100912784B1 (ko) 2006-01-05 2009-08-18 엘지전자 주식회사 데이터 송신 방법 및 데이터 재전송 방법
JP4806030B2 (ja) 2006-01-05 2011-11-02 エルジー エレクトロニクス インコーポレイティド 移動通信システムで信号を転送する方法
WO2007078156A2 (en) 2006-01-05 2007-07-12 Lg Electronics Inc. Transmitting data in a mobile communication system
WO2007078171A2 (en) 2006-01-05 2007-07-12 Lg Electronics Inc. Method of transmitting feedback information in a wireless communication system
KR101265628B1 (ko) 2006-01-05 2013-05-22 엘지전자 주식회사 이동 통신 시스템에서의 무선 자원 스케줄링 방법
US8493854B2 (en) 2006-02-07 2013-07-23 Lg Electronics Inc. Method for avoiding collision using identifier in mobile network
KR101387475B1 (ko) 2006-03-22 2014-04-22 엘지전자 주식회사 복수의 네트워크 엔터티를 포함하는 이동 통신시스템에서의 데이터 처리 방법
EP2173071B1 (en) 2006-04-12 2013-06-26 TQ Delta, LLC Packet retransmission and memory sharing
US7447846B2 (en) 2006-04-12 2008-11-04 Mediatek Inc. Non-volatile memory sharing apparatus for multiple processors and method thereof
WO2007148881A2 (en) 2006-06-21 2007-12-27 Lg Electronics Inc. Method of supporting data retransmission in a mobile communication system
KR20070121505A (ko) 2006-06-21 2007-12-27 엘지전자 주식회사 무선링크 재설정 방법
EP2044790B1 (en) * 2006-06-23 2014-04-09 LG Electronics Inc. A method of efficiently utilizing resources in a wireless communication system
US20070299297A1 (en) * 2006-06-26 2007-12-27 Robert Jarvik Textured conforming shell for stabilization of the interface of precision heart assist device components to tissues
US20080019336A1 (en) * 2006-07-24 2008-01-24 Provigent Ltd. Point-to-point link using partial transmit time periods on separate transmit and receive frequencies
US8737313B2 (en) 2006-08-07 2014-05-27 Qualcomm Incorporated Transmit time segments for asynchronous wireless communication
US9008002B2 (en) 2006-08-07 2015-04-14 Qualcomm Incorporated Conditional requests for asynchronous wireless communication
US8340027B2 (en) 2006-08-07 2012-12-25 Qualcomm Incorporated Monitor period for asynchronous wireless communication
US8416762B2 (en) 2006-08-07 2013-04-09 Qualcomm Incorporated Message exchange scheme for asynchronous wireless communication
US8576807B2 (en) * 2007-06-25 2013-11-05 Qualcomm Incorporated Channel interleaving structure for a wireless communication system
US7844217B2 (en) 2007-10-01 2010-11-30 Provigent Ltd. Point-to-multipoint communication terminal having a single RF chain
TW201012262A (en) 2007-10-18 2010-03-16 Interdigital Tech Corp UMTS FDD modem optimized for high data rate applications
US7945217B2 (en) 2007-11-13 2011-05-17 Provigent Ltd. Multi-mode baseband-IF converter
DK3144672T3 (en) 2007-11-21 2018-12-03 Cosmosid Inc GENOME IDENTIFICATION SYSTEM
US20090161647A1 (en) * 2007-12-20 2009-06-25 Russ Mestechkin Td-scdma uplink processing
US8391267B2 (en) 2007-12-20 2013-03-05 Mediatek Inc. TD-SCDMA uplink processing for synchronization of signals at base station receiver
US8094641B2 (en) 2007-12-20 2012-01-10 Mediatek Inc. TD-SCDMA uplink processing
US7991368B2 (en) 2007-12-27 2011-08-02 Provigent Ltd Integrated RF-IF converter
WO2009096658A1 (en) 2008-01-31 2009-08-06 Lg Electronics Inc. Method for determining transport block size and signal transmission method using the same
KR101526990B1 (ko) * 2008-01-31 2015-06-11 엘지전자 주식회사 전송 블록 크기 결정 방법 및 이를 이용한 신호 전송 방법
EP2094039B1 (en) 2008-02-20 2016-11-09 Amazon Technologies, Inc. Method and apparatus for processing padding buffer status reports
CN101953095B (zh) * 2008-02-20 2013-06-05 Lg电子株式会社 处理填充式缓冲区状态报告的方法和装置
US8576955B2 (en) 2008-03-28 2013-11-05 Qualcomm Incorporated Architecture to handle concurrent multiple channels
US8537750B2 (en) * 2009-06-02 2013-09-17 Futurewei Technologies, Inc. System and method for transport block size design for multiple-input, multiple-output (MIMO) in a wireless communications system
US8873582B2 (en) * 2010-04-08 2014-10-28 Lg Electronics Inc. Method for transmitting PPDU in wireless local area network and apparatus for the same
CN102237953B (zh) * 2010-05-05 2014-06-11 中兴通讯股份有限公司 一种lte下行业务信道解速率匹配的方法及装置
JP2012099989A (ja) * 2010-11-01 2012-05-24 Fujitsu Ltd 無線通信装置および復号処理方法
TWI551174B (zh) * 2010-12-31 2016-09-21 電信科學技術研究院 使用者設備雙工規格訊息之獲取方法及設備
US8406709B2 (en) 2011-02-27 2013-03-26 Provigent Ltd. Carrier recovery in re-modulation communication systems
US9204460B2 (en) 2011-06-06 2015-12-01 Telefonaktiebolaget L M Ericsson (Publ) Methods and systems for a generic multi-radio access technology
US8989577B2 (en) 2012-06-21 2015-03-24 Qualcomm Incorporated Methods and systems for implementing time-division duplexing in the physical layer
US9071358B2 (en) 2012-06-21 2015-06-30 Qualcomm Incrorporated Repeater fiber-coax units
US9363017B2 (en) 2012-07-06 2016-06-07 Qualcomm Incorporated Methods and systems of specifying coaxial resource allocation across a MAC/PHY interface
CN103580816B (zh) * 2012-08-03 2018-05-15 中兴通讯股份有限公司 一种上行接收方法及装置
US9312994B2 (en) * 2013-09-30 2016-04-12 Telefonaktiebolaget Lm Ericsson (Publ) Downlink physical layer processing in wireless networks with symbol rate mapping
US11272380B2 (en) 2016-12-13 2022-03-08 Qualcomm Incorporated Methods and apparatus for managing code block interleaving
TWI694331B (zh) * 2018-12-28 2020-05-21 瑞昱半導體股份有限公司 共享記憶體的雙模網路通訊裝置
CN113904736B (zh) * 2021-09-18 2023-05-23 中国电子科技集团公司第二十九研究所 一种多通道射频信号路由装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853727B2 (ja) * 1994-02-22 1999-02-03 日本ビクター株式会社 再生プロテクト方法及びプロテクト再生装置
US5546420A (en) 1994-04-29 1996-08-13 At&T Corp. Methods of and devices for enhancing communications that use spread spectrum technology by using variable code techniques
US5959980A (en) * 1995-06-05 1999-09-28 Omnipoint Corporation Timing adjustment control for efficient time division duplex communication
JP2910990B2 (ja) 1995-11-09 1999-06-23 エヌ・ティ・ティ移動通信網株式会社 移動通信システム用送受信機
DE69630095T2 (de) 1995-11-09 2004-07-08 Ntt Docomo, Inc. Sender-Empfänger für mobile Kommunikationsanordnung mit Duplex-Frequenzverschachtelung (FDD) und Duplex-Zeitverschachtelung (TDD)
JPH09187075A (ja) * 1996-01-08 1997-07-15 Canon Inc 無線通信システム
JP3411150B2 (ja) 1996-03-22 2003-05-26 松下電器産業株式会社 Ｃｄｍａセルラ無線通信装置
US6178235B1 (en) 1996-12-13 2001-01-23 Telefonaktiebolaget Lm Ericsson Dynamic traffic distribution
US6185704B1 (en) * 1997-04-11 2001-02-06 Texas Instruments Incorporated System signaling schemes for processor and memory module
US5987010A (en) * 1997-05-15 1999-11-16 Advanced Micro Devices, Inc. System and method for providing FDD and TDD modes of operation for a wireless communications device
US6351458B2 (en) * 1997-09-22 2002-02-26 Matsushita Electric Industrial Co., Ltd. CDMA cellular wireless communication system
US6157989A (en) * 1998-06-03 2000-12-05 Motorola, Inc. Dynamic bus arbitration priority and task switching based on shared memory fullness in a multi-processor system
US6434649B1 (en) * 1998-10-14 2002-08-13 Hitachi, Ltd. Data streamer
JP2000175244A (ja) 1998-12-08 2000-06-23 Matsushita Electric Ind Co Ltd 無線通信装置及び無線通信方法
JP3593648B2 (ja) * 1999-04-02 2004-11-24 富士通株式会社 チャネルコード・デコード装置及び基地局
JP2001094490A (ja) 1999-09-22 2001-04-06 Matsushita Electric Ind Co Ltd 基地局装置及び受信信号処理方法
US6968190B1 (en) * 1999-11-29 2005-11-22 Nokia Mobile Phones, Ltd. Transfer of optimization algorithm parameters during handover of a mobile station between radio network subsystems
EP1111843A3 (en) * 1999-12-22 2003-03-26 AT&T Corp. System and method for providing wireless network coordination
FI19992810A (fi) 1999-12-29 2001-06-30 Nokia Mobile Phones Ltd Lähetin/vastaanotin ja menetelmä RF-signaalin vastaanottamiseksi lähetin/vastaanottimessa
JP3413815B2 (ja) * 2000-01-04 2003-06-09 独立行政法人通信総合研究所 無線装置
JP3343573B2 (ja) * 2000-01-04 2002-11-11 独立行政法人通信総合研究所 変復調特性を変更可能な無線装置
JP5075313B2 (ja) * 2000-01-28 2012-11-21 インフィネオン テヒノロジース アクチェンゲゼルシャフト 構成可能なスペクトル拡散通信装置のためのコンフィギュレーションを生成する方法
JP2002010339A (ja) * 2000-06-23 2002-01-11 Ntt Docomo Inc チャネル割当方法および通信装置
JP4523708B2 (ja) 2000-09-05 2010-08-11 株式会社日立国際電気 Ｃｄｍａ基地局装置
US6940827B2 (en) * 2001-03-09 2005-09-06 Adaptix, Inc. Communication system using OFDM for one direction and DSSS for another direction
US7613167B2 (en) * 2001-09-27 2009-11-03 Broadcom Corporation Method and system for upstream priority lookup at physical interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409139B1 (ko) * 2005-08-19 2014-06-17 소니 주식회사 셀룰러 통신 시스템의 듀플렉스 동작

Also Published As

Publication number Publication date
KR100626195B1 (ko) 2006-09-21
TW200401531A (en) 2004-01-16
ATE350822T1 (de) 2007-01-15
KR20050095559A (ko) 2005-09-29
DE60310905T2 (de) 2007-10-25
TWI245512B (en) 2005-12-11
ES2276058T3 (es) 2007-06-16
EP1755233A2 (en) 2007-02-21
TW590340U (en) 2004-06-01
JP2008104182A (ja) 2008-05-01
TW200807982A (en) 2008-02-01
TW201031157A (en) 2010-08-16
TW200705871A (en) 2007-02-01
EP1755233A3 (en) 2012-10-03
DE20305986U1 (de) 2003-08-21
KR100886729B1 (ko) 2009-03-04
US20040014447A1 (en) 2004-01-22
JP2005522963A (ja) 2005-07-28
CA2482616A1 (en) 2003-10-30
NO20044923L (no) 2005-01-05
CN1647429A (zh) 2005-07-27
KR100637781B1 (ko) 2006-10-25
HK1060493A2 (en) 2004-07-09
JP2007228593A (ja) 2007-09-06
CN2710288Y (zh) 2005-07-13
WO2003090011A2 (en) 2003-10-30
US7496074B2 (en) 2009-02-24
EP1495567B1 (en) 2007-01-03
KR20080041162A (ko) 2008-05-09
TWI315135B (en) 2009-09-21
KR20050096193A (ko) 2005-10-05
TW200417180A (en) 2004-09-01
US20090158008A1 (en) 2009-06-18
WO2003090011A3 (en) 2003-12-18
AU2003223595A8 (en) 2003-11-03
EP1495567A2 (en) 2005-01-12
CN1647429B (zh) 2011-06-08
AU2003223595A1 (en) 2003-11-03
US8094653B2 (en) 2012-01-10
TWI280755B (en) 2007-05-01
DE60310905D1 (de) 2007-02-15
EP1495567A4 (en) 2005-05-04
KR200318729Y1 (ko) 2003-07-02
KR20040063862A (ko) 2004-07-14

Similar Documents

Publication Publication Date Title
KR100626195B1 (ko) 물리 계층 처리를 위한 소프트웨어 파라미터화가능한 제어 블록들
CN102231916B (zh) 提供用以支持上链及下链信道的信道分派信息的方法及系统
KR101168424B1 (ko) 업링크 데이터 전송 방법 및 장치와 무선 업링크 통신 방법
US8391267B2 (en) TD-SCDMA uplink processing for synchronization of signals at base station receiver
KR100605811B1 (ko) 고속 패킷 전송 시스템에서 디레이트 매칭 방법 및 그 장치
JP2007505589A (ja) 移動通信システム及びその信号処理方法
EP3584979B1 (en) Technique for storing softbits
CN103503356A (zh) 装置和优化混合自动请求重传缓冲的方法
KR20040105255A (ko) 역방향 링크 보조 채널 스케줄링을 위한 방법 및 장치
US20090161647A1 (en) Td-scdma uplink processing
US8726135B2 (en) Wireless communication system, wireless communication apparatus, and wireless communication method
US20090161648A1 (en) Td-scdma uplink processing
Schneckenburger et al. OFDM based data link for the DLR research aircraft ATRA

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee