TWI280755B

TWI280755B - Wireless user equipments

Info

Publication number: TWI280755B
Application number: TW092128346A
Authority: TW
Inventors: Edward L Hepler; Michael F Starsinic; David S Bass; Binish P Desai; Alan M Levi
Original assignee: Interdigital Tech Corp
Priority date: 2002-04-15
Filing date: 2003-04-14
Publication date: 2007-05-01
Also published as: ES2276058T3; EP1495567A2; KR20050096193A; WO2003090011A3; HK1060493A2; US8094653B2; KR100637781B1; TW200705871A; EP1495567B1; DE60310905D1; KR20040063862A; CA2482616A1; TW200417180A; TW200807982A; JP2008104182A; KR20080041162A; TW200401531A; US20090158008A1; AU2003223595A1; DE60310905T2

Description

1280755 五、發明說明（1) 發明背景本發明大致上係關於無線通信系統。尤其是，本發明係指在此種系統之實體層（physical layer)之資料處理。在無線通信系統中，從網路所接收之資料被袼式化以便在無線介面上傳輸。相反地，在無線介面上接收的資料被處理以復原該原始的網路資料。此資料的處理被稱為實體層處理。在實體層處理資料是一種無線通信系統中的複合 (comp 1 ex)處理。圖一係第三代合作計劃（th i rd generation partnership project，3GPP)之寬頻分碼多重存取（wideband code division multiple access，W- CDMA)的分時雙工（time division duplex, TDD)模式的實體層處理之概念說明。此處理表示在傳輸器。於一類比逆向方式中，此資料在接收器被處理。然而，在接收器之實體層處理的一個差異在於接收器通常處理使處理需求變複雜的軟符元（soft symbol)。圖一也關於W-CDMA之分頻雙工（frequency division duplex，TDD)模式之向上鏈結 (uplink)。然而，每一方塊所使用的參數因TDD與FDD而有不同。傳輸用之傳輸區塊經由無線介面到達。此傳輸區塊以傳輸區塊集合的集合到達。此等區塊在特定的時間間隔内被接收，已知為傳輸時間間隔（transmissiQn time interval, TIT)。對TDD模式與FDD模式而言，可能的TIT 長度為10ms，20ms，40ms以及80ms，其分別對應丨，2, 4及8無

1280755 五、發明說明（2) 線訊框（frame)。一循環剩餘碼（circular redundancy c o d e，C R C )附加區塊4 2附加C R C位元至母一傳輸區塊。此 CRC位元係為接收器之誤差偵測所使用。此crc位元長度從較高層被發出信號。此傳輸區塊（TrBlks)被TrBlk連結/碼區塊區段方塊“ 依序連結。如果被連結區塊的位元數目大於一碼區塊所能允許的最大尺寸，此連結的區塊被區段。一頻道編碼方塊 46對此等碼區塊編碼，例如使用迴旋編碼（c〇nv〇lutiQnai cod i ng)，渦輪編碼（turbo cod i ng )。在編碼之後，此等碼區塊被連結在一起。如果被連結的碼區塊被能被分為相等長度的最小數目區段（訊框），則由無線訊框區段方塊5 〇藉由連結額外的任意位元而執行無線訊框等化。一第一交錯器（inter lever)48使所有被連結的資料交錯。接著，交錯的資料被無線訊框區段方塊50分為無線訊框區段。一速率匹配方塊5 2消除或重覆位元。此消除及重覆確保在實體層上傳輸的資料等於該頻道用之最大位元速率。每一傳輸頻道（TrCH)之速率匹配屬性由較高層發出传號。口此T r C Η多工方塊5 4接收每一頻道之一訊框的資料。每一 TrCH所接收的資料被連續多路傳輸至一碼合成傳輪頻$ (coded composite transport channel， CCTrCH)。、一實體頻道區段方塊5 8對應該多路傳輸的資料至實層。一第二交錯器6 0在整個無線訊框或每一時槽上交錯擾亂資料（scramble data)。在第二次交錯之後，被交錯曰的‘

1280755 五、發明說明（3) 資料破區分至實體頻道内的區段，由實體頻道對應方塊6 2 在空氣介面上傳輪。、每一實體頻道之資料使用個別的碼由一展開方塊64而被展開。被展開的資料使用擾亂方塊6 6以和基地台相關的二個碼而被擾亂。每個所產生的擾亂晶片（ch丨p)由一脈波成形濾、波器6 8形成脈波形狀。頻率校正方塊7 〇調整所產生仏號的頻率。此頻率校正的信號經由無線介面被幅射。 ^對同樣如圖一所示之FDD向下鏈結（down link)模式而。·此處理以概必上類似的方法被執行。然而，仍有一些 2在FDD向下鏈結中，速率匹配係於頻道編碼之後由 :主ί = ϊ L2執行。因a，並未執行無線訊框等化。傳輸，在第-交錯之前由-第-圆示方塊72插不連續傳輸（diseannecti〇n transmission, DTX^ it - f + α ”日不，並由一第二DTX指示方塊74在實體f迢對應之前插入-第二DTX指示。方法體i處理用之：方法，一種是以軟體為基礎之方法中，Λ部份的實：2礎之方法。在以軟體為基礎的邊认七、+ X體層處理係由軟體執行。以軟體為基 i私胁，C丄+ 的無性。實體層處理的參數可以簡單地由軟體版本來修改。以軟體為基礎之tu ^ ^ . 方法的缺點在於：1)軟體處理器，例 m f益或DSPS ’使用比客製化解決方案高的功率，以及2)可能需要許多處理器以執行所有需要的功能。以硬體為基礎之解決方法允許所需總晶片區域的降低

第9頁 1280755 五、發明說明（4) =及降低的功率消耗。特定環境的硬體客製及裝配產生資料處理中較好的效率。然而，此種方法降低設計的彈性。實體層處理之再裝配（rec〇nfigurati〇n)受限於初始設計中所存在的參數。因此’希望具有允許較高處理速度及彈性的實體層處理〇發明綜合說明一種於無線通訊系統中使用之實體層傳輸合成處理系統。提供複數相互連接的處理區塊。這些區塊由一讀取匯流排，一寫入匯流排以及一控制匯流排連接。這些區塊包括一傳輸頻道處理區塊，一合成頻道處理區塊以及一晶片速率（chip rate)處理區塊。這些區塊中至少有二區塊能夠處理複數無線格式的資料。第一參數集合為特定無線模式被寫入程式至區塊中。這些區塊被榛作以處理特定無線袼式模式中之資料。較佳實施例詳細說明本發明將參照所附圖式而被描述，其中自始至終相同的標號代表相同的元件雖然實體層的處理主要結合3Gpp之 TDD及FDD之較佳實施而被描述。此實體層處理可應用於其它糸統’例如分時同步分碼多重存取（t i m e s y n c h r ο η 〇 u s code division multiple access， TD-SCDMA) ， TSM ， CDMA2 00以及其它系統。較佳實體層架構3 0 〇之概述說明於圖二。此實體層可被用於無線通信系統之基地台/點B或一使用者設備。此較

第10頁 1280755 五、發明說明（5) 佳結構允許在跨越不同無線環境之實體層處理設計的彈性’例如所提出之3GPP W-CDMA系統之TDD，FDD模式及 GSM 〇

方塊301，303, 30 5, 30 7, 309及311表示一套利用可改變參數之軟體的内嵌處理器，已知為虚擬電路（virtual circuit，VCs)。一接收晶片速率處理器301連接至一資料讀取匯流排，一資料寫入匯流排以及一控制匯流排，這三者以下稱為系統匯流排3 0 2。該接收合成頻道處理器3 0 3方塊及接收傳輸頻道處理器3 0 5方塊也可被連接至系統匯流排3 0 2。此外，此二方塊也具有對接收傳輸頻道處理器3 〇 5 報告那一資料區塊已為傳輸頻道處理準備完成之連續數目匯流排。發射傳輸頻道處理器3 0 7，傳輸合成頻道處理器 3 0 9以及傳輸晶片速率處理器3 11方塊被連接至系統匯流排 3 02。共用記憶體/共用記憶體裁決器（SMA)315方塊被連接至系統匯流排302及控制處理器31 3方塊。於較佳實施例中，方塊的功能被設計以便用來執行3GPP之TDD或FDD或二者之實體層處理，雖然在其它設計中，其它實體層處理方法也可被方塊執行。

控制處理器313經由SMA315經由共用記憶體314中之控制佇列與處理方塊通信。控制處理器3 1 3放置設定及控制資料至特定共用記憶體區域内以做為每一控制方塊之資料暫存器。此共用記憶體也被當成.資料區塊放置維持器以傳輸處理區塊中的資料。這可藉由於區塊中傳輸資料之鍵結表，以每一區塊之最後元件為下一資料區塊之一位址或資

第11頁 1280755 五、發明說明（6) 料結束之指標’來達成。此技術降低實體層處理器中的緩衝。此控制處理器31 3可為一先進RISC (ARM)處理器。或可為任合後入式處理器（embedded processor)。 •共用記憶體裁決器31 5係僅為虛擬電路（virtual circui t，VC)的硬體，用以控制由主要VCs及控制處理器 313所共用之纪憶體。SMA單元包含允許所有VCs及處理器有效率—地共用此記憶體所需之位址暫存器及排序邏輯。此 Ϊ 脈週期中接受一要求至其管線(P1 11 ne) 夺二二卷一=待處理（Pending)之要求的話。此SMA位址產 ΐ二;上含將於該頻道被處理之下-記憶體存取用之將被存取之~ @ /暫存益。廷些暫存器必需被重設至將被存取之δ己憶體之記憶體位址。每—位址軟體配置’以便指示在每次存取之後；加或減少之一相關的控制位元。址w疋否將增有三種記憶體頻道的型態：丨）讀取頻問憶體傳輸至要求的單元，2)寫入頻道資料i t從八用記 :二常，取頻道及負載存取之記憶體存取取頻關種型悲。負載存取係用以傳輸來自共記=取存取二指標至SMA之一位址暫存器中。隐體之一記憶體的實施。 ° ° 有政率的鏈結表母一硬體元件被指定一或更多SMA頻道憶體及來自记憶體係由每一 SJJA頻道上之一 (handshake)所控制。要求信號被排定優= ’且傳輸至記要求/授予交談次序以便保證

第12頁 1280755 五、發明說明（7) 在週期路徑中的即時存取。一旦一要求進入管線中，相同的要求將不會被接受再次進入管線中，直到此許可被傳送。當一接收晶片速率處理器301已完成其處理，其將傳送一要求603至SMA。SMA31 5將排定要求603的優先次序並經由位址暫存器6 〇 1分派共用記憶體3丨4之一記憶體位址。此SM A隨後將傳送一寫入許可6 〇 5至要求的來源，以開始資料傳輸。一種實體層處理系統之設計是處理3GPP系統之TDD或. FDD模式或二者。於此種設計中，再參照圖一，不同的處理方塊被分為三個一般處理，傳輸頻道處理4 〇〇，合成頻道處理402以及晶片速率處理404。合成頻道處理402在合成頻道上執行並於一訊框接一訊框之基礎上執行，而晶片速率處理404也於一時槽接一時槽之基礎上執行。如圖一之TDD及FDD鏈結處理所示，此傳輸頻道處理執行CRC附加42，傳輸方塊連結44，頻道編碼46，無線訊框等化4 7，第一交錯4 8及無線訊框區段5 0之功能。對於F D D向下鏈結’傳輸頻道處理4 〇〇包括c r c附加 42，傳輸方塊連結44，頻道編碼46，速率匹配52，第一 D T X指示插入7 2，第一交錯4 8，無線訊框區段5 〇以及傳輸頻道多工54的功能。應注意的是，在TDD模式中，解速率 (de-rate)匹配52可於傳輸器或合成處理器中執行。對TDD模式及FDD模式向上鏈結而言，合成頻道處理 402執行速率匹配52，傳輸頻道多工54，實體頻道區段

第13頁 1280755 五、發明說明（8) 58，位元擾亂55，第二交錯60以及實體頻道對應62的功能。對FDD向下鏈結而言，合成頻道處理4〇2執行第二DTX 指示插入74,實體頻道區段58,第二交錯器6〇以及^體頻道對應62之功能。對TDD模式及FDD模式之向上鍵結及向下鍵結二者，晶片速率處理404執行擴展64，擾亂66Ό，脈^皮成形濾波6 8以及頻率校正7 0之功能。 / 如圖一所示，較佳者，TDD及FDD處理4〇〇，4〇3由三區段處理：1) 一傳輸頻道處理401區段，2) 一合成頻道 402區段，以及3)—晶片速率處理403區段。於圖二所示之較佳架構中，控制方魂為此傳送及接收之這些區段的每一區段產生，共6個處理區塊個接收）。此等控制區塊的運作被設定參數。因此，= =J作的方式可藉由軟體改變。這允許相同的硬體-控制區塊在不同的無線環境中使用。軟體係用來基於豆所無線系統重新設定控制區塊的參數。、/' 圖四表示控制方塊之彈性式二者中之處理的實體層處理器能;_及TDD模理器305’發射傳輸頻道處理器 3〇7，傳輸合成頻道處理器3〇9，控制理哭二 ARM，DSP或RISC處理5| )以爲亚田 -313(例如使用，不认膏f 共用記憶體/SMA 315全部被 ΐ:方ϊ:: 在TDD或FDD模式中運作。然而，的重新設定參數被傳送= Γ ㈣，新王兄疔核式改變的方塊。

1280755 五、發明說明（9) ---—— 因為在TDD及Fj)j)中的傳輸格式不同，此實體層處理哭具有二傳輸方塊，一TDD傳輸晶片速率處理器311以及一 FDDJI輸晶片速率處理器3()6。同樣地，在接收端使用二接收器方塊，一 TDD晶片速率處理器3〇1及一 FDD接收晶片理器304。TDD晶片速率處理器3〇1偵測TD])格式的信號，例如使用多使用者偵測裝置。FDD晶片速率處理器3〇4偵測 FDD格式信號，例如使用耙形接收器（Rake receiver)。當此實體層處理器在TDD模式中運作，TDD晶片速理器301及FDD傳輸晶片速率處理器311與其它6個共同使用的兀件一起被使用。當此實體層處理器在1?])])模式中運作，FDD接收晶片處理器3〇4&FDD傳輸晶片速率處理器與其它6個共同使用的元件一起被使用。既然TDD與FDD模式中僅有的硬體差異在於晶片速率接收器301，304及傳輪器311，30 6，藉由實質上使用相同的硬體方塊，可實施FDD，TDD或二者FDD· TDD實體層處理器。於一類比方式中，此硬體方塊可為除了 3Gpp之TDD及F⑽模式以外的無線系統所用。 ' 為實施僅執行TDD模式之實體層處理器，圖四之硬體方塊可被使用而不需要FDD接收及傳輸晶片速率處理器3〇4 及30 6。相反地，為實施僅執行FDD模式之實體層處理％器圖四之硬體方塊可被使用而不需要TDD接收及傳輸晶片速率處理器301及311。因此，接收合成頻道處理器3〇3，接收傳輸頻道處理器3 0 5，發射傳輪頻道處理器及傳輸合成頻道處理器3 0 7硬體實施可在不同的無線環境中使用。

第15頁 1280755_— __ 五、發明說明（10) 圖四說明一較佳之FDD模式使用者設備（UE)或基地台/ 點B之硬體元件。應注意的是，細胞搜尋3 1 6僅為UEs而存在。信號經由一天線3 1 7或使用者設備/點B之天線陣列接收。一 R F接收器3 1 6產生被接收信號之同相及正交基頻樣本〇

FDD接收晶片速率處理器30 1包括細胞搜尋及把形手指配置器316，把形手指312及資料估計器314。此細胞搜尋及把形手指配置器3 1 6執行細胞選擇並配置所接收通信之路徑以識別耙形手指（Rake f ingers)312之相位延遲。此乾形手指3 1 2收集被接收彳§ *5虎之多路經的能量此資料估計器3 1,4提供合成處理用之被接收信號的軟符元。接收合成頻道處理Is 308在資料估計器314所產生之軟符元上執行合成處理。接收傳輸頻道處理器3 〇 7包括一解交錯器/解速率匹配器5 2，一渦輪解碼器41，一腓特比解碼器（Viterbi decorder)43以及一 CRC解碼器42。此解交

錯器/解速率匹配器執行第一及第二交錯之逆轉以及速率匹配之逆轉。渦輪解碼器4 1偵測編碼的信號，而腓特比解碼器將迴旋編碼的信號43解碼。CRC解碼器42將被接收信號之CRCs解碼。在控制處理器3 1 3及SMA 3 1 5控制3 1 6的指揮下，網路資料使用FDD接收晶片速率處理3〇1，接收合成頻道處理器3 0 3以及傳輸頻道處理器3 0 5從被接收信號被復原0 在傳輸端，網路資料被發射傳輸頻道處理器3 〇 7，傳輸合成頻道處理器3 09以及FDD傳輸晶片速率處理器311處

第16頁 1280755 五、發明說明（11) ~ ^- 理’以產生一同相及正交信號。此發射傳輸頻道處理器 3 0 7 ’傳輸合成頻道處理器3〇9以及FDD傳輸晶片速率處理器311由控制處理器313&MEM/SMA控制器316指示以執行主要的處理。此同相及正交信號被評調變器3〇8轉換至_被調變的RF信號，並由天線317A或天線陣列經由無線介面發射。又圖六說明資料如何在共用記憶體3 14與傳輸用之合成方塊之間傳輸。在接收時，此處理係於逆向執行。例如，如果時間傳輸間隔（time transmission interval，TTI) 被設定為4，則有4個傳輸區塊TrBlkO-TrBlk3資料2 5 1 -2 57 將被處理。SMA 31 5將記憶體放置於共用記憶體31 4之傳輸緩衝器615中。在每一訊框時間，其為1〇ms，SMA 315傳輸資料區塊至傳輸頻道處理器30 7，其中發生CRC附件以及頻道編碼。當處理完成或大約即將完成時，SMA 315移動被、處理的資料區塊至共用記憶體314之第一交錯器緩衝器267 之中。因為TTI於本例中被設定為40ms，SMA 31 5每1 0ms傳輸父錯器緩衝器267之四分之一（一訊框）至合成頻道處理器3 0 9。在處理完成或即將大約完成之後，sjjA 3 1 5將結果放置於共用記憶體314中之一實體頻道緩衝器2 6 9之中。資料的訊框價值隨後經由SM A 3 1 5被傳輸至晶片速率處理器 3 11。被處理的資料經由無線介面被傳送至RF調變器而被發射。 °° 圖七說明以上具有10宅秒長度訊框之傳輸處理用的管線時序。二傳輸頻道及一相關的碼合成頻道被配置於訊框

第17頁 1280755 五、發明說明（12) N-2 2 9 5，且資料立即於頻道上被傳送。處理在框N - 1 2 9 6中的資料廿俏认傳輸^ C成伤

#端满人&德^^的科並傳輸訊框N29 7中之晶片處理操作編碼合成傳輸頻道j 1(CCT -air，OTA)訊框。每一水平弟一空中（〇Ver_the 伤亚且為官線中之一階（stage)。處理器的每一動作分別由盒子401 - 482代表。扁卷一丄、 ,V ^ ^ ^ - 表在母一水千區域中之動作盒顯現生L ; ί統：發生。具有箭號的虛線表示時間的依賴性。例如，當一處理器結束一處理工作理器，因此後者可開始其處理工作。 "

在時間Ν-2 295，配置傳輸頻道丨訊息由傳輸訊框軟體 ^除了配置CCTrCH頻道1 4〇2，配置傳輸頻道2

Λ心由傳輸吼框軟體接收。傳輸頻道j 4 〇 6之傳輸資料及傳輸頻道-2 407之傳輸資料被傳輸訊框軟體接收。、在時間Ν- 1 2 9 6，新的配置被合併至主動資料庫4〇9 ，。此傳輸訊框軟體將傳輸頻道1用之控制區塊寫入共用記憶體，然後告訴發射傳輸處理器開始處理4丨丨。此傳輸訊框軟體將傳輸頻道2用之控制區塊寫入共用記憶體，然後連結此新控制區塊至傳輸頻道1之共用記憶體，或告訴發射傳輸處理器開始處理41 3。此傳輸訊框軟體將CCTrChl 之傳輪合成控制區塊寫入共用記憶體，並告訴傳輸合成處理器開始處理415。此傳輸晶片軟體將訊框N之時槽i的制區塊寫入共用記憶體。。在時間N 2 97，傳輸晶片軟體將訊框N冬時槽2的控制區塊寫入共用記憶體419。此傳輸訊框軟體開始將CCTrChl

第18頁 1280755 五、發明說明（13) 之傳輸合成控制區塊寫入共用記憶體，並主士理器開始處理42 1。此傳輸晶片軟體中σ °斥傳輸合成處將訊框Ν之時槽2的控制區塊寫入共用記憶體^框軟體並訊框軟體完成CCTrCM之傳輸合成控制區‘塊至此3田^傳輪的寫入並告訴傳輸合成處理器開始處理4 2 5。^ 5己憶體發射傳輸讀取傳輸頻道！之傳輸資料並輪之4個訊框至共用記憶體440。此發射傳輸從此田乂^錯貪料取傳輸頻道2之控制區塊及傳輸資料並輸出交錯=/己料隐體讀訊框至共用記憶體4 4 2。、曰貝科之4個 :,此傳輸合成處理器讀取控制區塊，傳輸頻道丨之貝料的第一汛框，傳輸頻道2之輸出資料的第一訊框。· i 處理此資料並將資源單位資料寫入共用記憶體。此傳輸合成處理器必須等待，直到此發射傳輸處理器已經完成傳ς 頻道1及傳輸頻道2二者之交錯資料之寫入為止46〇。此傳輸合成處理器讀取控制區塊，傳輸頻道i之輸出資料的第二訊框，傳輸頻道2之輸出資料的第二訊框。其處理此 >料並將負源單位資料寫入共用記憶體4 6 2。此晶片速率處理器讀取“。“ I之第一〇ATm框之第 —時槽的資源單位資料並輸出軟符元48〇。此晶片速率處理器讀取CCTrCH 1之第一〇AT訊框之第二時槽的資源單位資料並輸出軟符元482。較佳軟體設計係使傳輸訊框成為以信息為基礎，事件驅動系蜱’如圖八之上層狀態圖式，以此系統開始於信息迴圈201之等待。一到達配置信息促使信息迴圈2〇1之等待

第19頁 1280755 五、發明說明（14) 中之狀悲改變’引起對一服務常式（routine)的呼叫，該服務常式放置或更新資料庫中之資料。例如，此系統需要一硬體重置，此狀態的改變於信息迴圈2 〇丨之等待中被该測’並執行重置硬體2 〇 9之一呼叫。從呼叫返回之後， ^新的處理中資料庫2 3 3功能被呼叫，並執行硬體配置資料至適當的資料庠之傳輸。當所有配置改變及資料傳輸被執行之後，迴圈201之等待呼叫執行（N) 22 5。此功能導致維持從最後訊框瞬間（tick)2〇3何種資料庫已被更新或改變之一資料暫存器。在3GPP之例中，一訊框瞬間每10ms發生一次，且由信息迴圈2 0 1之等待所偵測。此系統進入一訊框瞬間2 〇 3次常式（subroutine)。資料暫存器中從以上執行（n) 2 25功能被通知之資料庫被更新2 〇 5，並執行資料處理2 〇 7之設置及開始。配置TrCh 209，釋放TrCh211，配置無線鏈結215，釋放無線鏈結2 1 7，釋放實體頻道2 1 9的額外的狀態係信息迴圈201尋找之其它常式的例子。TrCh資料221常式係設定區塊傳輸之次常式。圖五係控制區塊以及使用一共用記憶體存取方法及本發明之一鏈結表圖式。一硬體暫存器1 5丨包含一記憶體控制區塊155之啟始位址。當參數及資料跨越二個或更多區塊時一鍵結表機制允許無接縫的傳輸。例如，控制區塊 1 5 5存在於記憶體中做為^一鍵結表，其最後項目係至第一控制區塊1 6 5之一指標。

第20頁 1280755 五、發明說明（15) 記憶體存取係由處理器3 1 3或SMA 3 1 5提供。例如，體暫存窃151具有控制區塊155之啟始位址，其被載入灰雙及資料。在運作中，由SM A 3丨5或處理器3丨5所存取的連^ 記憶體允許至及自合成區塊之資料傳輸。例如，控制區塊155中之參數154之第一集合開始於址0 1 0 Oh。記憶體位址指標首先被設定於〇丨〇〇h並傳輸表仅數。此記憶體位址指標被增加至下一記憶體位址，其 0 1 04h ,並傳輸參數。重覆此流程直到記憶體“ 址0118h為止。 j建仅在OllCh，此處理器3134SMA 315，藉由初始設定藉由位於011C8h之資料中之一旗標（flag)，以及，盥^ 區塊一1 1 62之第一位址交換記憶體位址指標。資料區二；斗中，資料隨後被連續轉換。在轉換完成時，記憶體位標隨後被換回亚增加，且指向控制區塊012〇h 日 155,其，亦交換此記憶體位址指標以自資料制〔塊之連續取得的額外資料。兄-164 於從資料區塊〜2 1 6 4逡回時，記愔鞅朽u^ η 1 9 4 h，盆或Μ P V + r U °心體位址♦曰標係位於 0124h 八為 Next 一 Chain 一 Address 160。位於此你从夕-欠料係到下一控制區塊165之第一位址， ^位址之貝及分別浐向眘F地η π £ #亦包括參數1 6 6以及刀別才曰向貝枓&塊176一 180之資料區此資料鏈結表的結束係指示此鏈址Ή”。在圖+矣千你Α田衣之結束的旗標174。圖十表不從共用記憶體3丨5之典型的實施中存在關於雙埠記憶體佳^塊載入流程。於來自田一個成更夕入口試圖存取相同記憶區域日寺，特別是

第21頁

1280755 五、發明說明（16) :執行寫入運作的時候。解決此問題的一種可行方法為在合成/傳輸處理器閒置時允許控制區塊寫入。 3當-新區塊變為T利用時2〇2，檢查合成/傳輸處理器是否閒置204。如合成/傳輸處理器忙錄，此鏈（chain) 指標被覆寫208’且控制迴路往回檢查處理器的狀態。如果合成/傳輸處理器閒置，一共用記憶體存取（SMA)指標被寫入2 06，且資料寫入開始21〇。開始執行更多控制區塊 212之檢查。如果有更多控制區塊，區塊載入完成且系統將返回21 4。 TDD模式中傳輸用之實體層處理之較佳實施例被描述如下，以便說明控制區塊之參數形成。為產生可傳輸的資料，使用此控制區塊發射傳輸頻道處理器3 〇 7，傳輸合成頻道處理器309，以及傳輸晶片速率處理器3〇1。資料之第一區塊首先從共用記憶體315被傳送至控制區塊發射傳輸頻道處理器307。產生傳輸區塊’並將一循環剩餘檢查 (CRC)加在CRC附加處理器42至每一新傳輸區塊。於較佳實施例中，典型的CRC型態的產生包括，無，8，12，16及24位元CRCs。（請參閱表一）

TrBlk連心/碼區塊區段處理器^ ^ 傳輸時間間隔（TTL)，i中s#產生傳輸&塊彳貝值的器44也連結此等區所、g遥夕值絡从）中£塊的數目依據為特定傳輸頻迢所迭擇之傳輸格式而定。此區段處理塊至一單一整體。 4 6 〇預定傳輸頻道之碼區塊被傳送依預定之傳輪頻道之編碼型態至頻道編碼器處理器而定，於輸入資料檔案

1280755 五、發明說明（17) 中所指定，其被傳輸至適合的頻道編碼器功能。參照表一，位元1 0及1 1被設定至想要的編碼型態。如果此等位元被設定為0 0，則沒有編碼。如果此等位元被設定為想要的

0 1，1 0及11，此編碼分別為速率1 / 2迴旋，速率1 / 3迴旋以及渦輪。較佳實施例中可能的編碼型態係由3GPP TSG-RAN ”Multiplexing and Channel Codingn3GPP TS 25.212所定義。此以可參數化的硬體為基礎之方法允許高性能準位的編碼’例如，迴旋編碼中每位元一時脈，以及渦輪編碼中每位元二時脈。這比通常於軟體中所執行的速度快丨〇至 1 0 0倍（依據時脈速率）。

在頻道編碼之後，編碼的區塊藉由無線訊框等化4 5程序中之速率匹配處理而依序被處理。這有效率地實施編碼區塊的連結。此輸出隨後被傳送至第一交錯器5 〇處理。此交錯運作係依同樣是表一之一軟體參數之TTI交錯速率而定。例如，為1 Oms的交錯，〇〇被設定至服務品質暫存器之位元8及9之中。為2 0, 40及8 0ms TTIs，01，10與11分別被設定至位元8與9之中。此資料在無線訊框區段處理5 〇中被分成區段，並回到為傳輸合成頻道處理器3 0 9區塊準備完成之共用記憶體315。

傳輸合成頻道處理器3 0 9區塊從共用記憶體3 1 5取出資料以及控制參數及程序實體頻道資料。資料的無線訊框價值符合來自預定與傳輸頻道之先前區塊的第一交錯器之資料輸出。（請參閱表二）例如，速率匹配型態參數使用位元2 8及2 9。當這些位

第23頁 1280755 五、發明說明（18) 元被設定為00，這表示TURBO一PUNCTURE模式。同樣地’ REPEAT, NON_TURBO_PUNCTURE 以及 NONE 分別藉由放置 01，10及11至參數暫存器之位元位置28, 29而被表示。此資料係由速率匹配處理52於此資料在傳輸頻道 (TrCH)多工處理54與其它頻道多工處理之前被匹配速率。多工傳輸頻道處理器54之輸出在實體頻道（PyCH) 57處理器中被區段至實體頻道内。第二交錯係由第二交錯處理器46 處理並於實體頻道處理器被對應至實體頻道。此傳輸頻道處理資料隨後被送回共用記憶體3 i 5以便被傳輸晶片速率處理益進一步處理。此傳輸晶片處理器3 11方塊隨後從共用記憶體提取資料及控制參數。在較佳之TDD實施例中，方塊3 11執行擴展，擾亂’增益應用，格式化，序文插入，rRC過濾以及產生每時槽1至1 6資源單位。傳輸用之傳輸晶片速率處理器3 11之 I及Q輸出。圖十一說明較佳之傳輸配置時間表5 〇〇並表示可重新設定參數之硬體實施的優點。此訊框由訊框標記器4 〇 9在時間 $502形成邊界。為傳輸在訊框n 409之一信號，傳輸用的貝=必需在訊框N-2 5 0 5期間於此處理在Excute — N510開始之剛，配置。訊框N之資料在訊框丨期間被處理並完全被處理完巧二且準備好由訊框標記器5 〇 3 (n)傳輸。在貧料庫時間表5 0 4之時間N- 2 5 0 5，傳輸頻道之訊框 =11被配置。在時間^：15〇7，啟始控制信號從$1^313被 4送以啟動來自資料庫之區塊處理。此處理在發射傳輸頻

1280755 五、發明說明（19) 道處理器3 0 7以及傳輸合成頻道處理器3 0 9中執行，其組成傳輸訊框接收處理器。在時間N 5 0 9，傳輸晶片處理器311 正在處理從資料庫接收之資料。為說明經由實體頻道處理之資料的流程，圖十二係 FDD傳輸之較佳資料流之說明。於圖十二中，此傳輸頻道由4的因子被編碼及交錯至二實體頻道中。傳輸頻道_i 102及傳輸頻道—2 104之原始資料被Sma傳輸至傳輸頻道處理1 0 6 ’其中CRC被加上且此資料被區段為碼區塊。此等區塊被編碼’匹配速率並執行第一交錯。做為傳輸頻道資料 1 0 8 -1 2 2之資料被傳送至共用記憶體。此資料隨後被傳送至合成頻道處理124’於其中被匹配速率，第二交錯以及以每訊框一次的速率被區段至實體頻道内。此由訊框126一 1 28排序為實體頻道之實體頻道資料由被傳送至共用記憶體。藉由訊框資> 料之實體頻道隨後被傳送至晶片速率處理；、母‘框為基礎被擴展擾亂及過滤一控制頻道，被附加至每一產生的訊框。頻道處理器之一連串"工作，，由軟體排定時間次序並:由二用5己憶體中所維持的鏈結表工作佇列而呈現至處理=，理單元經由位於共用記憶體中之控制區塊接收工-每一控制區塊的内容係其所控制之單位的功能此負料及資料的人八山〆 ^ 卜 ^…广叶的叩令由每一單元的功能性及規格所定義。每一控制區堍φ X次Μ夕仞从丨V鬼中之項目包括單位用之參數以及指向輸入負料之位址以及A 4/^ I ^

知向輸出資料位置之位址。控制區塊可被鏈結一起以降彻^^ J 啤低控制處理器成本。（請參閱表三） 1280755 五、發明說明（20) 例如，為禁能第二交錯，” 1 2禁能”之位元1 6將被設定為1。控制參數及資料區塊將從共用記憶體3 1 5被傳輸至接收合成頻道處理器303方塊。圖十三表示接收配置時間表7 0 0。訊框在信息時間表 702上被訊框標記器7 0 3形成邊界。當一被接收信號在訊框 N 7 0 5被取得時，被接收的資料在訊框FrameN + 1 711與 1?1^"1^ + 2713期間被處理。在卩『31116^3，被接收資料準備好被較高層處理。在時間N - 1 7 0 3，一特定被接收訊框之硬體配置用之軟體參數必須在處理中的資料庫中存在。在時間N 7 〇 9，接收晶片速率處理器3〇1放置此資料至資料庫内。在時間 N+1# 711，此接收的訊框處理器，其包括接收合成頻道^ 理，303及接收傳輸頻道處理器3〇5，處理被接收之資料、, 接著傳送此資料至較高層。、亚

第26頁 1280755 圖式簡單說明第一圖係第三代合作計劃（3GPP)之寬頻分碼多重存取（W-CDMA)之標準分時雙工（TDD)及分頻雙工（FDD)模式用之實體層處理的說明。第二圖係一實體層處理器之一簡化圖式。第三圖係共用記憶體裁決器（shared memory arbitrator， SMA)之高階方塊圖。第四圖係實體層能FDD及TDD模式中執行功能的簡化圖式。第五圖係FDD使用者設備或點B/基地台之簡化圖式。第六圖說明資料如何從共用記憶體移動至傳輸處理器。第七圖說明1 0毫秒時間間隔配置限制之時間表。第八圖係傳輸訊框軟體架構之穩定圖式。第九圖係共用記憶體裁決器（SMA)硬體暫存器及典型控制方塊之虛擬記憶體地圖的圖式。第十圖係從控制記憶體至共用記憶體之區塊負載處理之流程圖。第十一圖係傳輸配置時間表之時間圖。第十二圖係傳輸頻道處理合成頻道處理與晶片速率處理之間的貧料流。第十三圖係接收配置時間表之時間圖。元件符號說明 41 渦輪解碼器 42 CRC附加

第27頁 1280755

第28頁圖式簡單說明 43 腓特比解碼器 44 T r B 1 k連結/碼區塊分段 46 頻道編碼 47 射頻訊框等化 48 第一交錯 48 解交錯 50 射頻訊框區段 52 速率匹配 54 TrCH多工 55 位元擾亂 58 PyCH區段 62 PyCH對應 64 擴展 66 擾亂 68 脈波成形濾波 70 頻率校正 72 第一 DTX指示插入 74 第二DTX指示插入 102 TrCHl原始資料 104 TrCH2原始資料 106 傳輸頻道處理 • % 124 合成頻道處理 126 ^ 128 訊框 130 碼片速率處理 1280755

第29頁圖式簡單說明 201 等待信息 202 新的區塊為新工作以控制資訊被毁掉 203 訊框瞬時 204 檢查傳輸合成處理器 205 如果為目前訊框暫停，π合併π資料庫 206 寫入共用記憶體存取指標 207 設定及開始資料處理 208 覆寫鏈指標 209 重置硬體 210 開始傳輸 211 配置TrCH 212 更多資料寫入 213 釋放TrCH 214 完成/返回 215 配置射頻鏈結 217 釋放射頻鏈結 219 釋放實體頻道 221 TrCH資料 225 執行（N) 233 更新等待處理之資料庫 251 TrBlkO 253 TrBlkl 255 TrBlk2 257 TrBlk3 1280755 圖式簡單說明 2 6 5 傳輸緩衝器 2 6 7 第一交錯器缓衝器 2 6 9 實體頻道緩衝器 30 0 實體層架構 301 接收碼片速率處理器 302 系統匯流排 303 合成頻道處理器 304 FDD接收碼片速率處理器 3 0 5 接收傳輸頻道處理器 30 6 FDD傳輸碼片速率處理器 30 7 發射傳輸頻道處理器 308 RF調變器 30 9 傳輸合成頻道處理器 311 傳輸碼片速率處理器 312 耙形手指 313 控制處理器 314 共用主記憶體 315 共用記憶體/DMA控制器 316 細胞搜尋及耙形手指配置器 40 0 傳輸頻道處理 401-407 配置cctrc 402 合成頻道處理 404 碼片速率處理 409 合併

第30頁 1280755 圖式簡單說明 411-415 、42 5 設定（TrCHl，trch2，cctrchl) 417 設定碼片訊框 601 位址暫存器 111· 第31頁 Ϊ280755 表一、被載入發射傳輸頻道處理器307區塊之軟體參數

指令/描述 CRC-CRC位元數目/4 編碼型態·· 〇〇 =無，〇1=渦輪，10 =丨/2迴旋’ 11 = 1/3迴旋 :交錯速率：〇〇 = i〇ms ’ 〇1 = 20ms ’ 1〇 =4〇ms ’ 11= 80ms ~~—~ _ :NOCL_P(交錯矩陣中之行數目） 00 = P，01=P+1，以及 K^c*!^ 11=P-1 :MAC :標頭處位元 _序列數ϊ :用以識別每一傳輸頻道傳輪區塊數目 ΓΖ~Τ：-------- 傳輸頻道中之傳輸區塊數目傳輸區塊尺寸 —---- :最後32位元輸入字元之位元數目。〇表示32。 :每一傳輸區塊之位元數目。調高至32的下一倍數。〜---編碼器輸入尺寸 ••輸入編碼器之總位元減1 _編碼器輸出尺寸從第一交錯器輸出之總共32位元字元之數目。〜_編瑪區塊尺寸每一編碼器區塊之位元數。扁碼區塊填入位元 :第一碼區塊中之填入位元數目。 — 渦輪交錯器控制 :傳輸頻道中之列數目。 :原始的根 :原始數目交錯器原始數目表渦輪交錯器(10字元)之原始數目表 _交錯器記憶體也Μ 訊框終點位址，8位址，不論TTI 傳輸區塊記憶體位址傳輸區塊來源位址。每傳輸區塊一個下一 Tri：H控制區塊位址/ 結束至下一傳輸頻道之控制區塊的指標(如果存在更多將被處理者）。具有位元31集合之NULL(數值為〇)指標指示沒有更多傳輸頻道(亦即，0x80000000總是被用以指示最後的傳輸頻道） 1280755 表二、傳輸合成頻道處理器309之控制區塊之格式參數表

TrCH控制區塊參數描述在速率匹配此Trch之前的位元數目此TrCh之第一交錯器緩衝器之目前行(訊框)中之位元的數目此TrCH之剩餘位元數目未被考慮毁掉或重覆之傳輸頻道之尾端的位元數目。用於渦輪毀壞，P2位元速率匹配指示指示此位元序列是否為{S，P1，P2}(向前）或 {P2，P1，S}(反相）。用於渦輪毀壞，P2位元速率匹配型態指示 TURBO PUNGTURE, REPEAT，NON_TURBO_PUNCTURE 或 NONE 速率匹配行頂部指示行中的系1位元是否是有系統的(s)，奇偶 1(P1)，或奇偶2(P2)位元 std_e一initl 第一序列之速率匹配參數之初始值 std一e』lusl 當1位元被毀壞或重覆時，對誤差的值的增加 std__e__minusl 當從第一交錯器緩衝器讀出1位元時，對誤差的值的減少 std一e一init2 第二序列之速率匹配參數之初始值。用於渦輪毁壞， P2位元 std一e」)lus2 當1位元被毀壞或重覆時，對誤差的值的增加。用於渦輪毀壞，P2位元 ' std—e一minus2 從第一交錯器緩衝器讀出1位^，對誤差的減少。用於渦輪毀壞，P2位元此TrCh之啟始位址傳輸頻道之啟始記憶體位址 " ~' 1280755 表三、說明TDD模式中之被接收信號之實體層處理之較佳參數表

名稱描述 il2禁能禁能第二交錯 Descr禁能禁能解除干擾器 TrCH數目 CCTrCH中之TrCH數目交錯器區塊之數目 CCTrCH中之ILBs數目交錯器區塊尺寸此ILB中之位元數目 Ts區塊數目此ELB中之時槽數目完整行之數目第二交錯器矩陣中之全部行數目列數目 30行交錯矩陣中之列數目 Ts區塊尺寸位元中之時槽區塊尺寸資源單元數目(RUs) 時槽中之RUs數目 RU尺寸 RU資料尺寸(軟決定之數目） RU連續尺寸從RU讀取之連續軟位元數目 RU偏移來自具有在逆向次序中對應之資料的RU之第一資料字元之啟始的偏移 RU位址 RU資料之啟始位址 RU指示一 RU的資料可於順向或逆向被對應

Claims

1280755 六、申請專利範圍 1. 一種無線使用者設備，其包括： (a) —發射傳輸頻道處理器，用以接收網路資料，以發射與處理該被接收網路資料之傳輸頻道； (b) —傳輸合成頻道處理器，用以接收該被處理之傳輸頻道，並產生資源單元或實體頻道； (c一）第一傳輸晶片（chip)速率處理器，用以格式化該被產生的實體頻道以在一無線介面上轉換；以及 (d) —第二傳輸晶片速率處理器，用以格式化該被產生之資源單元，以在該無線介面上轉換。 2. 如申請專利範圍第1項之無線使用者設備，其中該發射傳輸頻道處理器、該傳輸合成頻道處理器、該第一傳輸晶片（ch i p)速率處理器以及該第二傳輸晶片速率處理器，係被耦合至一系統匯流排。， 3. 如申請專利範圍第2項之無線使用者設備，其中該系統匯流排包括一共同資料讀取匯流排、資料寫入匯流排以及控制匯流排。 4. 如申請專利範圍第1項之無線使用者設備，其中該發射傳輸頻道處理器執行循環剩餘碼（CRC)附加、傳輸區塊連結/碼區塊區段、頻道編碼、無線訊框區段、交錯以及無線訊框等化。 5 ·如申請專利範圍第1項之無線使用者設備，其中該傳輸合成頻道處理器執行速率匹配、交通頻道多工、位元擾亂、實體頻道區段、交錯以及實體頻道對應。 6.如申請專利範圍第1項之無線使用者設備，其中該第一

第32頁 1280755 六、申請專利範圍與第二傳輸晶片速率處理器係執行散頻、擾碼、脈波成形濾波以及頻率校正。 7. 如申請專利範圍第1項之無線使用者設備，其中該發射傳輸頻道處理器與該傳輸合成頻道處理器係被軟體參數化，以便於一特定通訊模式中操作。 8. 如申請專利範圍第7項之無線使用者設備，其中該特定模式係時間分割雙工（TDD)。 9. 如申請專利範圍第7項之無線使用者設備，其中該特定模式係頻率分割雙工（FDD)。

1 〇.如申請專利範圍第1項之無線使用者設備，更包括一無線頻率傳輸器，用以經過該無線介面，而傳輸該被產生之資源單元及被產生之實體頻道。 11. 一種無線使用者設備，其包括： (a) —第一接收晶片速率處理器，用以將接收之訊號格式化至實體頻道中； (b) —第二接收晶片速率處理器，用以將接收之訊號格式化至資源單位中； (c) 一接收合成頻道處理器，用以接收資源單元或實體頻道，並產生傳輸頻道；以及

(d) —接收傳輸頻道處理器，用以處理該傳輸頻道，並產生網路資料。 12. 如申請專利範圍第11項之無線使用者設備，其中該第一接收晶片速率處理器、該第二接收晶片速率處理器、該接收合成頻道處理器以及該接收傳輸頻道處理器係被耦合

第33頁 1280755 六、申請專利範圍至一系統匯流排。 13.如申請專利範圍第12項之無線使用者設備，其中該系統匯流排係包括一共同資料讀取匯流排、一資料寫入匯流排以及一控制匯流排。 14·如申請專利範圍第11項之無線使用者設備，其中在一特定模式中’遠接收傳輸頻道處理器係執行循環剩餘碼 (CRC )附加之逆轉、父通區塊連結/碼區塊區段、頻道編碼、無線訊框等^、交錯以及無線訊框區段。 1 5 ·如申请專利範圍第1 4項之無線使用者設備，其中該特定通訊模式係時間分割雙工（γ D D )。

1 6 ·如申請專利範圍第11項之無線使用者設備，其中在一特定模式中’該接收傳輸頻道處理器係執行循環剩餘碼 (CRC)附加之逆轉、交通區塊連結/碼區塊區段、頻道編碼、速率匹配、中斷傳輸指示插入、交錯、無線訊框區段以及交通頻道多工。 1 7 ·如申+請專利範圍第1 6項之無線使用者設備，其中該特定通汛模式係頻率分割雙工（ρ⑽）。 18·如申^專利範圍第^項之無線使用者設備，其中在一特定通訊模式中，該接收合成頻道處理器係執行一交通頻

道夕工之逆轉、位元擾亂、實體頻道區段、交錯以及實體頻道對應。、 19·如申+請專利範圍第18項之無線使用者設備，其中該特定通訊模式係時間分割雙工（TDI))。 20·如申請專利範圍第11項之無線使用者設備，其中在一

1280755 六、申請專利範圍特定通訊模式中，該接收合成頻道處理器係執行中斷傳輸指示插入之逆轉、實體頻道區段、交錯以及實體頻道對應。 2 1.如申請專利範圍第2 0項之無線使用者設備，其中該特定通訊模式係頻率分割雙工（FDD)。 2 2.如申請專利範圍第1 1項之無線使用者設備，其中該第一與第二接收晶片速率處理器係執行一散頻逆轉、擾碼、脈波成形濾波以及頻率校正。

2 3.如申請專利範圍第11項之無線使用者設備，其中該接收傳輸頻道處理器與該接收合成頻道處理器係被軟體參數化，以於一特定通訊模式中操作。 2 4.如申請專利範圍第23項之無線使用者設備，其中該特定通訊模式係時間分割雙工（TDD)。 2 5 .如申請專利範圍第2 3項之無線使用者設備，其中該特定通訊模式係頻率分割雙工（FDD)。 2 6.如申請專利範圍第11項之無線使用者設備，更包括一無線頻率接收器，用以於該無線介面接收資源單元以及實體頻道，以輸入至該第一或第二接收晶片速率處理器上。

第35頁