KR20040104546A - 회로 장치, 미러 주파수 억제 회로 장치 및 진폭 정합 방법 - Google Patents

회로 장치, 미러 주파수 억제 회로 장치 및 진폭 정합 방법 Download PDF

Info

Publication number
KR20040104546A
KR20040104546A KR10-2004-7015097A KR20047015097A KR20040104546A KR 20040104546 A KR20040104546 A KR 20040104546A KR 20047015097 A KR20047015097 A KR 20047015097A KR 20040104546 A KR20040104546 A KR 20040104546A
Authority
KR
South Korea
Prior art keywords
frequency
pass filter
branch
adder
output signal
Prior art date
Application number
KR10-2004-7015097A
Other languages
English (en)
Inventor
딕버크하르드
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040104546A publication Critical patent/KR20040104546A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

두 개의 브랜치(branch)로 구성되고 그 브랜치의 두 출력 신호가 90°위상 변이되는 입력 신호 위상 변이 회로 장치와, 미러 주파수를 억제하기 위해 이 위상 변이기(phase shifter)의 회로 장치내에서의 이용이 개시된다. 상기 위상 변이기의 두 브랜치내의 필터 시스템은 입력 신호 주파수와 무관하게 두 브랜치 간의 위상차가 90°가 되도록 구현된다. 미러 주파수 회로에서, 주파수 대역은 전송동안 증폭되거나 혹은 차단된다. 기저 주파수 BF는 주파수 대역의 중심을 구성한다. 본 발명에 따른 해법에서 진폭차는 작다. 이 진폭차는 두 개의 90°위상 변이된 신호가 정합되거나 그 진폭에 비해 거의 동등해지면 개선된다. 이러한 신호 정합은 두 신호가 정류된 뒤 서로 감해지면서 수행된다. 그 결과는 적분기로 제공되고, 적분기의 출력신호는 기준 신호와 함께 제어값을 구성한다. 이로써 미러 주파수는 거의 이상적으로 억제된다. 이 회로 장치는 라디오나 텔레비젼 수신기에서 이용될 수 있다.

Description

회로 장치, 미러 주파수 억제 회로 장치 및 진폭 정합 방법{CIRCUIT ARRANGEMENT FOR SHIFTING THE PHASE OF AN INPUT SIGNAL AND CIRCUIT ARRANGEMENT FOR SUPPRESSING THE MIRROR FREQUENCY}
전술한 위상 변이기는 예를 들면 미러 주파수(mirror frequency) 억제 회로에서 이용되는데, 이런 억제 회로는 라디오 수신기에 이용된다. 이 경우, 입력 신호는 하나의 주파수로 이루어지기 보다는 주파수 대역 즉, 기본파(fundamental wave)와 이 기본파의 정수배인 고조파(harmonic waves)의 중첩(superposition)으로 이루어진다. RF 수신 신호는 중간 주파수로 불리우는 더 낮은 주파수로 변환된다. 혼합기단(mixer stage)에서, 이 입력 신호는 발진 신호와 곱해진다. 그 뒤 변조가 행해진다. 중간 주파수는 수학적으로 입력 주파수에서 발진 주파수를 빼고 미분하여 얻어진다. 이러한 연산 동작은 발진 주파수 아래와 위에 존재하는 두 개의 주파수 대역을 초래하고, 중간 주파수 영역에 중첩된다. 수신될 주파수 대역은 유용한 대역을 의미하지만, 그 밖의 대역은 미러 대역 혹은 미러 주파수를 의미한다. 미러 주파수는 간섭값을 나타내므로 가능한 충분히 억제되어야 한다. 조정 가능한 발진 주파수를 조정함으로써 수신기 주파수는 선택된다. 중간 주파수 대역의 중심은 기저 주파수로 표시된다.
따라서 종래 기술에 따른 회로 장치는 두 개의 출력 신호 사이의 위상차가소정의 입력 주파수에 대해서만 90°가 된다거나, 혹은 출력 신호의 진폭이 크게 감쇄되는 결점을 갖는다. 이것은 이러한 공지의 위상 변이 회로 장치의 이용에 제약을 초래하고 실제 응용에 있어서는 그것을 개선해야 하는 결과를 초래한다.
본 발명은 입력 신호의 위상을 변이하는 회로 장치에 관한 것이다. 위상 변이 회로 장치는 두 개의 브랜치(branch)로 구성되는데, 이 브랜치의 두 출력 신호는 90°위상 변이된다. 입력 신호에 대한 상대 위상 위치(relative phase position)는 중요하지 않다. 이 출력 신호의 추후 이용을 위해서는, 위상 변이를 될 수 있는 한 정각 90°로 유지하고 진폭차도 될 수 있는 한 작게 해야 함은 의심할 여지가 없을 것이다. 전역 통과 필터(all-pass filters)를 이용하는 종래의 회로 장치가 있다. 전역 통과 필터의 입력 신호의 주파수에 따라서, 출력 신호의 위상이 소정값 만큼 변이되는데, 출력 신호의 진폭은 감쇄없이 그대로 유지된다. 전술한 종래 장치의 결점은 이 장치가 오로지 입력 신호의 하나 혹은 최대로 두 개의 주파수에 대해서만 정확하게 90°위상 변이된 출력 신호를 제공한다는 것이다. 또한 저역 통과 필터, 고역 통과 필터 혹은 그 둘의 조합으로 이루어진 종래의 위상 변이 회로 장치도 있다. 이 회로 장치는 두 출력 신호가 입력 신호의 전 주파수에 대해 90°위상 변이되는 이점을 갖지만, 저역 통과 필터 혹은 고역 통과 필터를이용한 필터링에 의해 감쇄가 일어나게 되어 출력 신호가 입력 신호보다 더 작은 진폭을 갖는다는 결점이 있다. 그러나 출력 신호가 추후 과정에 제공될 때 진폭이 그대로 유지되거나 적어도 최소한으로 감쇄되는 것이 중요해지는 경우가 있을 수도 있다. 진폭차가 커지면 커질수록 그것을 보상하는데 더 많은 노고가 필요해진다.
본 발명은 이제부터 도면을 참조하여 설명될 것이다. 도면 부호에 대한 정의는 정의과 같다.
Uin: 입력 신호.
Uout1, Uout2: Δφ= 90°로 위상 변이된 출력 신호, Uin에 대한 위상 위치는 중요하지 않다.
Uin0, Uin90: 동일한 진폭과 동일한 주파수를 갖는 입력 신호들, 상호 위상 변 │Δα│= 90°이다. 예를 들면, 도 8에 도시된 것과 같은 혼합기단에서 발생된다. 도 19 내지 도 14에서는 발생기에서 발생된다.
Uout3Uout4: 상호 위상 위치 Δφ= 180°를 갖는 출력 신호, Uin0과 Uin90에 대한 위상 위치는 중요하지 않다.
U0, U1, ... U5: 진폭 정합을 위한 신호들.
R1, R2: 정류기.
I : 적분기.
BF : 기저 주파수 = ZF 대역의 중심 주파수.
ZF : Uin0과 Uin90가 예컨대 혼합기단에서 하향 변환되는(down-converted) Uin0과 Uin90의 중간 주파수.
TP1: 기저 주파수 BF 보다 아래인 컷-오프 주파수 f45를 갖는 저역 통과 필터.
TP2: 기저 주파수 BF 보다 위인 컷-오프 주파수 f45를 갖는 저역 통과 필터.
TP3: 기저 주파수 BF에 해당하는 컷-오프 주파수 f45를 갖는 저역 통과 필터.
HP1: 기저 주파수 BF 보다 아래인 컷-오프 주파수 f45를 갖는 고역 통과 필터.
HP2: 기저 주파수 BF 보다 위인 컷-오프 주파수 f45를 갖는 고역 통과 필터.
HP3: 기저 주파수 BF에 해당하는 컷-오프 주파수 f45를 갖는 저역 통과 필터.
AP1: 기저 주파수 BF 보다 아래인 컷-오프 주파수 f90을 갖는 전역 통과 필터.
AP2: 기저 주파수 BF 보다 위인 컷-오프 주파수 f90을 갖는 전역 통과 필터.
AP3: 기저 주파수 BF에 해당하는 컷-오프 주파수 f90을 갖는 전역 통과 필터.
Vi: 이득 A를 갖는 증폭기 소자 1 내지 i.
V1: A≥2.
V2: A=-0.5.
V3 : A≥1.
V4: A=0.5.
MS1: 사인 함수(sine function)인 입력 신호가 혼합되는 혼합기단.
MS2: 코사인 함수(cosine function)인 입력 신호가 혼합되는 혼합기단.
φ : 필터에 의해 유발되는 위상 변이.
Δα : 하향 변환에 의해 유발되는 Uin0과 Uin90간의 위상차. Δα는 +90°이거나 혹은 -90°일 수 있다. 이 부호는 Uin0혹은 Uin90이 증가중인가 혹은 감소중인가에 따라 결정된다.
│Δα│= 90° : 본 발명에 따른 위상 변이 회로 장치를 미러 주파수 억제용 회로 장치로 이용하기 위한 조건.
f0: 발진 주파수 ω0=2πf0.
URF : 전압 무선 주파수=RF 전압.
X : Uin0용 분기 지점(branching point).
Y : Uin90용 분기 지점(branching point).
Z : Uin용 분기 지점(branching point).
G : 위상 변이를 위해 전술한 주파수의 신호를 발생하는 일 예로서, 안테나로부터 수신된 신호일 수도 있고, 예컨대 위상 변이기나 미러 주파수 억제용 혼합기단의 출력 신호일 수도 있다.
종래 기술과 관련하여, 도 1 및 도 2는 위상 변이용 회로 장치를 도시한다.
도 8 및 도 9는 미러 주파수 억제용 회로 장치를 도시한다.
본 발명에 따른 위상 변이 해법은 도 3, 도 4, 도 5, 도 6 및 도 7에 도시되어 있다.
본 발명에 따른 미러 억제 해법은 도 8, 도 9, 도 10, 도 11, 도 12, 도 13 및 도 14에 도시되어 있다.
도 15는 이득 전달 함수를 도시한다,
도 16은 단 한번만 -90°의 값에 도달하는 위상차를 갖는 종래의 개략도이다.
도 17은 -90°의 값에 두 번 도달하는 위상차를 보여주는 개략도이다.
도 18은 고역 통과 필터와 저역 통과 필터의 진폭 특성을 보여주는 종래의개략도이다.
도 19는 본 발명에 따른 해법의 진폭 특성을 보여주는 개략도이다.
도 20은 본 발명에 따른 해법의 다른 변형 실시예의 진폭 특성을 보여주는 개략도이다.
도 21은 단 하나의 차단점을 갖는 전달 함수를 보여주는 종래의 개략도이다.
도 22는 두 개의 차단점을 갖는 전달 함수를 보여주는 종래의 개략도이다.
도 23은 본 발명에 따른 진폭 정합의 블록도이다.
그러므로 본 발명의 목적은 입력 신호의 모든 주파수에 대해 두 개의 90°위상 변이된 출력 신호를 제공하는 위상 변이 회로 장치를 제공하는 것으로, 이 때 상기 출력 신호는 전혀 감쇄되지 않거나 혹은 입력 신호의 진폭에 비해 매우 소량만 감쇄된다. 본 발명의 다른 목적은 미러 주파수 억제 회로 장치를 제공하는 것인데, 이 회로 장치는 두 개의 90°위상 변이된 입력 신호를 받아서 입력 신호의 하나 이상의 주파수를 적절히 차단한다. 본 발명의 또다른 목적은 두 개의 90°위상 변이된 입력 신호를 등화 제어(a control of equalizing)하는 것인데, 이때 두 개의 입력 신호로는 예컨대 위상 변이 회로 장치의 출력 신호나 혼합기단의 출력 신호가 될 수 있다.
전술한 목적들은 본 발명을 여러 가지로 변형시킴으로써 달성된다.
본 발명의 제 1 실시예에서, 입력 전압은 두 개의 병렬 브랜치로 공급되는데, 브랜치 내에는 두 개의 전역 통과 필터가 서로 병렬로 배치되어 있다. 제 1 브랜치의 출력 전압은 제 1 전역 통과 필터의 출력 신호에서 제 2 전역 통과 필터의 출력 신호를 빼거나 혹은 제 1 전역 통과 필터의 출력 신호와 제 2 전역 통과 필터의 반전 출력 신호(inverse output signal)를 더함으로써 만들어진다. 제 2브랜치의 출력 전압은 두 개의 전역 통과 필터의 출력을 더함으로써 만들어진다.
본 발명에 따른 해법의 다른 실시예에서는, 입력 신호가 다시 두 개의 병렬 브랜치에 공급된다. 제 1 브랜치 내에는 저역 통과 필터와 고역 통과 필터가 병렬로 배치되어 있고, 그 출력 신호들은 가산기를 통해 조합되는데, 이 때 고역 통과 필터의 출력 신호는 반전되어 있다. 제 2 브랜치에는 서로 다른 컷-오프 주파수를 갖는 두 개의 저역 통과 필터가 서로 병렬로 배치되어 있다. 두 개의 저역 통과 필터의 출력 신호들은 가산기를 통해 조합되는데, 이 때 더 높은 컷-오프 주파수를 갖는 저역 통과 필터의 신호는 반전되어 있다.
본 발명의 다른 변형 실시예에서는, 오로지 동일한 컷-오프 주파수를 갖는 필터들만이 이용된다. 이로써 본 발명에 따른 회로 장치를 이용함에 있어서 그 구현이 보다 간단해진다. 또한 단지 세 개의 필터만이 이용되므로, 보드나 집적 회상의 공간이 절약된다. 입력 신호는 다시 두 개의 브랜치로 공급된다. 한 쪽 브랜치는 입력 신호의 기저 주파수와 동일한 컷-오프 주파수를 갖는 하나의 전역 통과 필터만 포함한다. 제 1 브랜치의 출력 신호는 이 전역 통과 필터로부터 분기된다. 제 2 브랜치는 고역 통과 필터, 저역 통과 필터 및 증폭기 소자를 임의의 순서로 포함한다. 고역 통과 필터와 저역 통과 필터는 둘 다 입력 신호의 기저 주파수와 동일한 컷-오프 주파수 f45를 갖는다.
본 발명에 따른 다른 해법은 동일한 컷-오프 주파수의 필터만이 이용된다는 이점을 갖는데, 본 해법에서는 단 두 개의 필터만 있으면 충분하다. 입력 신호는다시 두 개의 브랜치로 공급된다. 한 쪽 브랜치는 저역 통과 필터와 고역 통과 필터, 증폭기 소자를 연속적으로 포함한다. 저역 통과 필터와 고역 통과 필터는 입력 신호의 기저 주파수와 동일한 동일한 컷-오프 주파수를 갖는다. 저역 통과 필터의 출력 신호는 또한 분기되어 가산기로 공급되는데, 이 가산기는 제 1 브랜치에 재공된다. -0.5의 계수를 갖는 증폭기 소자는 다른 브랜치의 가산기 이전에 배치된다.
본 발명에 따른 해법의 또다른 변형 실시예에서, 입력 신호는 세 개의 병렬 브랜치로 공급된다. 한 쪽 브랜치는 기저 주파수 이하의 컷-오프 주파수를 갖는 저역 통과 필터를 포함하고, 다른 브랜치는 기저 ㅈ파수 이상의 컷-오프 주파수를 갖는 저역 통과 필터를 포함한다. 더 높은 컷-오프 주파수를 갖는 저역 통과 필터의 역 출력 신호를 수신하여 증폭기 소자로 출력 신호를 인가하는 가산기는 더 낮은 컷-오프 주파수를 갖는 저역 통과 필터 뒤쪽에 배치된다. 이 증폭기 소자의 출력 신호는 본 회로 장치의 출력 신호중 하나이고, 본 회로 장치의 다른 출력 신호는 세 개의 입력 신호 즉, 더 낮은 컷-오프 주파수를 갖는 저역 통과 필터로부터의 출력 신호와 더 높은 컷-오프 주파수를 갖는 저역 통과 필터로부터의 출력 신호와 역 입력 신호를 공급받는 가산기에 의해 형성된다.
본 발명의 또다른 변형 실시예는 정합(matching)에 의해 브랜치내의 필터들에 의해 발생되는 진폭 편차를 개선한다. 본 발명에 따르면, 진폭 정합을 위한 회로 장치에서, 하나의 입력 신호는 불변인 상태로 유지되어 오로지 비교에만 이용되고, 반면에 다른 신호의 진폭은 차이가 없거나 최소의 차이만이 존재할 때까지 증가되거나 혹은 감소된다. 입력 신호는 위상 시프터의 출력 신호이거나 혹은 그들 출력 신호가 가산기를 통해 조합되기 이전에 미러 주파수 억제의 두 브랜치에 대한 입력 신호이다. 두 개의 사인 형상의 신호를 비교하기 위해, 두 신호는 먼저 정류된 뒤에 서로에 대해 추출된다. 이 결과는 적분기에 공급되고, 적분기의 출력 신호는 기준 신호와 함께 정합될 신호를 위한 제어값이 된다.
또 다른 변형 실시예는, 예컨대 라디오 혹은 텔레비젼 수신기에서 수행되는 주파수 변환의 경우에서 본 발명에 따른 회로 장치중 하나를 이용하는 것이다.
도 1은 두 개의 전역 통과 필터 AP1,AP2로 구성된 종래의 위상 변이 회로 장치(1)를 도시한다. 입력 신호 Uin은 분기 지점 Z을 통해 두 개의 병렬 브랜치로 공급된다. 한 쪽 브랜치는 전역 통과 필터 AP1를 포함하는데, 이 필터는 주파수 대역의 중심 주파수 즉 기저 주파수 BF 이하의 컷-오프 주파수 f90를 가지고, 다른 쪽 브랜치는 기저 주파수 BF 이상의 컷-오프 주파수 f90를 갖는 전역 통과 필터 AP2를 포함한다. 만약 입력 신호 Uin가 전술한 기저 주파수 BF를 갖는다면, 두 개의 전역 통과 필터 Uout1, Uout2의 출력 신호는 서로에 대해 정확하게 90°위상 변이된다. 도 16에서는, 100㎑의 값이 기저 주파수로 취해진다. Δφ는 AP1에서 AP2를 뺀 값이고, φ값은 -90°에 정확하게 한 번 도달함을 알 수 있다. 이것은 벌써 입력 신호Uin를 발생하는 발생기 G를 기저 주파수 BF를 벗어나도록 조금만 낮춰서 조정해도 두 개의 출력 신호는 서로에 대해 더 이상 수직 직교하지 않게 됨을 의미한다. 그러나 예컨대 추후의 이용에서는 기저 주파수 BF 이상 및/또는 이하의 다수 주파수에 대한 위상 거리가 90°일 필요성이 있을 수도 있다. 이것은 도 1에 도시된 회로 장치(1)가 두 개의 주파수에 대해 위상 변이가 90°인 방식으로 구현되는 종래 기술로 부터 공지된다. 그에 대한 전달 함수는 도 17에 도시된다. 제 1 전역 통과 필터 AP1의 컷-오프 주파수 f90는 더 작은 주파수 쪽으로 변이되고, 제 2 전역 통과 필터 AP2의 컷-오프 주파수 f90는 더 높은 주파수 쪽으로 변이된다. 도 1에 도시된 것과 같은 공지의 회로 장치(1)로는 90°위상 변이가 입력 신호 Uin의 주파수 대역에서 최대 두 개의 주파수에 대해 가능하다. 전역 통과 필터로 이루어진 이 회로 장치(1)의 이점은 두 개의 출력 신호 Uout1, Uout2가 입력 신호 Uin와 동일한 진폭을 갖는다는 것으로, Uout1과 Uout2사이에 진폭차가 없다는 것이다.
또한 종래 기술의 회로 장치(2)가 도 2에 도시된다. 이 장치에서도, 입력 신호 Uin은 다시 분기 지점 Z에서 두 개의 브랜치로 공급된다. 한 쪽 브랜치는 기저 주파수 BF에 해당하는 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP3을 포함하고, 다른 쪽 브랜치는 가산기 A1을 포함한다. 가산기 A1의 제 1 입력 신호는 Uin이고, 제 2 입력 신호는 제 1 브랜치로부터 가져온 저역 통과 필터 TP3의 역 출력 신호이다. Uout1은 저역 통과 필터 TP3의 출력 신호이고, Uout2는 가산기 A1의 출력 신호이다. 이 회로 장치(2)에서, Δφ는 Uin의 모든 주파수에 대해 90°로 동일하다.
여기서, w = 2 πf 이며, c = R3* C3이다.
동일한 분모에 대해 수학식(1)의 분자는 순수 실수인 반면, 수학식(2)에서는 순수 허수이다.
그러나, 진폭 특성은 도 18에 도시된 방식으로 작용한다. 이 회로 장치(2)에서는, Uin이 정확하게 저역 통과 필터의 컷-오프 주파수와 동일한 기저 주파수 BF를 가질 때 두 개의 출력 신호가 동일한 진폭을 갖는다. 그러나, 추후의 이용에서는 진폭이 서로 편차가 없거나 적어도 최소 편차를 갖는 것이 중요할 수도 있다. 추후 이용에서 무시 가능한 종도의 진폭차는 허용되는 것으로 가정할 경우, 도 2의 회로 장치(2)는 기저 주파수 BF 이상과 이하에 소정의 주파수 범위를 만든다. 도 18은 진폭 편차가 6㏈ 미만인 주파수 대역을 도시한다. 100㎑의 기저 주파수 BF에서 시작해서 150㎑의 주파수 대역폭이 이 회로 장치(2)의 경우에 얻어진다.
본 발명에 따른 해법의 변형 실시예로서, 도 3은 회로 장치(3)를 도시한다. 입력 전압 Uin은 분기 지점 Z에서 두 개의 병렬 브랜치로 공급되고, 각 브랜치에는 다시 두 개의 전역 통과 필터 AP1, AP2가 병렬로 배치되어 있다. 출력 전압 Uout1은전역 통과 필터 AP1의 출력 신호에서 전역 통과 필터 AP2의 출력 신호를 빼서 얻어지거나, 혹은 전역 통과 필터 AP1의 출력 신호와 전역 통과 필터 AP2의 역 출력 신호를 더하여 얻어진다(가산기 A1). 출력 전압 Uout2는 전역 통과 필터 AP1의 출력 신호와 제 2 브랜치 내의 전역 통과 필터 AP2의 출력 신호를 더하여 얻어진다(가산기 A2). 마찬가지로, 도 2에 도시된 종래 기술처럼, 출력 전압 Uout1과 출력 전압 Uout2사이의 90°위상 변이는 모든 주파수에 대해 발생된다. 그러나, 도 19의 진폭 특성으로부터 진폭 편차가 도 2에 도시된 종래 기술과 같은 150㎑의 대역폭을 갖는 주파수 대역 내에서 보다 작은 단지 2㏈ 정도임을 알 수 있다. 다시 말해서, 6㏈의 진폭 편차가 허용 가능한 것으로 선정되면 주파수 대역 폭은 더 넓은 즉, 346㎑이다.
산술적으로, 모든 입력 주파수에 대한 위상차가 90°로 개선될 수 있다. 전역 통과 필터 AP1, AP2는 다음의 수학식(3) 및 수학식(4)로 기술된다.
여기서, w = 2 πf 이며, a = R1* C1이고, b = R2* C2이다.
그러면, 출력 전압 Uout1에 대한 수학식은 다음과 같다.
다음 수학식(6)은 출력 전압 Uout2에 대한 것이다.
수학식(5) 및 수학식(6)은 입력 전압 Uin의 모든 주파수에 대해 출력 전압 Uout1과 Uout2이 서로 90°위상 변이된다는 증명을 위한 기준(criteria)을 충족시킨다. 일반적인 기준은 수학식(5)와 (6)의 분모가 동일하고 한 쪽 분자가 순수 허수이고(수학식(5)의 경우) 다른 분자는 순수 실수(수학식(6)의 경우)이다는 것이다. 전역 통과 필터 AP1의 경우, 입력 신호 Uin의 기저 주파수 BF 이하의 컷-오프 주파수 f90이 바람직하게 선정되고, 반면에 기저 주파수 BF 이상의 컷-오프 주파수 f90은 전역 통과 필터 AP2에 대해서도 바람직하게 선정된다. 유리하게, 두 개의 전역 통과 필터는 이 실시예의 경우 선정된 기저 주파수 100㎑에서 전역 통과 필터 AP1의 컷-오프 주파수 f90은 41.4㎑이고 전역 통과 필터 AP2의 컷-오프 주파수는 242㎑이도록 구현된다.
진폭 특성은 도 19에 도시된다.
본 발명에 따른 해법의 따른 변형 실시예로서, 도 4는 회로 장치(4)를 도시한다. 입력 신호 Uin은 다시 분기 지점 Z에서 두 개의 브랜치로 공급된다. 저역 통과 필터 TP1과 고역 통과 필터 HP2는 제 1 브랜치 내에 서로 병렬로 배치되고, 그들의 출력 신호는 고역 통과 필터 HP2의 출력 신호가 반전된 다음에 가산기 A1를 통해 조합된다. 다시 말해서 출력 신호 Uout1은 저역 통과 필터 TP1의 출력 신호에서 고역 통과 필터 HP2의 출력 신호를 빼서 얻어진다. 저역 통과 필터 TP1가 저역 통과 필터 TP2는 제 2 브랜치 내에 서로 병렬로 배치된다. 출력 신호 Uout2는 저역 통과 필터 TP1의 출력 신호에서 저역 통과 필터 TP2의 출력 신호를 빼서 얻어진다(가산기 A2). 다시 말해서, 저역 통과 필터 TP1, TP2의 출력 신호는 가산기를 통해 조합되는데, 이 때 저역 통과 필터 TP2의 출력 신호는 미리 반전되어 있다. 본 발명에 따른 해법에서 출력 신호들 사이의 진폭차는 도 3에 도시된 해법에서의 진폭차와 동일하다. 이 진폭 특성은 도 19에 도시된다. 출력 신호 Uout1, Uout2가 입력 신호 Uin의 모든 주파수에 대해 서로 90°위상 변이된다는 증명이 다시 산술적으로 주어진다. 따라서 필터의 정의는 다음과 같다.
여기서, w = 2 πf 이며, a = R1* C1이고, b = R2* C2이다.
다음 수학식(10)은 출력 신호 Uout1에 대해 얻어진다.
출력 신호 Uout2는 다음 수학식(11)으로 묘사된다.
본 발명에 따른 이 해법에서도 수학식(10)과 수학식(11)은 출력 신호 Uout1, Uout2사이의 일정한 위상 변이를 위한 기준이 충족되는데, 다시 말해서 분모는 동일하고, 한 쪽(수학식(10))의 분자는 순수 실수인 반면, 다른 쪽(수학식(11))의 분자는 순수 허수이다.
본 발명에 따른 해법의 다른 변형 실시예로서, 도 5는 회로 장치(5)를 도시한다. 이 회로 장치(5)는 동일한 컷-오프 주파수를 갖는 필터만이 이용된다는 이점을 갖는다. 이것은 본 발명에 따른 회로의 구현을 단순하게 만든다. 또한 이것은 단 세 개의 필터만이 이용됨으로써 집적 회로나 보드 상에서 공간을 절약하게 한다는 이점도 갖는다. 입력 전압 Uin은 제 1 브랜치에 공급되는데, 이 브랜치는 기저 주파수 BF에 해당하는 컷-오프 주파수 f90를 가지면서 그 출력 신호가 바로 출력 신호 Uout1인 전역 통과 필터 AP3으로만 구성된다. 또한, 입력 신호 Uin은 제 2 브랜치에 공급되는데, 이 브랜치는 기저 주파수 BF에 해당하는 컷-오프 주파수 f45를 갖는 고역 통과 필터 HP3, 기저 주파수 BF에 해당하는 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP3, 증폭기 소자 V1을 임의 순열로 연속적으로 포함한다. 증폭기 소자 V1은 2 이상인 A값을 갖는다. 출력 신호 Uout1, Uout2의 관련 진폭 특성은 도 20에 도시된다. 높은 주파수와 낮은 주파수 사이에 최대 6㏈의 허용 가능한 진폭차로 결정되는 주파수 대역은 이 실시예에서도 346㎑이다.
도 5에 도시된 회로 장치(5)와 관련하여, 필터와 함께 출력 신호 Uout1, Uout2에 대한 수학식(15) 및(16)은 아래와 같다.
여기서, w = 2 πf 이며, c = R3* C3이다.
각각의 진폭 특성은 도 20에 도시된다.
도 6에 도시된 본 발명에 따른 회로 장치(6)는 수학식(15)의 전역 통과 필터 AP3이 다음으로 대체되면서 수학식(15) 및(16)으로부터 유도된다.
입력 신호 Uin은 다시 분기 지점 Z에서 두 개의 브랜치로 공급된다. 저역통과 필터 TP3, 고역 통과 필터 HP3, 증폭기 소자 V3이 하나의 브랜치 내에 연속적으로 배치된다. 저역 통과 필터 TP3과 고역 통과 필터 HP3은 기저 주파수 BF에 해당하는 동일한 컷-오프 주파수 f45를 갖는다. 저역 통과 필터 TP3의 출력 신호는 분기시켜서 제 1 브랜치 내의 가산기 A1에 인가된다. 증폭기 소자 V2는 다른 브랜치내의 가산기 A1이전에 배치된다.
V3을 위한 이득 A=1인 경우, 출력 전압 Uout1, Uout2과 관련한 수학식(18) 및(19)는 아래와 같다.
본 발명에 따른 회로 장치(6)에서도 90°의 일정한 위상 변이를 위한 기준이 충족되는데, 다시 말해서 분모는 동일하고 한 쪽 분자(수학식(18))는 순수 실수이고 다른 쪽 분자(수학식(19))는 순수 허수이다. 진폭 특성은 도 20에 도시된다.
도 7에 도시된 본 발명에 따른 회로 장치(7)는 도 4에 도시된 회로 장치로부터 유도되는데, 여기에서 고역 통과 필터 HP2는 다음의 수학식(20)으로 대체된다.
본 변형 실시예에서, 입력 신호는 세 개의 병렬 브랜치에 공급된다. 브랜치중 하나는 기저 주파수 BF 이하의 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP1을포함하는 반면, 다른 쪽 브랜치는 기저 주파수 BF 이상의 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP2을 포함한다. 저역 통과 필터 TP1뒤쪽으로는 가산기 A1가 배치되는데, 이 가산기에는 저역 통과 필터 TP2의 역 출력 신호가 공급되고, 그 출력 신호는 증폭기 소자 V3에 인가된다. 증폭기 소자 V3의 출력 신호는 회로 장치의 출력 신호중 하나가 되고, 이 회로 장치의 다른 출력 신호는 가산기 A2에 의해 만들어진다. 한편, 가산기 A2에는 세 개의 입력 신호가 공급되는데, 다시 말해서 저역 통과 필터 TP1의 출력 신호와, 저역 통과 필터 TP2의 출력 신호와, 역 입력 신호 Uin이 바로 그것이다.
다음 수학식이 도 7의 출력 신호 Uout1, Uout2를 위해 얻어진다.
변환 이후에 수학식(22)와 수학식(23)이 도 4의 수학식(10)과 (11)에 대응함을 분명히 알 수 있다(도 19의 진폭 특성). 도 7에 도시된 본 발명에 따른 회로 장치와 관련하여 90°의 일정한 위상 변이를 위한 기준이 또한 주어진다.
도 8 내지 도 14는 이전의 도면들과 비교하여 분기 지점 Z이 잘려 나가고 위상차의 값이 90°이라서 이미 서로에 대해 변이되어 있는 입력 신호들이 공급되는위상 변이 회로 장치에 관한 것이다. 이것은 Uin0과 Uin90이 동일 주파수와 동일 진폭을 갖지만 서로 다른 위상 위치를 갖는 신호임을 의미한다. 이런 유형의 신호는 예컨대 도 8에 도시된 것처럼 RF 수신 신호가 더 낮은 중간 주파수로 하향 변환될 때 발생될 수 있다. RF 수신 신호 URF는 제 1 혼합단 MS1의 입력에 인가된다. 또한, 이 혼합단은 동상(in phase)의 발진기 신호를 수신하여, 곱셈(multiplication)을 통해 출력 신호 Uin0를 만든다. Uin0는 수신된 신호와 동일한 변조를 갖지만 더 낮은 중간 주파수 ZF를 갖는다. 제 2 브랜치는 제 2 혼합기단 MS2를 포함하는데, 이것은 입력 신호 URF와 함께 동일 발진기 주파수를 갖는 90°위상 변이된 발진기 신호를 수신한다. 출력 신호 Uin90은 곱셈을 통해 만들어지는데, 이것은 또한 더 낮은 중간 주파수 ZF를 갖기는 하지만 수신된 신호 URF와 동일한 변조를 갖는다. 수신된 신호의 주파수와 무관하게 혼합기단 이후의 위상차는 항상 90°이다. 진폭은 변함없이 그대로이고 Uin0과 Uin90에 대해 동일하다. 이것은 각각의 혼합기단에서의 사인과 코사인 신호와의 곱셈으로부터 초래된다.
위상차는 다음의 방식으로 만들어진다.
Uin0= │Uin0│* cosφ
Uin90= │Uin90│* sinφ의 경우에,
Uin90은 Uin0에 대해 - 90°만큼 위상 변이된다.
Uin0= │Uin0│* cosφ
Uin90= │Uin90│* sin( -φ)의 경우에,
Uin90은 Uin0에 대해 + 90°만큼 위상 변이된다.
이미 위상이 90°변이된 입력 신호 Uin0과 Uin90는 도면에 도시된 회로 장치에서 한 번 더 90°변이되어 출력 신호 Uout3와 또 다른 출력 신호 Uout4가 얻어지는데, 이 출력 신호들은 서로에 대해 180°변이되어 있다. Uin, Uin0혹은 Uin90에 대한 두 출력 신호의 위상 위치는 중요하지 않다. 이들은 가산기나 감산기로 조합되어 미러 억제 회로의 출력 신호 Uout을 만든다. 가산기가 작동되느냐 혹은 감산기가 작동되느냐에 따라, 그리고 Uin90이 Uin에 대해 +90°변이으로 변이되느냐 혹은 -90°변이으로 변이되느냐에 따라서, Uout은 증폭된 Uin이 되거나 혹은 차단된 Uin이 된다(도 21 혹은 도 22 참조).
도 8은 종래 기술에 따른 도 1의 위상 변이 회로 장치(1)의 응용을 도시한다. 도 8에 도시된 회로 장치(8)에서, 입력 신호 VRF는 분기 지점 Z에서 두 개의 브랜치로 공급되고, 각 브랜치에서 최초로 발진기 신호 sin(ω0t), cos(ω0t)와 혼합된다. 도 1을 참조하여 설명한 것처럼, 회로 장치(8)는 하나 혹은 최대로 두 개의 중간 주파수 ZF에 대해서만 180°의 위상차가 있는 출력 신호 Uout3, Uout4가 발생된다는 결점을 갖는다. 도 16과 도 17을 참조하라.
도 9는 종래 기술에 따른 도 2의 회로 장치(2)의 응용을 도시한다. 도 2를 참조하여 설명한 것처럼, 도 9의 회로 장치(9)는 모든 중간 주파수 ZF에 대해 신호 Uout3와 Uout4사이에 180°위상차를 발생하지만, 입력 신호에 비해 진폭이 상당히 감쇄되고, 기저 주파수 BF에 대해서만 Uout3와 Uout4가 동일하게 크다. 출력 신호와 관련한 수학식 (23) 및 (24)는 수학식 (1) 및 (2)와 유사하다.
이상적인 미러 억제를 위한 기준은 Uout3과 Uout4가 동일한 진폭을 갖고 서로에 대해 동상으로 180°변이되는 것이다. Uin0과 Uin90이 이미 동상으로 서로에 대해 90°변이되고 수학식(23)의 분자는 순수 실수이고 수학식(24)의 분자는 순수 허수이므로, 동일한 분모에서 Δφ= 180°이라는 기준은 충족된다. 그러나, 도 18의 진폭 특성에 도시된 것처럼 진폭 일치(amplitude equality)는 단 한 번만 달성된다.
도 2와 도 3에 따른 위상 변이 회로 장치(2, 3)가 도 8과 도 9에 따른 미러 억제 회로(8, 9)의 일부일 경우, 전체 미러 주파수 대역이 억제되기보다는 단 하나의 미러 주파수만이 억제된다. 전달 함수는 도 21의 점선 곡선으로 도시된다.
도 10은 미러 주파수 억제 회로(10)에서 도 3에 도시된 것 처럼 본 발명에 따른 해법의 응용을 도시한다. 이 도면에서 회로 장치(3)의 분기 지점 Z는 잘려 나갔다. 입력 신호 Uin0은 이제 상부 브랜치로 공급되어 분기 지점 X에 제공되는반면, Uin90은 하부 브랜치로 공급되어 증폭기 소자 V3에 제공된 뒤, 계속하여 분기 지점 Y에 제공된다.
출력 신호를 위한 수학식(25) 및 (26)은 수학식(5) 및 (6)과 비슷하다.
진폭 특성은 도 19에 도시된다.
도 8 혹은 도 9에 따른 종래 기술과 마찬가지로 출력 신호 Uout3과 Uout4는 가산기 혹은 감산기를 통해 각각 조합된다. 수학식(27)은 출력 신호 Uout을 나타낸다.
Uin0과 Uin90사이의 위상차 Δφ의 부호에 따라서, 출력 신호의 전달 함수는 도 15에 도시된 것에 해당하거나 혹은 도 21에 실선으로 도시된 것에 해당한다.
도 11은 도 4에 도시된 본 발명에 따른 해법의 응용에서 회로 장치(11)를 도시한다. 신호들 Uin0, Uin90Uout과 관련하여서는 도 10과 동일하다. Uout3과 Uout4에 대한 수학식(28) 및 (29)은 도 4와 유사한데, 증폭기 소자 V3의 이득 A=1이다.
도 19는 도 3과 도 4의 Uout3과 Uout4모두에 대한 진폭 특성을 도시하고, 또한 도 11의 Uout3과 Uout4에 대한 것이기도 하다.
출력 신호 Uout에 대한 수학식(30)은 다음과 같다.
가산기 A3의 부호에 따라, 전달 함수는 도 22 혹은 도 15를 따른다.
도 12의 회로 장치(12)는 도 11의 고역 통과 필터 HP2가 수학식(31)로 대체될 때 얻어진다.
수학식(32)는 증폭기 소자 V3의 이득 A=1인 경우에 출력 전압 Uout이다.
다시 가산기 A3의 부호에 따라, 전달 함수는 도 22 혹은 도 15를 따른다. Uout3과 Uout4는 이 변형 실시예에서 분기될 수 없다.
도 13에서, 도 15에 도시된 회로 장치(5)는 미러 주파수 억제 회로(13)로 이용된다. 다시, 입력 신호 Uin0은 한 쪽 브랜치로, 입력 신호 Uin90은 다른 쪽 부랜치로 공급된다. 전술한 바와 같이, 출력 신호 Uout은 Uout3과 Uout4의 가산 혹은 감산으로 만들어진다. 수학식(15) 및 (16)과 유사하게 수학식(33) 및 (34)는 증폭기 소자 V1의 이득 A=2인 경우에 출력 신호 Uout3및 Uout4를 나타낸다.
진폭 특성은 도 20에 도시된다.
출력 신호 Uout에 대한 수학식(35)은 다음과 같다.
가산기의 부호에 따라서, 전달 함수는 도 15에, A=2인 경우에는 도 21에, A>2인 경우에는 도 22에 도시된다.
도 13에 도시된 장치는 동일한 컷-오프 주파수를 갖는 필터들로 이루어지므로, 다른 회로 장치에 비해 더 작은 표면에 더 높은 정확도를 갖도록 집적할 수 있다는 이점을 갖는다.
도 14는 수학식(35)에서 전역 통과 필터 AP3이 수학식(36)으로 대체될 때 얻어진다.
이것은 증폭기 소자 V3의 이득 A=1이고 증폭기 소자 V4의 이득 A=0.5인 경우에 출력 전압과 관련해 다음 수학식(37)을 이끈다.
저항으로 이루어진 분압기(voltage dividers)는 증폭기 소자보다 더 쉽고 더 저렴하게 실현될 수 있으므로, 수학식(37)은 2등분되어 도 14에 도시된 회로 장치(14)는 다음의 수학식(38)에 따른다.
입력 신호의 변조는 유지된다. 가산기 A2의 부호에 따라서, A=1인 경우는 실선으로 도 15 및 도 21에 도시된 특성이 전달 함수와 관련하여 얻어지고, A>1인 경우에는 도 22에 도시된 특성이 얻어진다. 도 14에 도시된 본 발명에 따른 실시예는 서로 다른 컷-오프 주파수를 갖는 두 개의 전역 통과 필터를 이용하는 도 8의 종래 기술에 비해 동일한 컷-오프 주파수의 고역 통과 필터와 저역 통과 필터로 인해 더 쉽게 회로로 실현될 수 있다. 도 14에 도시된 장치는 더 작은 표면상에 훨씬 더 높은 정확도로 집적될 수 있다.
도 15의 개략도는 하향 변환된 입력 신호에 대해 출력 신호의 증폭의 경우 전달 함수를 도시한다. 이득은 주파수에 대한 ㏈로 구성된다. 도시된 곡선의 수학식(39)은 다음과 같다.
Δα= +90°이다.
이 실시예에서 선정된 100㎑의 기저 주파수는 약 10㎑에서 약 1㎒ 까지의 주파수 대역의 중심이다.
도 15의 개략도는 도 10, 도 11, 도 12, 도 13, 도 14에 도시된 회로 장치에 관한 것이다.
도 16의 개략도는 도 1에 따라 가정된 것처럼 41.4㎑의 컷-오프 주파수 f90을 갖는 전역 통과 필터 AP1와 242㎑의 컷-오프 주파수 f90을 갖는 전역 통과 필터 AP2의 위상 변화를 도시한다. 더 나아가 위상차는 다음과 같이 구성된다.
100㎑ 주파수에서만 위상차의 값이 90°임을 명확히 알 수 있다. 도 16은 종래 기술에 비해 도 1 및 도 8에 도시된 회로 장치의 위상차가 주파수 불변의 것이 아님을 보여준다.
도 17의 개략도는 도 1에 따른 종래 기술에서 위상차가 90°가 되는 두 개의 주파수가 얻어지는 방법을 도시한다. 이것은 도 16에서 보다 더 작은 컷-오프 주파수 f90을 전역 통과 필터 AP1에 대해 선정하고 조금 높은 컷-오프 주파수 f90을 전역 통과 필터 AP2에 대해 선정함으로써 이루어진다. 위상 변이 회로 장치가 미러 주파수 억제 회로의 일부일 때, 위상차가 90°가 되는 주파수는 단지 그 주파수에서만 방해 신호가 차단되기 때문에 중요하다. 이 값의 바로 직전이거나 바로 직후의 주파수에서는 감쇄만이 존재한다. 도 21의 개략도는 주파수 대 ㏈로 감쇄를 나타낸다. 점선으로 나타낸 전달 함수는 도 9와 관련있고, 실선으로 나타낸 전달 함수는 도 8과 관련있다. 이 선정된 예에서 100㎑의 주파수에서 차단이 이루어짐을 명확히 알 수 있다. 이 주파수 위와 아래에서는 감쇄가 더 작을 것이고, 반면에 전역 통과 필터(실선)을 갖는 회로 장치는 보다 양호한 감쇄를 달성한다. 도 22의 개략도는 도 17에 도시된 장치에 대한 전달 함수를 나타낸다. 28㏈ 이상의 감쇄가 충분하다는 사실이 증명되었다. 도시된 함수와 관련하여, 이것은 주파수 대역이 약 70㎑ 내지 약 130㎑ 사이에서 적절히 억제됨을 의미한다.
미러 억제 회로는 예컨대 라디오 수신기에서 이용된다. 이 경우, 수신 신호는 단일 수신 주파수로 이루어지기 보다는 주파수 대역으로 이루어진다. 수신된 유용한 대역에 따라서, 미러 주파수 대역이 혼합기단에서 발생된다. 이와 관련하여, 도 21의 개략도에 도시된 것 같은 억제는 적절하지 않지만 아마도 도 22에 도시된 개략도의 전달 함수의 변형을 가져야 할 것이다
도 18에서, 진폭 특성은 도 9와 도 2에 도시된 종래 기술의 회로 장치에 대해 주파수 ㎐ 대 ㏈로 도시된다(여기에서 HP가 함수 (1-TP) 대신에 대체되었다). 실선은 저역 통과 필터와 관련있고, 점선은 고역 통과 필터와 관련있다. 예시에 근거하여, 진폭 특성에 대한 수학식(41)과 (42)는 다음과 같다.
두 개의 진폭이 예컨대 100㎑의 기저 주파수에서 단 하나의 교차점만 가짐을 명확히 알 수 있다. 6㏈의 진폭차의 경우, 50㎑ 내지 200㎑의 표시된 주파수 대역이 이 예에서 얻어진다.
도 19에 도시된 도면에는, 도 3, 4, 7, 10, 11에 도시된 것 같은 본 발명에 따른 회로 장치에 대한 주파수 ㎐ 대 ㏈의 진폭 특성이 도시된다. 두 진폭 특성은 다시 100㎑의 기저 주파수에서 동일하다. 그러나, 그 차이점은 6㏈의 진폭차가 예컨대 약 27㎑ 내지 약 373㎑의 주파수 대역같은 더 넓은 주파수 대역을 초래한다는 것이다. 수학식(43)과 (44)는 회로 장치의 상부 또는 하부 브랜치에서의 감쇄를 설명한다.
도 20의 개략도는 도 5, 6, 13에 도시된 본 발명에 따른 회로 장치에 대한 진폭 특성을 주파수 ㎐ 대 ㏈로 도시한다. 진폭 일치는 선정된 100㎑의 기저 주파수에서 발생한다. 6㏈ 진폭차로 제한된 주파수 대역은 도 19에 도시된 것처럼 넓은데, 다시 말해서 약 27㎑ 내지 약 373㎑이다.
도 21은 종래 기술에 따른 전달 함수의 개략도를 도시한다.
이 때 단 한 번만 차단되며 Δα= -90°이다. 이 차단은 노치(notch)라고 불리우며 Uout3과 Uout4의 두 진폭이 동일할 때 발생한다. 점선으로 표시된 전달 함수는 도 8이 동일한 컷-오프 주파수를 갖는 고역 통과 필터와 저역 통과 필터를 갖는 종래 기술일 때 출력 신호 Uout에 해당한다. 실선으로 표시된 전달 함수는 도 8이 두 개의 전역 통과 필터를 갖는 회로 장치일 때 출력 신호 Uout에 해당한다. 억제가 -28㏈ 이하이어야 하는 것으로 가정될 때, 고역 통과/저역 통과 필터 장치를 이용하는 미러 억제에 대해서는 단지 좁은 단편만이 주파수 대역으로 얻어진다. 종래 기술에 따른 전역 통과 필터를 갖는 회로 장치의 경우, 약 70㎑ 내지 120㎑의 주파수 대역 즉, 약 50㎑의 폭이 얻어진다.
도 22는 종래 기술에 따른 두 개의 노치를 갖는 전달 함수의 개략도를 도시한다. 노치들은 기저 주파수 이상과 이하로 변이된다. 그 사이에는 전달함수가 증가한다. 물론 -28㏈ 보다 더 작은 값을 유지하는데, 이것은 실제 실시예와 관련한 제한값인 것으로 증면되었다. 전달 함수와 관련한 수학식(45)은 전술하였다. 도 22의 개략도는 V3과 관련해 이득 A>1인 도 10의 회로 장치와, V3과 관련해 이득 A>1인 도 11의 회로 장치와, V3과 관련해 이득 A>1인 도 12의 회로 장치와, V1과 관련해 이득 A>2인 도 13의 회로 장치와, 그리고 V3과 관련해 이득 A>1인 도 14의 회로 장치에 관한 것이다.
도 23은 두 개의 상호 위상 변이된 신호의 징폭 정합에 관한 블록도이다. 위상차는 바람직하게 90° 혹은 180°이다. 진폭 정합은 하나의 신호를 측정하여 그것을 변경없이 공급하고 다른 신호를 측정 및 제어함으로써 실행된다. 진폭은 그 차이가 매우 작거나 사실상 0 이기만 하면 정합된다. 이 블록도는 예컨대 도 2내지 도 7의 위상 변이 회로 장치 다음에 이용될 수도 있다. 위상 시프터의 두 출력 신호 Uout1및 Uout2는 이 경우에 두 개의 상호 90°변이된 신호이다. 도 23에 도시된 진폭 정합으로 인해, 브랜치에 필터를 이용함으로써 발생되는 진폭 편차는 의사 보상된다(quasi-compensated). 예를 들어, 감쇄로 인한 브랜치내의 진폭 편차는 고역 통과 필터 혹은 저역 통과 필터 혹은 상이한 컷-오프 주파수를 갖는 두 개의 병렬 배치의 전역 통과 필터를 이용한 결과로 발생한다. 따라서 예컨대 진폭 편차는 도 2 내지 도 7에 따른 위상 시프터에서 발생한다. 그러나 도 23에 도시된 회로 장치는 도 9, 도 10, 도 11, 도 13에 도시된 회로 장치의 미러 주파수 억제를 개선하기 위해 이용될 수도 있다. 이 경우, 두 개의 180°위상 변이된 입력 신호는 미러 주파수 억제 회로로부터의 신호 Uout3및 Uout4이다. Uout3및 Uout4는 Uout용 가산기가 의사 분리될 때 분기될 수 있다. 두 개의 신호(Uout1및 Uout2혹은 Uout3및 Uout4)는 처음에 정류기 R1, R2에서 정류되고, 두 개의 출력 신호 U5, U4는 U5에서 U4를 빼는 방식으로 가산기를 통해 조합된다. 가산기의 출력 신호 U1은 적분기 I에 공급된다. 서로 비교되는 두 개의 신호는 일반적으로 사소한 진폭차를 가지므로, U1은 일반적으로 작다. 적분기는 사실상 0인 매우 낮은 컷-오프 주파수를 가지면서 0㎐ 부근의 주파수에서 높은 이득을 갖는 저역 통과 필터를 포함한다. 적분기 I는 U1을 신호 변경 부분으로부터 자유롭게 한다. 두 개의 정류기 R1, R2, 가산기 및 적분기 I는 두 신호의 진폭차의 평균값을 유사 형성한다. 적분기의 출력 신호 U2는진폭차의 측정치이고 기준 전압 U0과 비교된다. 이 진폭차의 측정치는 기준 신호와 함께 하나의 신호 경로내에 배치되어 있는 제어 소자, 혼합기 혹은 곱셈기를 위한 제어값을 형성한다. 만약 도 23에 되시된 실시예처럼 제어 소자가 Uout2혹은 Uout4의 경로내에 배치된다면, 제어값은 신호 Uout2혹은 Uout4를 증가 혹은 감소시켜야 하는데, 다시 말해서 각기 Uout1및 Uout3과 동일한 값에 도달할 때까지 신호는 재조정되어야 한다.
본 진폭 제어 회로 장치는 본 발명에 따른 위상 변이 혹은 미러 주파수 억제 회로 장치중 하나와 연계하여 이용되는 것이 바람직한데, 그 이유는 이 경우에는 종래보다 재조정을 덜하게 된다. 도 23에 도시된 회로 장치는 비교적 단순하며 작은 면적상에 비교적 정확한 방식으로 실현될 수 있어서 저렴하다.

Claims (26)

  1. 입력 신호 Uin에서 시작하여 두 개의 90°위상 변이된 출력 신호 Uout1및 Uout2를 발생시키는 회로 장치에 있어서,
    상기 입력 신호 Uin는 기저 주파수(base frequency) BF를 가지며, 분기 지점(branching point)을 통해 두 개의 병렬 브랜치로 공급되는데,
    상기 기저 주파수 BF 보다 작은 컷-오프 주파수 f90를 갖는 제 1 전역 통과 필터(first all-pass filter) AP1이 제 1 브랜치에 배치되어 있고,
    상기 기저 주파수 BF 보다 큰 컷-오프 주파수 f90를 갖는 제 2 전역 통과 필터 AP2는 제 2 브랜치에 배치되어 있으며,
    상기 기저 주파수 BF 보다 큰 주파수 f90을 갖는 제 2 전역 통과 필터가 상기 제 1 전역 통과 필터 AP1에 병렬로 상기 제 1 브랜치 내에 배치되고,
    상기 두 개의 서브-브랜치(sub-branches)가 가산기 혹은 감산기를 통해 조합되고, 그 출력 신호는 Uout1이며,
    상기 기저 주파수 BF 보다 작은 주파수 f90을 갖고 출력 신호가 Uout2인 제 2 전역 통과 필터가 상기 제 1 전역 통과 필터 AP2에 병렬로 상기 제 2 브랜치 내에 배치되고,
    상기 두 개의 병렬 서브-브랜치는 가산기를 통해 조합되는
    회로 장치.
  2. 제 1 항에 있어서,
    상기 제 1 브랜치 내에서 상기 제 1 전역 통과 필터 AP1에 병렬로 배치된 상기 전역 통과 필터는 상기 제 2 브랜치 내에 배치된 상기 제 2 전역 통과 필터 AP2와 동일한 종류인
    회로 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 브랜치 내에 상기 제 2 전역 통과 필터 AP2와 병렬로 배치된 상기 전역 통과 필터는 상기 제 1 전역 통과 필터 AP1과 동일한 종류인
    회로 장치.
  4. 입력 신호 Uin에서 시작하여 두 개의 90°위상 변이된 출력 신호 Uout1및 Uout2를 발생시키는 회로 장치에 있어서,
    상기 입력 신호 Uin는 기저 주파수(base frequency) BF를 가지며, 분기 지점(branching point)을 통해 두 개의 병렬 브랜치로 공급되고,
    상기 기저 주파수 BF 보다 작은 컷-오프 주파수 f45를 갖는 저역 통과 필터(low-pass filter) TP1과 상기 기저 주파수 BF 보다 큰 컷-오프 주파수 f45를 갖는 고역 통과 필터(high-pass filter) HP2가 제 1 브랜치 내에 서로 병렬로 배치되고,
    상기 저역 통과 필터 TP1과 상기 고역 통과 필터 HP2의 두 출력이 가산기/감산기를 통해 조합되고, 그 출력 신호가 Uout1에 해당하며,
    상기 제 1 브랜치 내의 것과 동일한 컷-오프 주파수를 갖는 저역 통과 필터 TP1이 상기 제 1 브랜치의 상기 고역 통과 필터 HP2와 동일한 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP2와 병렬로 상기 제 2 브랜치 내에 배치되고,
    두 개의 출력 신호가 가산기/감산기를 통해 조합되고, 그 출력 신호가 Uout1에 해당하는
    회로 장치.
  5. 입력 신호 Uin에서 시작하여 두 개의 90°위상 변이된 출력 신호 Uout1및 Uout2를 발생시키는 회로 장치에 있어서,
    상기 입력 신호 Uin는 기저 주파수(base frequency) BF를 가지며, 분기 지점(branching point)을 통해 두 개의 병렬 브랜치로 공급되며,
    상기 기저 주파수 BF와 동일한 컷-오프 주파수 f90을 갖고 그 출력 신호는 Uout1인 전역 통과 필터 AP가 제 1 브랜치 내에 배치되고,
    상기 기저 주파수 BF와 동일한 컷-오프 주파수 f45를 갖는 고역 통과 필터 HP와, 상기 기저 주파수 BF와 동일한 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP와, 증폭기 소자 V1이 제 2 브랜치 내에 직렬로 배치되며,
    상기 증폭기 소자의 출력 신호가 Uout2인
    회로 장치.
  6. 입력 신호 Uin에서 시작하여 두 개의 90°위상 변이된 출력 신호 Uout1및 Uout2를 발생시키는 회로 장치에 있어서,
    상기 입력 신호 Uin는 기저 주파수(base frequency) BF를 가지며, 분기 지점(branching point)을 통해 두 개의 병렬 브랜치로 공급되고,
    상기 기저 주파수 BF와 동일한 컷-오프 주파수 f45를 갖는 저역 통과 필터TP와, 상기 기저 주파수 BF와 동일한 컷-오프 주파수 f45를 갖는 고역 통과 필터 HP와, 증폭기 소자 V3이 제 2 브랜치 내에 직렬로 배치되고, 상기 증폭기 소자의 출력 신호는 Uout2이며,
    제 1 브랜치가 가산기를 포함하되, 상기 가산기의 한 입력 신호는 상기 제 1 브랜치 내에 배치된 증폭기 소자 V2에 의해 형성되고 다른 입력 신호는 상기 제 2 브랜치의 상기 저역 통과 필터의 출력 신호에 대응하고,
    상기 가산기의 출력 신호는 Uout2인
    회로 장치.
  7. 입력 신호 Uin에서 시작하여 두 개의 90°위상 변이된 출력 신호 Uout1및 Uout2를 발생시키는 회로 장치에 있어서,
    상기 입력 신호 Uin는 기저 주파수(base frequency) BF를 가지며, 분기 지점(branching point)을 통해 두 개의 병렬 브랜치로 공급되며,
    상기 기저 주파수 BF 보다 작은 컷-오프 주파수 f45를 갖는 제 1 저역 통과 필터 TP1과 제 1 가산기 A1과 증폭기 소자 V3이 제 1 브랜치 내에 직렬로 배치되되, 상기 증폭기 소자 V3의 출력 신호는 Uout1이고,
    상기 기저 주파수 BF 보다 큰 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP2와 제 2 가산기 A2가 제 2 브랜치 내에 직렬로 배치되되, 상기 제 2 가산기 A2의 출력 신호는 Uout2이며,
    상기 제 1 가산기 A1의 제 2 입력 신호는 상기 제 2 브랜치의 상기 저역 통과 필터 TP2의 출력 신호이고,
    상기 제 2 가산기 A2의 제 2 입력 신호는 상기 제 1 브랜치의 상기 저역 통과 필터 TP1의 출력 신호이며,
    제 3 입력 신호는 반전 입력 신호(inverse input signal) Uin인
    회로 장치.
  8. 미러 주파수 억제 회로 장치에 있어서,
    두 개의 입력 신호 Uin0및 Uin90이 동일한 중간 주파수 ZF, 동일한 진폭, 그리고 Δα= 90°의 위상차를 가지고 각기 브랜치로 공급되되,
    상기 중간 주파수 ZF 보다 작은 컷-오프 주파수 f90을 갖는 전역 통과 필터 AP1은 상기 Uin0이 공급되는 제 1 브랜치 내에 배치되고,
    상기 중간 주파수 ZF 보다 큰 컷-오프 주파수 f90을 갖는 전역 통과 필터 AP2는 상기 Uin90이 공급되는 제 2 브랜치 내에 배치되며,
    제 2 전역 통과 필터가 상기 제 1 브랜치 내에서 상기 전역 통과 필터 AP1에 병렬로 배치되어, 상기 두 전역 통과 필터의 두 출력 신호가 제 1 가산기 A1을 통해 조합되고,
    제 2 전역 통과 필터가 상기 제 2 브랜치 내에서 상기 전역 통과 필터 AP2에 병렬로 배치되어, 상기 제 2 브랜치의 상기 두 전역 통과 필터의 두 출력이 제 2 가산기 A2로 공급되며,
    상기 두 가산기 A1과 A2의 두 출력 신호가 차례로 추가 가산기를 통해 조합되는
    미러 주파수 억제 회로 장치.
  9. 제 8 항에 있어서,
    증폭기 소자 V3이 상기 분기 지점 이전에 상기 제 2 브랜치에 배치되는
    미러 주파수 억제 회로 장치.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제 1 브랜치 내의 상기 제 2 전역 통과 필터는 상기 제 2 브랜치 내의 상기 전역 통과 필터 AP2와 동일한 종류의 것이고,
    상기 제 2 브랜치 내의 상기 제 2 전역 통과 필터는 상기 제 1 브랜치 내의 상기 제 1 전역 통과 필터 AP1과 동일한 종류인
    미러 주파수 억제 회로 장치.
  11. 미러 주파수 억제 회로 장치에 있어서,
    두 개의 입력 신호 Uin0및 Uin90이 동일한 중간 주파수 ZF, 동일한 진폭, 그리고 Δα= 90°의 위상차를 가지고 각기 브랜치로 공급되되,
    상기 Uin0은 제 1 브랜치로 공급되고, 상기 Uin90은 제 2 브랜치로 공급되며,
    상기 중간 주파수 ZF 보다 작은 컷-오프 주파수 f90을 갖는 저역 통과 필터 TP1과 상기 중간 주파수 ZF 보다 큰 컷-오프 주파수 f45를 갖는 고역 통과 필터 HP2가 상기 제 1 브랜치 내에서 병렬로 배치되고, 상기 저역 통과 필터의 출력과 상기 고역 통과 필터의 출력이 가산기/감산기를 통해 조합되어, 그 출력 신호가 다음에 더 넓은 가산기/감산기로 공급되고,
    상기 중간 주파수 ZF 보다 작은 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP1과 상기 중간 주파수 ZF 보다 큰 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP2가 상기 제 2 브랜치 내에서 병렬로 배치되고, 상기 두 저역 통과 필터의 두 출력 신호가 가산기/감산기를 통해 조합되어, 그 출력 신호가 가산기/감산기 A3의 제 2 입력 신호를 형성하며, 상기 A3의 출력 신호는 Uout인
    미러 주파수 억제 회로 장치.
  12. 제 11 항에 있어서,
    증폭기 소자 V3이 상기 분기 지점 이전에 상기 제 2 브랜치 내에 배치되는
    미러 주파수 억제 회로 장치.
  13. 미러 주파수 억제 회로 장치에 있어서,
    두 개의 입력 신호 Uin0및 Uin90이 동일한 중간 주파수 ZF, 동일한 진폭, 그리고 Δα= 90°의 위상차를 가지고 각기 브랜치로 공급되되,
    상기 Uin0은 제 1 브랜치로 공급되고, 상기 Uin90은 제 2 브랜치로 공급되며,
    제 1 가산기 A1과 상기 중간 주파수 ZF 보다 작은 컷-오프 주파수 f90을 갖는저역 통과 필터 TP1과이 상기 제 1 브랜치 내에서 직렬로 배치되고,
    증폭기 소자 V3과 제 2 가산기 A2와 상기 중간 주파수 ZF 보다 큰 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP2가 상기 제 2 브랜치 내에서 직렬로 배치되며,
    상기 제 1 가산기 A1의 제 2 입력 신호는 상기 증폭기 소자 V3의 출력 신호이고,
    상기 제 2 가산기 A2의 입력 신호는 Uin0이며,
    출력 신호는 세 개의 입력을 갖는 가산기에 의해 형성되되, 이 때 제 1 입력 신호는 상기 저역 통과 필터 TP1의 출력 신호이고, 제 2 입력 신호는 상기 저역 통과 필터 TP2의 출력 신호이고, 제 3 입력 신호는 Uin0인
    미러 주파수 억제 회로 장치.
  14. 미러 주파수 억제 회로 장치에 있어서,
    두 개의 입력 신호 Uin0및 Uin90이 동일한 중간 주파수 ZF, 동일한 진폭, 그리고 Δα= 90°의 위상차를 가지고 각기 브랜치로 공급되되,
    상기 Uin0은 제 1 브랜치로 공급되고, 상기 Uin90은 제 2 브랜치로 공급되며,
    상기 중간 주파수 ZF와 동일한 컷-오프 주파수 f90을 가지고, 그 출력 신호는 상기 회로 장치의 출력 신호를 형성하는 가산기/감산기의 제 1 입력 신호가 되는 전역 통과 필터 AP가 상기 제 1 브랜치 내에 배치되고,
    상기 중간 주파수 ZF와 동일한 컷-오프 주파수 f45를 갖는 고역 통과 필터 HP와, 상기 중간 주파수 ZF와 동일한 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP와, 증폭기 소자 V1이 상기 제 2 브랜치 내에 직렬로 배치되며,
    상기 증폭기 소자 V1의 출력 신호는 상기 가산기/감산기의 제 2 입력 신호인
    미러 주파수 억제 회로 장치.
  15. 미러 주파수 억제 회로 장치에 있어서,
    두 개의 입력 신호 Uin0및 Uin90이 동일한 중간 주파수 ZF, 동일한 진폭, 그리고 Δα= 90°의 위상차를 가지고 각기 브랜치로 공급되되,
    상기 Uin0은 제 1 브랜치로 공급되고, 상기 Uin90은 제 2 브랜치로 공급되며,
    상기 Uin0은 분기되어 증폭기 소자 V4와 가산기 A1에 공급되고,
    상기 Uin90은 증폭기 소자 V3에 인가된 뒤, 상기 중간 주파수 ZF와 동일한 컷-오프 주파수를 갖는 고역 통과 필터 HP로 인가되고, 계속해서 가산기 A1을 통해 다른 입력 신호와 조합되며,
    상기 제 1 가산기 A1의 출력 신호는 상기 중간 주파수 ZF와 동일한 컷-오프 주파수 f45를 갖는 저역 통과 필터 TP로 인가되고, 그 출력 신호는 제 2 가산기 A2의 한 쪽 입력이 되고, 다른 입력 신호는 상기 증폭기 소자 V4의 출력 신호이고, 상기 제 2 가산기 A2는 출력 신호 Uout을 형성하는
    미러 주파수 억제 회로 장치.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 증폭기 소자 V1은 A≥2의 이득을 갖는
    회로 장치.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 증폭기 소자 V2는 A≥-0.5의 이득을 갖는
    회로 장치.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 증폭기 소자 V3은 A≥1의 이득을 갖는
    회로 장치.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 증폭기 소자 V4는 A=0.5의 이득을 갖는
    회로 장치.
  20. 바람직하게 90°위상 변이된 두 신호의 진폭, 특히 제 1 항 내지 제 7 항 중 어느 한 항에 청구된 것과 같은 위상 변이 회로 장치의 출력 신호 Uout1과 Uout2의 진폭을 정합(matching)시키는 방법에 있어서,
    상기 두 개의 출력 신호 Uout1과 Uout2가 각각 정류된 신호 U4와 U5를 발생시키는 정류기 R1과 R2에 각기 공급되는 단계와,
    상기 신호 U4와 U5사이의 차이(difference) U1이 발생되는 단계와,
    상기 차이 U1이 적분기 I에 인가되는 단계를 포함하는
    진폭 정합 방법.
  21. 제 20 항에 있어서,
    상기 적분기 I는 출력 신호 U2를 발생시키고, 상기 출력 신호는 기준 신호 U0와 함께 가산기로 공급되며, 상기 가산기의 출력 신호 U0+U2는 상기 출력 신호 Uout1과 Uout2각각을 위한 제어값을 형성하고, 상기 제어값과 상기 출력 신호 Uout1및 Uout2는 제어 소자, 혼합기 또는 곱셈기로 공급되는
    진폭 정합 방법.
  22. 바람직하게 180°위상 변이된 두 신호의 진폭, 특히 제 8 항 내지 제 14 항 중 어느 한 항에 청구된 것과 같은 미러 주파수 억제 회로 장치의 출력 신호 Uout3및 Uout4의 진폭을 정합시키는 방법에 있어서,
    상기 두 개의 출력 신호 Uout3과 Uout4가 각각 정류된 신호 U4와 U5를 발생시키는 정류기 R1과 R2에 각기 인가되는 단계와,
    상기 신호 U4와 U5사이의 차이(difference) U1이 발생되는 단계와,
    상기 차이 U1이 적분기 I에 인가되는 단계를 포함하는
    진폭 정합 방법.
  23. 제 22 항에 있어서,
    상기 적분기 I는 출력 신호 U2를 발생시키고, 이 출력 신호는 기준 신호 U0와 함께 가산기로 공급되며, 상기 가산기의 출력 신호 U0+U2는 상기 입력 신호 Uout3과 Uout4각각을 위한 제어값을 형성하며, 상기 제어값과 상기 입력 신호 Uout3및 Uout4는 제어 소자, 혼합기 또는 곱셈기로 공급되는
    진폭 정합 방법.
  24. 제 20 항 내지 제 23 항 중 어느 한 항에서 청구된 방법을 수행하는 회로 장치로서,
    상기 제어 소자, 상기 혼합기 또는 상기 곱셈기의 상기 출력 신호는 자신의 제어된 입력 신호에 해당하는
    회로 장치.
  25. 제 20 항 내지 제 24 항 중 어느 한 항에서 청구된 방법을 수행하는 회로 장치로서,
    상기 적분기 I는 낮은 컷-오프 주파수와 상기 컷-오프 주파수에 근사한 높은 이득을 갖는
    회로 장치.
  26. 제 11 항 내지 제 15 항, 제 22 항 또는 제 23 항 중 어느 한 항에서 청구된 회로 장치의 라디오 혹은 텔레비젼 수신기에서의 용도.
KR10-2004-7015097A 2002-03-26 2003-03-24 회로 장치, 미러 주파수 억제 회로 장치 및 진폭 정합 방법 KR20040104546A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10213423A DE10213423A1 (de) 2002-03-26 2002-03-26 Schaltungsanordnung zum Schieben der Phase eines Eingangssignals und Schaltungsanordnung zur Spiegelfrequenzunterdrückung
DE10213423.5 2002-03-26
PCT/IB2003/001125 WO2003081767A1 (en) 2002-03-26 2003-03-24 Circuit arrangement for shifting the phase of an input signal and circuit arrangement for suppressing the mirror frequency

Publications (1)

Publication Number Publication Date
KR20040104546A true KR20040104546A (ko) 2004-12-10

Family

ID=27815948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7015097A KR20040104546A (ko) 2002-03-26 2003-03-24 회로 장치, 미러 주파수 억제 회로 장치 및 진폭 정합 방법

Country Status (8)

Country Link
US (1) US7528679B2 (ko)
JP (1) JP4302531B2 (ko)
KR (1) KR20040104546A (ko)
CN (2) CN100483923C (ko)
AU (1) AU2003212579A1 (ko)
DE (1) DE10213423A1 (ko)
TW (1) TW200306068A (ko)
WO (1) WO2003081767A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10119624A1 (de) * 2001-04-20 2002-11-21 Aloys Wobben Verfahren zum Betreiben einer Windenergieanlage
KR20060094106A (ko) 2001-04-20 2006-08-28 알로이즈 우벤 풍력 발전 플랜트의 운전 방법
CN101546992B (zh) * 2008-03-29 2011-10-26 华为技术有限公司 一种滤波方法及滤波器
US8718290B2 (en) 2010-01-26 2014-05-06 Audience, Inc. Adaptive noise reduction using level cues
US9378754B1 (en) 2010-04-28 2016-06-28 Knowles Electronics, Llc Adaptive spatial classifier for multi-microphone systems
KR101290531B1 (ko) 2011-11-22 2013-07-30 주식회사 이노와이어리스 다이렉트 업컨버전 시스템에서 ｉ／ｑ 불균형 측정 장치 및 방법
RU206198U1 (ru) * 2021-05-11 2021-08-30 Евгений Борисович Колесников Управляемый фазовращатель

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2501313A1 (de) * 1975-01-15 1976-07-22 Sigismund Dr Ing Entleutner Elektrisches netzwerk zur erzeugung von zwei elektrischen spannungen mit konstanter gegenseitiger phasenverschiebung und konstanter amplitude aus einem eingangssignal in einem grossen frequenzbereich
US3976958A (en) * 1975-03-27 1976-08-24 Bell Telephone Laboratories, Incorporated R-C signal dividers and signal filters
JP3314726B2 (ja) * 1998-07-17 2002-08-12 日本電気株式会社 位相シフト回路、それを用いた移相回路、発振回路、及びイメージリジェクションミキサ

Also Published As

Publication number Publication date
JP4302531B2 (ja) 2009-07-29
US7528679B2 (en) 2009-05-05
CN100483923C (zh) 2009-04-29
WO2003081767A1 (en) 2003-10-02
US20050152083A1 (en) 2005-07-14
TW200306068A (en) 2003-11-01
AU2003212579A1 (en) 2003-10-08
CN1643778A (zh) 2005-07-20
CN101488733A (zh) 2009-07-22
DE10213423A1 (de) 2003-10-09
JP2005521318A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
EP0486095A1 (en) Digital receiver
EP1914882A1 (en) Cancelling distortion
EP0778995A1 (en) Receiver with quadrature decimation stage, method of processing digital signals
EP1450289A1 (en) Analog Divider Circuit and Method
KR20040104546A (ko) 회로 장치, 미러 주파수 억제 회로 장치 및 진폭 정합 방법
KR20000039236A (ko) 아이(i)/큐(q) 벡터 변조기
JP3492560B2 (ja) 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機
JPS5845216B2 (ja) マルチパス歪の除去回路
JP2001045085A (ja) 直交信号発生回路および直交信号発生方法
EP0973255B1 (en) 90 degree phase shifter and image rejection mixer
EP1069678B1 (en) Digital FM demodulator performing amplitude compensation
US4156851A (en) Constant-phase delay network
JP3346915B2 (ja) ミキサー回路
US5787124A (en) Quadrature detector and amplitude error correction method for quadrature detector
US5068876A (en) Phase shift angle detector
US20010038671A1 (en) Transmitter and method of generating a transmission signal
JP2003218710A (ja) 高調波除去装置および方法
RU2205517C1 (ru) Демодулятор сигналов с частотной модуляцией
KR100328315B1 (ko) 무선주파수 신호의 진폭 및 위상 제어 장치
JP2837916B2 (ja) Ａｆｃ装置
Trzaska Carrier wave frequency multiplication of AM signals
JPH0641241U (ja) 周波数変換回路
EP2221963A1 (en) A predistorsion circuit for a radio transmitter
JPH0537243A (ja) 直交変調器・直交復調器および弾性表面波装置
JPH03263949A (ja) 直交振幅変調装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application