KR20040093809A - 씨모스 이미지센서 및 그 제조방법 - Google Patents

씨모스 이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR20040093809A
KR20040093809A KR1020030027643A KR20030027643A KR20040093809A KR 20040093809 A KR20040093809 A KR 20040093809A KR 1020030027643 A KR1020030027643 A KR 1020030027643A KR 20030027643 A KR20030027643 A KR 20030027643A KR 20040093809 A KR20040093809 A KR 20040093809A
Authority
KR
South Korea
Prior art keywords
conductivity type
region
type
layer
transfer transistor
Prior art date
Application number
KR1020030027643A
Other languages
English (en)
Other versions
KR100525897B1 (ko
Inventor
홍희정
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0027643A priority Critical patent/KR100525897B1/ko
Publication of KR20040093809A publication Critical patent/KR20040093809A/ko
Application granted granted Critical
Publication of KR100525897B1 publication Critical patent/KR100525897B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K1/00—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces
    • F16K1/16—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with pivoted closure-members
    • F16K1/18—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with pivoted closure-members with pivoted discs or flaps
    • F16K1/22—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with pivoted closure-members with pivoted discs or flaps with axis of rotation crossing the valve member, e.g. butterfly valves
    • F16K1/226—Shaping or arrangements of the sealing
    • F16K1/2261—Shaping or arrangements of the sealing the sealing being arranged on the valve member
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K1/00—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces
    • F16K1/32—Details
    • F16K1/34—Cutting-off parts, e.g. valve members, seats
    • F16K1/42—Valve seats
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00—Construction of housing; Use of materials therefor
    • F16K27/02—Construction of housing; Use of materials therefor of lift valves
    • F16K27/0209—Check valves or pivoted valves
    • F16K27/0218—Butterfly valves

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 포토다이오드와 전송트랜지스터의 불순물 영역들 사이의 펀치쓰루를 효과적으로 방지할 수 있는 CMOS 이미지센서 및 그 제조방법을 제공한다.
본 발명은 리셋트랜지스터가 형성되는 제 1 영역과 포토다이오드 및 전송트랜지스터가 형성되는 제 2 영역이 구비되고 필드산화막에 의해 액티브 영역이 정의되며, 제 1 및 제 2 영역에는 제 1 도전형 에피층이 형성되고 필드산화막 하부에는 제 2 도전형 채널스톱영역이 형성되어 있는 제 1 도전형 반도체 기판을 준비하는 단계; 기판 전면 상에 버퍼용 산화막을 형성하는 단계; 산화막 상부에 게이트 영역을 오픈시키는 이온주입마스크를 형성하는 단계; 및 오픈된 영역으로 제 1 도전형 불순물이온을 주입하여 제 2 영역의 에피층 내부에 제 1 도전형 매몰층을 형성하는 단계를 포함하는 CMOS 이미지센서의 제조방법에 의해 달성될 수 있다.

Description

씨모스 이미지센서 및 그 제조방법{CMOS IMAGE SENSOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 CMOS 이미지센서 및 그 제조방법에 관한 것으로, 특히 포토다이오드와 전송트랜지스터의 불순물 영역들 사이의 펀치쓰루(punch-through)를 방지할 수 있는 CMOS 이미지센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지센서(image sensor)는 1차원 또는 2차원 이상의 광학정보를 전기신호로 변환하는 장치로서 시판되는 고체 이미지센서에는 CMOS (Complementary Metal Oxide Semiconductor)형과 CCD(Charge Coupled Device)형의 2종류가 있다. CMOS 이미지센서는 CMOS 제조기술을 이용하여 화소수만큼 MOS 트랜지스터를 만들고 이를 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있으며, CCD 이미지센서에 비해 구동방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하고, 신호처리회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라 호환성의 CMOS 기술에 의해 제조단가 및 전력소모 등을 낮출 수 있는 장점이 있다.
도 1은 종래의 CMOS 이미지센서의 단위화소를 나타낸 회로도로서, 도 1에 나타낸 바와 같이, 단위화소는 광감지수단인 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터(Tx, Rx, Dx, Sx)로 구성되고, 4개의 NMOS 트랜지스터는 포토다이오드(PD)에 집속된 광전하를 플로팅노드(F)로 운송하는 전송트랜지스터(Transfer transistor; Tx), 플로팅노드(F)에 저장되어 있는 전하를 배출하여 리셋시키는 리셋트랜지스터(Reset transistor; Rx), 소오스팔로워버퍼증폭기(source follower buffer amplifier)로서 작용하는 구동트랜지스터(Drive transistor; Dx) 및 스위칭(switching) 및 어드레싱(addressing) 역할을 하는 선택트랜지스터(Select transistor; Sx)로 이루어진다. 또한, 플로팅노드(F) 및 포토다이오드(PD)에는 캐패시턴스(Cf, Cp)가 각각 존재하며, 단위화소 외부에는 출력신호를 읽을 수 있도록 로드트랜지스터가 형성되어 있다.
여기서, 전송 및 리셋트랜지스터(Tx, Rx)는 낮은 문턱전압(threshold voltage; Vth) 또는 공핍모드(depletion)의 NMOS 트랜지스터이며, 구동 및 선택트랜지스터(Dx, Sx)는 노멀(normal) NMOS 트랜지스터이다. 따라서, 전송 및 리셋트랜지스터(Tx, Rx)는 P웰의 형성없이 네이티브 NMOS 트랜지스터로 형성되고, 구동 및 선택트랜지스터(Dx, Sx)의 액티브 영역에는 통상의 P웰보다 작은 미니(mini) P웰이 형성된다.
도 2는 이러한 종래의 CMOS 이미지센서의 단면도로서, 포토다이오드(PD)와 네이티브 NMOS 트랜지스터인 전송 및 리셋트랜지스터(Tx, Rx) 영역만을 나타낸다.
도 2에 나타낸 바와 같이, 리셋트랜지스터가 형성되는 제 1 영역(A1)과, 포토다이오드 및 전송트랜지스터가 형성되는 제 2 영역(A2)이 구비된 P＋＋반도체 기판(10)에 P－에피층(11)이 형성되고, 에피층(11)에 필드산화막(12)이 형성되어 액티브 영역이 정의된다. 제 1 및 제 2 영역(A1, A2)의 에피층(11) 상부에는 게이트 절연막(13)과 리셋트랜지스터 게이트(미도시) 및 전송트랜지스터 게이트(14)가 각각 형성되고, 각각의 게이트(14) 측벽에는 스페이서(15)가 형성된다. 또한, 제 2 영역(A2)의 전송트랜지스터 게이트(14)의 일측에는 딥 N-불순물영역(15)과 P0불순물영역(17)으로 이루어진 포토다이오드가 형성되고, 전송트랜지스터 게이트(14)의 다른 측에는 플로팅노드(F)로서 작용하는 N＋불순물영역(18A)이 형성되며, 제 1 영역(A1)에는 소오스/드레인으로서 작용하는 N＋불순물영역(18B)이 형성된다.
여기서, P＋＋기판(10)에 P－에피층(11)을 형성하는 이유는 CMOS 이미지센서의 단위화소간의 크로스토크(cross talk) 효과를 감소시켜 노이즈(noise)를 최소화하고 포토다이오드에서의 공핍폭(depletion width)을 최대화하여 광감도 특성을 향상시키기 위함이다.
그러나, 이러한 P－에피층(11)에 의한 포토다이오드의 N-불순물영역(15)의 공핍폭 증대에 의해 제 1 및 제 2 영역(A1, A2)에서 N-불순물영역(15)과 N＋불순물영역(18A, 18B) 사이에 각각 펀치쓰루(punchthrough; P1, P2)가 유발되어 제거불가능한 이미지 데이터를 생성함으로써 CMOS 이미지센서의 특성을 열화시키게 된다.
따라서, 종래에는 펀치쓰루를 방지하고자 도 2에 나타낸 바와 같이, 보론(boron) 등의 P형 불순물이온을 이용하여 필드산화막(12) 하부에 N 채널스톱영역(100)을 형성하였다. 그러나, 이 경우에는 리셋트랜지스터가 형성되는 제 1 영역(A1)의 N＋불순물영역(18B)과 포토다이오드의 딥 N－불순물영역(15)은 필드산화막(12)에 의해 분리되어 있으므로 N 채널스톱영역(100)을 적용하게 되면 펀치쓰루(P1)는 완벽하게 방지할 수 있지만, 포토다이오드 및 전송트랜지스터가 형성되는 제 2 영역(A2)에서는 필드산화막의 부재로 인하여 N＋불순물영역(18A)과 N－불순물영역(15) 사이의 펀치쓰루(P2)는 방지할 수 없었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 포토다이오드와 전송트랜지스터의 불순물 영역들 사이의 펀치쓰루를 효과적으로 방지할 수 있는 CMOS 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 CMOS 이미지센서의 단위화소를 나타낸 회로도.
도 2 및 도 3은 종래의 CMOS 이미지센서의 단면도.
도 4a 및 도 4b는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
40 : P＋＋반도체 기판 41 : P－에피층
42 : 버퍼용 제 1 산화막 43 : N 채널스톱영역
44 : 필드산화막 45 : 버퍼용 제 2 산화막
46 : 하드마스크 47 : 포토레지스트 패턴
48 : P형 매몰층 49 : 게이트 절연막
50 : 전송트랜지스터 게이트
51 : 딥 N－불순물영역 52 : 스페이서
53 : P0불순물영역 54A, 54B : N＋불순물영역
200 : 이온주입마스크
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 리셋트랜지스터가 형성되는 제 1 영역과 포토다이오드 및 전송트랜지스터가 형성되는 제 2 영역이 구비되고 필드산화막에 의해 액티브 영역이 정의된 제 1 도전형 반도체 기판; 기판에 형성된 제 1 도전형 에피층; 필드산화막 하부에 형성된 제 2 도전형 채널스톱영역; 제 2 영역의 에피층 상부에 형성된 전송트랜지스터 게이트; 전송트랜지스터 게이트 일측의 에피층 내부에 형성된 포토다이오드; 전송트랜지스터 게이트 다른 측의 에피층 내부에 형성된 제 2 도전형 불순물영역; 및 전송트랜지스터 게이트 하부의 에피층에 형성된 제 1 도전형 매몰층을 포함하는 CMOS 이미지센서에 의해 달성될 수 있다.
또한, 상기의 본 발명의 목적은 리셋트랜지스터가 형성되는 제 1 영역과 포토다이오드 및 전송트랜지스터가 형성되는 제 2 영역이 구비되고, 필드산화막에 의해 액티브 영역이 정의되며, 제 1 및 제 2 영역에는 제 1 도전형 에피층이 형성되고 필드산화막 하부에는 제 2 도전형 채널스톱영역이 형성되어 있는 제 1 도전형 반도체 기판을 준비하는 단계; 기판 전면 상에 버퍼용 산화막을 형성하는 단계; 산화막 상부에 게이트 영역을 오픈시키는 이온주입마스크를 형성하는 단계; 및 오픈된 영역으로 제 1 도전형 불순물이온을 주입하여 제 2 영역의 에피층 내부에 제 1 도전형 매몰층을 형성하는 단계를 포함하는 CMOS 이미지센서의 제조방법에 의해 달성될 수 있다.
여기서, 이온주입마스크는 하드마스크와 포토레지스트 패턴이 순차적으로 적층된 막으로 이루어진다. 바람직하게, 포토레지스트 패턴은 네가티브 포토레지스트막을 약 8000Å의 두께로 도포하고 게이트용 레티클을 이용하여 노광 및 현상하여 형성하고, 하드마스크는 5000 내지 10000Å의 두께의 질화막으로 이루어진다.
또한, 제 1 도전형이 P형이면 제 2 도전형은 N형이고, 제 1 도전형이 N형이면 제 2 도전형은 P형이며, 제 1 도전형이 P형인 경우, 이온주입은 보론이온을 이용하여 약 1E12 ions/㎤의 농도와 70 내지 120KeV의 에너지로 수행한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도이다.
도 4a를 참조하면, 리셋트랜지스터가 형성되는 제 1 영역(A1)과, 포토다이오드 및 전송트랜지스터가 형성되는 제 2 영역(A2)이 구비된 P＋＋반도체 기판(40)에 P－에피층(41)을 형성하고, 필드영역의 에피층(41)을 소정 깊이만큼 식각하여 트렌치(미도시)를 형성한 후, 기판 전면 상에 약 100Å의 두께로 버퍼용 제 1 산화막(42)을 형성한다. 여기서, 제 1 산화막(42)은 열산화막으로 이루어진다. 그 다음, N 채널스톱용 마스크(미도시)를 이용하여 에피층(41)으로 B 등의 P형 불순물이온을 주입하여 트렌치 하부에 N 채널스톱영역(43)을 형성하고, 트렌치에 매립용산화막을 증착하고 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 평탄화하여 필드산화막(44)을 형성하여 액티브 영역을 정의한다. 그 후, 도시되지는 않았지만, 주변영역의 N웰 공정 및 노멀 NMOS 트랜지스터 영역의 P웰공정을 수행하고 세정공정을 수행한다.
그리고 나서, 기판 전면 상에 300 내지 1000Å의 두께로 버퍼용 제 2 산화막(45)을 형성한다. 바람직하게, 제 2 산화막(45)은 TEOS막으로 이루어진다. 그 다음, 제 2 산화막(45) 상부에 하드마스크 물질막으로서 질화막을 증착하고, 질화막 상부에 딥(deep) UV용 네가티브(negative) 포토레지스트막을 도포하고 게이트용 레티클(미도시)을 이용하여 네가티브 포토레지스트막을 노광 및 현상하여 게이트와 반대형상의 포토레지스트 패턴(47)을 형성한다. 이때, 네가티브 포토레지스트막의 두께가 너무 두꺼우면 포토레지스트 패턴(47)의 해상도가 우수하지 못하므로 해상도를 고려하여 네가티브 포토레지스트막을 약 8000Å의 두께로 도포하는 것이 바람직하고, 이온주입에 요구되는 나머지 두께는 질화막에서 확보한다. 따라서, 질화막은 5000 내지 10000Å의 두께로 증착하는 것이 바람직하다. 그 후, 포토레지스트 패턴(47)을 이용하여 질화막을 건식식각하여 하드마스크(46)를 형성하여, 게이트 영역을 오픈시키는 이온주입마스크(200)를 형성한다. 이때, 질화막 하부의 제 2 산화막(45)이 100 내지 200Å의 두께로 남도록 식각비를 적절하게 조절한다. 그 다음, 이온주입마스크(200)를 이용하여 오픈된 영역으로 P형 불순물이온, 바람직하게 B이온을 이온주입하여 제 2 영역(A2)의 에피층(41) 내부에 펀치쓰루 방지용 P형 매몰층(48)을 형성한다. 바람직하게, 이온주입은 약 1E12 ions/㎤의 농도와 70 내지 120KeV의 에너지로 수행한다. 이때, 네이티브 트랜지스터인 리셋 및 전송트랜지스터의 경우에는 문턱전압의 변화는 거의 없고 브레이크다운전압 (Bvdss)은 소폭 상승하고, 노멀 NMOS 트랜지스터의 경우에는 P웰에 의해 차폐 (screen)되어 이온주입에 크게 영향을 받지 않으며, 노멀 PMOS의 경우에는 약간의 N웰 농도를 증가시켜 이온주입의 영향을 배제하면 된다.
도 4b를 참조하면, 공지된 방법에 의해 포토레지스트 패턴(47)를 제거하고, 습식식각(wet sink)에 의해 하드 마스크(46)와 버퍼용 제 2 및 제 1 산화막(45, 42)을 순차적으로 제거한다. 그 후, 세정공정에 의해 기판을 세정한 후, 제 1 및제 2 영역(A1, A2)의 에피층(41) 상부에 게이트 절연막(49)과 리셋트랜지스터 게이트(미도시) 및 전송트랜지스터 게이트(50)를 각각 형성하고, 전송트랜지스터 게이트(50) 일측에 딥 N-불순물영역(51)을 형성한다. 그 다음, 게이트(50) 측벽에 스페이서(52)를 형성하고, 딥 N-불순물영역(51)에 P0불순물영역(53)을 형성하여 제 2 영역(A2)에 포토다이오드를 형성한 후, 전송트랜지스터 게이트(50)의 다른 측 및 제 1 영역(A1)에 N＋불순물영역(54A, 54B)를 형성한다. 여기서, N＋불순물영역 (18A)은 플로팅노드(F)로서 작용한다.
상기 실시예에 의하면, 전송트랜지스터 게이트 하부의 에피층에 P형 매몰층을 형성함으로써 전송트랜지스터와 포토다이오드의 불순물 영역들 사이의 펀치쓰루를 방지할 수 있다. 또한, 이러한 매몰층에 의해 에피층의 농도가 보강됨에 따라 전송트랜지스터의 브레이크다운전압(Bvdss) 및 누설전류(leakage current) 특성이 향상된다. 또한, 매몰층 형성시 네가티브 포토레지스트 패턴과 게이트용 레티클을 이용함에 따라 별도의 레티클 제작을 위한 제조비용을 절감할 수 있다.
한편, 상기 실시예에서는 네이티브 NMOS 트랜지스터에 대해서만 설명하였지만, 네이티브 PMOS 트랜지스터에도 동일하게 적용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 전송트랜지스터의 게이트 하부의 에피층에 P형 매몰층을 형성함으로써 전송트랜지스터와 포토다이오드의 불순물 영역들 사이의 펀치쓰루를 방지할 수 있을 뿐만 아니라 브레이크다운전압 및 누설전류 특성을 향상시킬 수 있다.

Claims (10)

  1. 리셋트랜지스터가 형성되는 제 1 영역과 포토다이오드 및 전송트랜지스터가 형성되는 제 2 영역이 구비되고 필드산화막에 의해 액티브 영역이 정의된 제 1 도전형 반도체 기판;
    상기 기판에 형성된 제 1 도전형 에피층;
    상기 필드산화막 하부에 형성된 제 2 도전형 채널스톱영역;
    상기 제 2 영역의 에피층 상부에 형성된 전송트랜지스터 게이트;
    상기 전송트랜지스터 게이트 일측의 에피층 내부에 형성된 포토다이오드;
    상기 전송트랜지스터 게이트 다른 측의 에피층 내부에 형성된 제 2 도전형 불순물영역; 및
    상기 전송트랜지스터 게이트 하부의 에피층에 형성된 제 1 도전형 매몰층을 포함하는 CMOS 이미지센서.
  2. 제 1 항에 있어서,
    상기 제 1 도전형이 P형이면 상기 제 2 도전형은 N형이고, 상기 제 1 도전형이 N형이면 상기 제 2 도전형은 P형인 것을 특징으로 하는 CMOS 이미지센서.
  3. 리셋트랜지스터가 형성되는 제 1 영역과 포토다이오드 및 전송트랜지스터가 형성되는 제 2 영역이 구비되고 필드산화막에 의해 액티브 영역이 정의되며, 상기 제 1 및 제 2 영역에는 제 1 도전형 에피층이 형성되고 상기 필드산화막 하부에는 제 2 도전형 채널스톱영역이 형성되어 있는 제 1 도전형 반도체 기판을 준비하는 단계;
    상기 기판 전면 상에 버퍼용 산화막을 형성하는 단계;
    상기 산화막 상부에 게이트 영역을 오픈시키는 이온주입마스크를 형성하는 단계; 및
    상기 오픈된 영역으로 제 1 도전형 불순물이온을 이온주입하여 상기 제 2 영역의 에피층 내부에 제 1 도전형 매몰층을 형성하는 단계를 포함하는 CMOS 이미지센서의 제조방법.
  4. 제 3 항에 있어서,
    상기 이온주입마스크는 하드마스크와 포토레지스트 패턴이 순차적으로 적층된 막으로 이루어진 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
  5. 제 4 항에 있어서,
    상기 하드마스크는 질화막으로 이루어진 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
  6. 제 4 항에 있어서,
    상기 포토레지스트 패턴은 네가티브 포토레지스트막을 도포하고 게이트용 레티클을 이용하여 노광 및 현상하여 형성하는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
  7. 제 6 항에 있어서,
    상기 네가티브 포토레지스트막은 약 8000Å의 두께로 도포하는 것을 특징으로 하는 CMOS 이미지센서의 제조방법,
  8. 제 4 항 또는 제 7 항에 있어서,
    상기 질화막은 5000 내지 10000Å의 두께를 갖는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
  9. 제 3 항에 있어서,
    상기 제 1 도전형이 P형이면 상기 제 2 도전형은 N형이고, 상기 제 1 도전형은 N형이면 상기 제 2 도전형은 P형인 것을 특징으로 하는 CMOS 이미지센서.
  10. 제 9 항에 있어서,
    상기 제 1 도전형이 P형인 경우, 상기 이온주입은 보론이온을 이용하여 약 1E12 ions/㎤의 농도와 70 내지 120KeV의 에너지로 수행하는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
KR10-2003-0027643A 2003-04-30 2003-04-30 씨모스 이미지센서의 제조방법 KR100525897B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0027643A KR100525897B1 (ko) 2003-04-30 2003-04-30 씨모스 이미지센서의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0027643A KR100525897B1 (ko) 2003-04-30 2003-04-30 씨모스 이미지센서의 제조방법

Publications (2)

Publication Number Publication Date
KR20040093809A true KR20040093809A (ko) 2004-11-09
KR100525897B1 KR100525897B1 (ko) 2005-11-02

Family

ID=37373644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0027643A KR100525897B1 (ko) 2003-04-30 2003-04-30 씨모스 이미지센서의 제조방법

Country Status (1)

Country Link
KR (1) KR100525897B1 (ko)

Also Published As

Publication number Publication date
KR100525897B1 (ko) 2005-11-02

Similar Documents

Publication Publication Date Title
KR100461975B1 (ko) 이미지센서의 트렌치 소자분리막 형성방법
US20050156213A1 (en) CMOS image sensor and method for fabricating the same
KR100477790B1 (ko) 씨모스 이미지센서의 제조방법
KR20040080714A (ko) 씨모스 이미지센서의 제조방법
US20060110873A1 (en) Method for fabricating CMOS image sensor
US20050233494A1 (en) Image sensor and method for fabricating the same
US7588956B2 (en) CMOS image sensor and method of manufacturing the same
KR20050025073A (ko) 고체 촬상 장치 및 카메라
KR100521968B1 (ko) 씨모스 이미지센서 및 그 제조방법
KR100525897B1 (ko) 씨모스 이미지센서의 제조방법
KR100388459B1 (ko) 포토다이오드 영역에 트렌치를 구비하는 이미지 센서 및그 제조 방법
KR20030001116A (ko) 이미지센서 및 그 제조 방법
KR100538378B1 (ko) 이미지센서 및 그 제조방법
KR100535911B1 (ko) 시모스 이미지 센서 및 그 제조방법
KR20020014315A (ko) 이웃하는 화소간의 크로스 토크 및 활성영역 감소를방지할 수 있는 이미지 센서 제조 방법
KR20020048705A (ko) 저조도 특성을 향상시킬 수 있는 이미지 센서 및 그 제조방법
KR100523669B1 (ko) 씨모스 이미지센서의 제조방법
KR100790287B1 (ko) 이미지센서 제조 방법
KR20020044101A (ko) 광센서 및 그 제조방법
KR20020058919A (ko) 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법
KR20070070429A (ko) 씨모스이미지센서 및 그의 제조 방법
KR100483541B1 (ko) 씨모스 이미지센서 및 그 제조방법
KR100388460B1 (ko) 사각 형상의 스페이서를 구비하는 이미지 센서 제조방법
KR20040058753A (ko) 시모스 이미지센서 및 그 제조방법
KR100766705B1 (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110929

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee