KR20020044101A - 광센서 및 그 제조방법 - Google Patents

광센서 및 그 제조방법 Download PDF

Info

Publication number
KR20020044101A
KR20020044101A KR1020010076558A KR20010076558A KR20020044101A KR 20020044101 A KR20020044101 A KR 20020044101A KR 1020010076558 A KR1020010076558 A KR 1020010076558A KR 20010076558 A KR20010076558 A KR 20010076558A KR 20020044101 A KR20020044101 A KR 20020044101A
Authority
KR
South Korea
Prior art keywords
mos transistor
channel mos
region
light receiving
well region
Prior art date
Application number
KR1020010076558A
Other languages
English (en)
Other versions
KR100861607B1 (ko
Inventor
오미도시히코
Original Assignee
핫토리 쥰이치
세이코 인스트루먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 핫토리 쥰이치, 세이코 인스트루먼트 가부시키가이샤 filed Critical 핫토리 쥰이치
Publication of KR20020044101A publication Critical patent/KR20020044101A/ko
Application granted granted Critical
Publication of KR100861607B1 publication Critical patent/KR100861607B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

감도가 높은 광센서가 제공된다. MOS 트랜지스터와 반도체 수광소자가 집적되어, 수광소자가 PN 접합으로 이루어지고, 빛을 조사하여 발생한 전하가 PN 접합에 축적되는 광센서에 있어서, 수광소자의 PN 접합이 MOS 트랜지스터의 웰 영역과 격리된다.

Description

광센서 및 그 제조방법{OPTICAL SENSOR AND MANUFACTURING METHOD OF THE SAME}
MOS 트랜지스터와 반도체 수광소자가 집적된 광센서는 수광소자를 1차원 또는 2차원 배열식으로 집적하는 것이 용이하고, 광디스크 장치의 픽업 수광소자, 카메라의 자동초점 수광소자, 팩시밀리 장치, 화상 스캐너의 원고 독출부, 디지털 카메라, 비디오 카메라 등의 각종 장치에 응용된다. 본 발명은 이들 소비자 제품에 널리 쓰이며 MOS 트랜지스터와 반도체 수광소자가 집적된 광센서에 관한 것이다.
반도체 수광소자로 이루어지는 광센서는, 빛 조사에 의해 수광부에 발생한 전하를 출력 증폭기에 전송하는 방식의 차이에 따라, CCD 방식과 CMOS 방식으로 구분된다. CCD 방식의 광센서의 경우에는, 수광부에서 발생한 전하의 전송 손실이 억제되고, 전하 전송중에 노이즈가 적게 발생한다. 이에 따라, 높은 SN비가 얻어지고 고화질 화상을 실현할 수 있다. 따라서, 홈 비디오를 중심으로 여러 분야에 널리 쓰이고 있다. 그러나, CCD 방식의 광센서는 일반적으로 사용되는 IC와 LSI에비하여 높은 전압의 전원을 여러 개 필요로 하고, 이에 따라 소비전력도 크다. 또한, CCD 방식의 광센서 제조방법은 IC와 LSI 등의 집적회로를 구성하는 CM0S의 제조방법과 크게 다르기 때문에 화상처리 등의 부가기능을 집적하는 것은 곤란하다.
근래, 휴대기기의 발전에 따라, IC, LSI는 보다 낮은 전원전압과 보다 낮은 소비전력으로, 보다 고기능인 것이 요청되고 있다. 광센서에 있어서도 마찬가지로 저전압동작, 저소비전력, 부가기능의 집적화가 요청되고 있다. CM0S 방식의 광센서는 IC와 LSI를 구성하는 MOS 트랜지스터에 의해 동작하기 때문에 IC와 LSI와 같은 저전압동작, 저소비전력이 가능하다. 또한, CMOS 방식의 광센서 제조방법도 IC, LSI 제조방식과 같기 때문에 처리기능을 달성하는 고성능 회로를 집적하는 것이 용이하다. 이 때문에, CCD 방식의 광센서를 대신하는 기술로서 CM0S 방식의 광센서가 주목되고 있다.
그러나, CM0S 방식의 광센서는 수광부에서 발생한 전하를 전송할 때 노이즈가 크게 발생하고, 이 때문에 CCD 방식의 광센서에 비하여 화질이 나쁘다. 이러한 노이즈를 감소시키기 위해 전하를 증폭하여 전송하기 위한 회로를 수광부 근방에 설치하면, CCD 방식의 광센서에 비하여 수광부의 면적이 상대적으로 작아져 수광부의 감도가 나빠진다는 문제가 있다.
또한, 부가회로의 집적화를 위해서는 IC 및 LSI를 구성하는 MOS 트랜지스터의 특성을 바꾸지 않고 광센서를 제조해야 한다. MOS 트랜지스터는 웰 영역에 형성되며, 이 웰 영역은 일반적으로, P-채널 MOS 트랜지스터 또는 N-채널 MOS 트랜지스터 중 어느 한편의 웰 영역에 불순물을 주입한 다음, 상기 불순물을 주입한 영역에만 선택적인 산화에 의해 두꺼운 산화막을 형성하고, 다른 한편의 MOS 트랜지스터의 웰 영역에 마스크를 사용하지 않고 불순물을 주입하는 자체 정렬 트윈 방식을 이용하여 형성된다. 자체 정렬 트윈 방식에 의하면, P-채널 MOS 트랜지스터의 웰 영역과 N-채널 MOS 트랜지스터의 웰 영역은 반드시 접하고 있고, 반도체 기판에는 P-채널 MOS 트랜지스터나 N-채널 MOS 트랜지스터의 불순물 주입에 의한 웰 영역이 형성된다. 이 때문에, 수광소자로서 기능하는 PN 접합을 새로 형성하더라도 P-채널 MOS 트랜지스터나 N-채널 MOS 트랜지스터의 웰 영역과 접하게 된다.
일반적으로, MOS 트랜지스터가 보다 미세화 되면, MOS 트랜지스터의 웰 영역의 불순물 농도는 높아지게 된다. 한편, PN 접합의 용량은 PN 접합을 형성하는 영역의 불순물 농도가 높을수록 커진다. 이 때문에, IC와 LSI의 집적도를 높이고, 동작 속도를 가속시키기 위해 MOS 트랜지스터가 보다 미세화 될수록 수광소자가 되는 PN 접합의 용량은 커지는 경향이 있다.
또한, 광센서의 다 화소화가 진전됨에 따라 수광소자의 면적은 작아지고 감도는 낮아진다. 더욱이, 수광소자의 감도는 수광소자에 이르는 광자에 의해 발생하는 전하량(Q)과, 다이오드를 포함하는 수광소자의 PN 접합부의 용량(C)으로부터 결정되는 Q/C에 비례한다. 따라서, 수광소자의 감도는 PN 접합의 용량이 클수록 작아진다. 이 때문에, IC 및 LSI의 MOS 트랜지스터 제조공정에 의해 광센서를 제조하는 경우, MOS 트랜지스터가 미세해질수록 수광소자의 감도는 보다 나빠지는 경향이 있다.
또한, 광센서로서 기능하는 PN 접합부의 불순물 농도를 낮추기 위해, MOS 트랜지스터의 웰 영역의 불순물 농도를 변경하거나, 예컨대 MOS 트랜지스터의 웰 영역을 형성하는 프로세스에서의 산화공정에 이용하는 열처리 조건을 변경하면, MOS 트랜지스터의 특성이 변경될 위험이 있다. 이 경우, MOS 트랜지스터를 이용하여 구성되는 전자회로의 설계작업에 큰 부담이 생기게 된다.
본 발명은 상기 문제에 비추어서 행해졌으며, IC 및 LSI를 구성하는 MOS 트랜지스터의 특성을 바꾸지 않고 제조되며, 수광소자의 감도가 높은 광센서를 제공하는 것을 목적으로 한다.
본 발명은 MOS 트랜지스터와 반도체 수광소자가 반도체 기판에 집적되어, 상기 수광소자가 PN 접합으로 이루어지고, 빛을 조사하여 발생한 전하가 상기 PN 접합에 축적되는 광센서로서, 상기 수광소자의 PN 접합이 불순물을 주입하여 형성한 MOS 트랜지스터의 웰 영역과 격리되는 것을 특징으로 하는 광센서를 제공한다. 또한, 본 발명은 그러한 광센서의 제조방법을 제공한다. 수광소자의 PN 접합은 수광소자의 불순물 영역과 불순물 농도가 낮은 반도체 기판으로 이루어지기 때문에, PN 접합의 용량을 작게 할 수 있고, 수광소자의 감도를 올릴 수 있다.
MOS 트랜지스터는 P-채널 MOS 트랜지스터 및 N-채널 MOS 트랜지스터이며, P-채널 MOS 트랜지스터 및 N-채널 MOS 트랜지스터 양쪽 모두 반도체 기판에 불순물을 주입하여 웰 영역을 형성한다. 자체 정렬 트윈 웰 방법에 의해 웰 영역을 형성하는 경우에는, MOS 트랜지스터와 반도체 수광소자가 집적된 광센서로서, 상기 수광소자가 PN 접합으로 이루어지고, 빛을 조사하여 발생한 전하가 상기 PN 접합에 축적되며, 상기 수광소자의 PN 접합이 MOS 트랜지스터의 웰 영역과 격리되는 광센서가 제조된다. 이 경우, 광센서는 P-채널 MOS 트랜지스터 및 N-채널 MOS 트랜지스터 양쪽 모두 반도체 기판에 불순물을 주입하여 웰 영역을 형성하고, P-채널 MOS 트랜지스터의 웰 영역이 N-채널 MOS 트랜지스터의 웰 영역에 접하는 것을 특징으로 한다.
상기 광센서는 상기 P-채널 MOS 트랜지스터 및 상기 N-채널 트랜지스터 중 어느 한편의 MOS 트랜지스터의 웰 영역을 형성하기 위해 불순물을 주입하고; 상기 불순물을 주입한 MOS 트랜지스터의 웰 영역 위의 영역을 선택적으로 산화한 다음; 상기 수광소자 및 그 수광소자 주위의 영역이 형성되는 영역만을 포토레지스트에 의해 마스크하여; 다른 한편의 MOS 트랜지스터의 웰 영역을 형성하기 위해 불순물을 주입함으로써 상기 P-채널 MOS 트랜지스터 및 상기 N-채널 MOS 트랜지스터의 웰 영역을 형성하여 제조된다. 이와 같이 제조된 광센서는 수광소자의 PN 접합이 MOS 트랜지스터의 웰 영역과 격리되고, P-채널 MOS 트랜지스터 및 N-채널 M0S 트랜지스터 양쪽 모두 반도체 기판에 불순물을 주입하여 웰 영역을 형성하여, P-채널 MOS 트랜지스터의 웰 영역이 N-채널 MOS 트랜지스터의 웰 영역에 접하는 구성을 갖는다.
또한, 상기 광센서는 상기 P-채널 MOS 트랜지스터 및 상기 N-채널 트랜지스터 중 어느 한편의 MOS 트랜지스터의 웰 영역을 형성하기 위해 불순물을 주입하고; 상기 불순물을 주입한 MOS 트랜지스터의 웰 영역 위의 영역과, 상기 수광소자 및 그 수광소자 주위의 영역이 형성되는 영역을 선택적으로 산화하여; 다른 한편의MOS 트랜지스터의 웰 영역을 형성하기 위해 마스크를 사용하지 않고 불순물을 주입함으로써 상기 P-채널 MOS 트랜지스터 및 상기 N-채널 MOS 트랜지스터의 웰 영역을 형성하여 제조된다. 이와 같이 제조된 광센서는 수광소자의 PN 접합이 MOS 트랜지스터의 웰 영역과 격리되고, P-채널 MOS 트랜지스터 및 N-채널 M0S 트랜지스터 양쪽 모두 반도체 기판에 불순물을 주입하여 웰 영역을 형성하여, P-채널 MOS 트랜지스터의 웰 영역이 N-채널 MOS 트랜지스터의 웰 영역에 접하는 구성을 갖는다.
도 1은 본 발명에 따른 제1 광센서의 단면도이다.
도 2a∼2g는 본 발명에 따른 제1 광센서 제조방법의 제1 실시예를 나타낸다.
도 3a∼3h는 본 발명에 따른 제1 광센서 제조방법의 제2 실시예를 나타낸다.
도 4a∼4g는 본 발명에 따른 제1 광센서 제조방법의 제3의 실시예를 나타낸다.
도 5는 종래의 광센서의 단면도이다.
도 6은 본 발명에 따른 광센서와 종래의 광센서의 수광부의 감도특성을 나타낸다.
도 7은 본 발명에 따른 제2 광센서의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1 다이오드2 N형 영역
3, 23, 33, 43 N+ 영역6 실리콘 기판
8, 68 필드 산화막
10, 50 P-채널 MOS 트랜지스터
11, 51 N형 웰 영역
12, 22, 32, 42, 52 게이트
13, 53 P+ 영역
14, 54 N+/- 영역
20, 30, 40 N-채널 MOS 트랜지스터
21, 31, 41 P형 웰 영역
24, 25, 34, 35, 44 P+/- 영역
도 1은 본 발명의 실시예에 따른 광센서의 MOS 트랜지스터 및 수광부의 단면도이다. 본 실시예에서는, P형(100) 실리콘 기판(6)에 P-채널 MOS 트랜지스터(10, 50), N-채널 MOS 트랜지스터(20, 30, 40), 수광소자인 PN 접합 다이오드(1)가 형성되어 있다. P-채널 MOS 트랜지스터(10)는 폴리실리콘으로 이루어지는 게이트(12)와, 소스 및 드레인 영역인 P+ 영역(13)을 포함하며, N형 웰 영역(11) 안에 형성된다. 마찬가지로, P-채널 MOS 트랜지스터(50)는 폴리실리콘으로 이루어지는 게이트(52)와, 소스 및 드레인 영역인 P+ 영역(53)을 포함하며, N형 웰 영역(51) 안에 형성된다. 또한, N-채널 MOS 트랜지스터(20)는 폴리실리콘으로 이루어지는 게이트(22)와, 소스 및 드레인 영역인 N+ 영역(23)을 포함하며, P형 웰 영역(21) 안에 형성된다. 마찬가지로, N-채널 MOS 트랜지스터(30)는 폴리실리콘으로 이루어지는 게이트(32)와, 소스 및 드레인 영역인 N+ 영역(33)을 포함하며, P형 웰 영역(31) 안에 형성된다. 또한, N-채널 MOS 트랜지스터(40)는 폴리실리콘으로 이루어지는 게이트(42)와, 소스 및 드레인 영역인 N+ 영역(43)을 포함하며, P형 웰영역(41) 안에 형성된다. 각 트랜지스터는 두꺼운 필드 산화막(68)에 의해 인접한 트랜지스터들과 분리되어 있다. 필드 산화막(68) 아래의 N형 웰 영역(11, 51)에는 웰 영역보다 불순물 농도가 높은 N+/- 영역(14, 54)이 형성되어 있다. 또한, 필드 산화막(68) 아래의 P형 웰 영역(21, 31, 41)에는 웰 영역보다 불순물 농도가 높은 P+/- 영역(24, 25, 34, 35, 44)이 형성되어 있다.
실리콘 기판과 극성이 다른 N형 웰 영역(11, 51)은 P형 웰 영역(21, 31, 41)과 접하고 있다. 수광소자인 다이오드(1)는 N형 영역(2)과 P형 실리콘 기판(6)으로 구성되어 있다. N형 영역(2)에는 접촉을 위해 N+ 영역(3)이 형성되어 있다. N형 영역(2) 위에는 필드 산화막(8)이 형성되어, 들어오는 빛은 필드 산화막(8)을 통과하여 다이오드(1)에 도달한다. N형 영역(2)과 P형 웰 영역(21, 31) 사이에는 불순물이 주입되지 않은 영역(9)이 마련되어 있다. 불순물이 주입되지 않은 영역(9)이 존재하기 때문에, 수광소자인 다이오드(1)의 N형 영역(2)과 P형 실리콘 기판(6)의 PN 접합의 불순물 농도를 낮추는 것이 가능해져, PN 접합에 형성되는 공핍층은 크게 넓어질 수 있다. 이 때문에, 다이오드(1)의 PN 접합부의 용량이 작아질 수 있게 된다. 또한, N형 웰 영역(11, 51)은 P형 웰 영역(21, 41, 31)에 접하고 있기 때문에 N형 웰과 P형 웰 사이의 내압, 용량, 누설전류는 수광소자 다이오드(1)가 없는 통상의 CMOS 프로세스에 따라 형성된 N형 웰 및 P형 웰의 특성과 같아지게 된다.
본 실시예는 P형 실리콘 기판에 광센서를 제작한 경우에 관한 것이지만, N형 실리콘에 광센서를 제작하더라도 같은 효과를 얻을 수 있다. 이하, N형 실리콘 기판에 광센서를 제작한 실시예에 관해서 설명한다. 도 1에서, N형(100) 실리콘 기판(6)에 N-채널 MOS 트랜지스터(10, 50), P-채널 MOS 트랜지스터(20, 30, 40), 수광소자인 PN 접합 다이오드(1)를 형성하였다. N-채널 MOS 트랜지스터(10)는 폴리실리콘으로 이루어지는 게이트(12)와, 소스 및 드레인 영역인 N+ 영역(13)을 포함하며, P형 웰 영역(11) 안에 형성된다. 마찬가지로, N-채널 MOS 트랜지스터(50)는 폴리실리콘으로 이루어지는 게이트(52)와, 소스 및 드레인 영역인 N+ 영역(53)을 포함하며, P형 웰 영역(51) 안에 형성된다. 또한, P-채널 MOS 트랜지스터(20)는 폴리실리콘으로 이루어지는 게이트(22)와, 소스 및 드레인 영역인 P+ 영역(23)을 포함하며, N형 웰 영역(21) 안에 형성된다. 마찬가지로, P-채널 MOS 트랜지스터(30)는 폴리실리콘으로 이루어지는 게이트(32)와, 소스 및 드레인 영역인 P+ 영역(33)을 포함하며, N형 웰 영역(31) 안에 형성된다. 또한, P-채널 MOS 트랜지스터(40)는 폴리실리콘으로 이루어지는 게이트(42)와, 소스 및 드레인 영역인 P+ 영역(43)을 포함하며, N형 웰 영역(41) 안에 형성된다. 각 트랜지스터는 두꺼운 필드 산화막(68)에 의해 인접한 트랜지스터들과 분리된다. 필드 산화막(68) 아래의 P형 웰 영역(11, 51)에는 웰 영역보다 불순물 농도가 높은 P+/- 영역(14, 54)이 형성되어 있다. 또한, 필드 산화막(68) 아래의 N형 웰 영역(21, 31, 41)에는 웰 영역보다 불순물 농도가 높은 N+/- 영역(24, 25, 34, 35, 44)이 형성되어 있다. 실리콘 기판과 극성이 다른 P형 웰 영역(11, 51)은 N형 웰 영역(21, 31, 41)과 접하고 있다. 수광소자인 다이오드(1)는 P형 영역(2)과 N형 실리콘 기판(6)으로 구성되어 있다. P형 영역(2)에는 접촉을 위한 P+ 영역(3)이 형성되어 있다. P형 영역(2) 위에는 필드 산화막(8)이 형성되어, 들어오는 빛이 필드 산화막(8)을 통과하여 다이오드(1)에 도달한다. P형 영역(2)과 N형 웰 영역(21, 31) 사이에는 불순물이 주입되지 않은 영역(9)이 마련되어 있다.
불순물이 주입되지 않은 영역(9)이 존재하기 때문에, 수광소자인 다이오드(1)의 P형 영역(2)과 N형 실리콘 기판(6)의 PN 접합의 불순물 농도를 낮추는 것이 가능해져, PN 접합에 형성되는 공핍층은 크게 넓어질 수 있다. 이 때문에, 다이오드(1)의 PN 접합부의 용량은 작게 할 수 있다. 또한, P형 웰 영역(11, 50)은 N형 웰 영역(21, 41, 31)에 접하고 있기 때문에 N형 웰과 P형 웰 사이의 내압, 용량, 누설전류는 수광소자 다이오드(1)가 없는 통상의 CM0S 프로세스에 따라 형성된 N형 웰 및 P형 웰의 특성과 같아지게 된다.
도 1을 참조하여 설명한 실시예에서는 수광소자인 다이오드(1) 위에 두꺼운 필드 산화막(8)이 형성된다. 그러나, 도 7에 도시한 것과 같이 수광소자인 다이오드(1) 위에 얇은 게이트 산화막이 형성될 수도 있다. 이 경우에도 수광소자의 감도를 높이는 효과는 도 1의 실시예와 마찬가지로 얻어진다.
이하, 도 2a∼2g를 참조하여 도 1 또는 도 7에 도시한 광센서의 제1 제조방법을 설명한다. 이 도면들은 P형 실리콘 기판(6)에 N형 웰 영역(11, 51), P형 웰 영역(21, 31, 41) 및 수광소자의 N형 영역(2)을 형성하기 위한 단계들을 나타낸다. P형 실리콘 기판(6)에 열 산화에 의해 두께가 300Å인 실리콘 산화막(101)이 형성된 다음, CVD 방법에 의해 두께가 500Å인 실리콘 질화막(102)이 형성된다(도 2b 참조). N형 웰 영역(11, 51)이 형성되는 부분 위의 실리콘 질화막 부분(103)이 에칭에 의해 제거되고, 인 이온(104)이 1 ×1013/㎠ 주입된다(도 2c 참조). N형 영역(2)이 형성되는 부분 위의 실리콘 질화막 부분(113)이 에칭에 의해 제거되고, 인 이온(114)이 2 ×1012/㎠ 주입된다(도 2d 참조). 그리고, 열 산화에 의해 영역(103, 113)에 두께가 1200Å인 선택적인 산화막(105, 115)이 형성된다(도 2e 참조). 실리콘 질화막(102)을 완전히 제거한 뒤에, 수광소자의 N형 영역(2) 및 N형 영역(2) 주위의 영역(9)이 형성되는 부분의 표면을 포토레지스트로 마스크하여, 붕소 이온(016)을 1 ×1013/㎠ 주입한다(도 2f 참조). 이 공정에서, 두꺼운 산화막(105, 115)이 마스크로서 기능하기 때문에, 영역(103, 113) 아래 부분에는 붕소 이온이 주입되지 않는다. 마지막으로 1175℃에서 6시간 동안 드라이브인 처리를 함으로써, N형 웰 영역(11, 51), P형 웰 영역(21, 31, 41) 및 수광소자의 N형 영역(2)을 형성한다(도 2g 참조). 이들 단계 후에 통상의 CMOS 프로세스와 같은 처리를 하여 도 1 또는 도 7에 도시한 광센서를 제조할 수 있다.
이하, 도 3a∼3h를 참조하여, 도 1 또는 도 7에 도시한 광센서의 제2 제조방법을 설명한다. 이 도면들은 P형 실리콘 기판(6)에 N형 웰 영역(11, 51), P형 웰 영역(21, 31, 41) 및 수광소자의 N형 영역(2)을 형성하기 위한 단계들을 나타낸다. P형 실리콘 기판(6)에 열 산화에 의해 두께가 300Å인 실리콘 산화막(101)이 형성된 다음, CVD 방법에 의해 두께가 500Å인 실리콘 질화막(102)이 형성된다(도 3b 참조). N형 웰 영역(11, 51)이 형성되는 부분 위의 실리콘 질화막이 에칭에 의해제거된 영역(103)이 형성되어, 인 이온(104)이 1 ×1013/㎠ 주입된다(도 3c 참조). N형 영역(2)과 그 N형 영역(2) 주위 영역(9)이 형성되는 부분 위의 실리콘 질화막이 에칭에 의해 제거된 영역(123)이 형성된다(도 3d 참조). N형 영역(2)이 형성되는 부분 위의 표면(113)을 제외한 전면을 포토레지스트로 마스크하여, 인 이온(116)을 2 ×1012/㎠ 주입한다(도 3e 참조). 그리고, 열 산화에 의해 영역(103, 123)에 두께가 1200Å인 선택적인 산화막(105, 125)을 형성한다(도 3f 참조). 실리콘 질화막(102)을 완전히 제거한 뒤에, 웨이퍼 전면에 붕소 이온(016)을 1 ×1013/㎠ 주입한다(도 3g 참조). 이 공정에서, 두꺼운 산화막(105, 125)이 마스크로서 기능하기 때문에, 영역(103, 123) 아래 부분에는 붕소 이온이 주입되지 않는다. 마지막으로 1175℃에서 6시간 동안 드라이브인 처리를 함으로써, N형 웰 영역(11, 51), P형 웰 영역(21, 31, 41) 및 수광소자의 N형 영역(2)을 형성한다(도 3h 참조). 이들 단계 후에 통상의 CMOS 프로세스와 같은 처리를 하여 도 1 또는 도 7에 도시한 광센서를 제조할 수 있다.
이하, 도 4a∼4h를 참조하여, 도 1 또는 도 7에 도시한 광센서의 제3 제조방법을 설명한다. 이 도면들은 P형 실리콘 기판(6)에 N형 웰 영역(11, 51), P형 웰 영역(21, 31, 41) 및 수광소자의 N형 영역(2)을 형성하기 위한 단계들을 나타낸다. P형 실리콘 기판(6)에 열 산화에 의해 두께가 300Å인 실리콘 산화막(101)이 형성된 다음, CVD 방법에 의해 두께가 500Å인 실리콘 질화막(102)이 형성된다(도 4b 참조). N형 웰 영역(11, 51)이 형성되는 부분 위의 실리콘 질화막 일부(103)가 에칭에 의해 제거되어, 인 이온(104)이 1 ×1013/㎠ 주입된다(도 4c 참조). 열 산화에 의해 영역(103)에 두께가 1200Å인 선택적인 산화막(105)을 형성한다(도 4d 참조). 실리콘 질화막(102)을 완전히 제거한 뒤에, 수광소자의 N형 영역(2) 및 그 N형 영역(2) 주위 영역(9)이 형성되는 부분 위의 표면을 포토레지스트로 마스크하여, 붕소 이온(106)을 1 ×1013/㎠ 주입한다(도 4e 참조).
이 공정에서, 두꺼운 산화막(105)이 마스크로서 기능하기 때문에, 영역(103) 아래 부분에는 붕소 이온이 주입되지 않는다. N형 영역(2)이 형성되는 부분 위의 표면(113)을 제외한 전면을 포토레지스트로 마스크하여, 인 이온(114)을 2 ×1012/㎠ 주입한다(도 4f 참조). 마지막으로 1175℃에서 6시간 동안 드라이브인 처리를 함으로써, N형 웰 영역(11, 51), P형 웰 영역(21, 31, 41) 및 수광소자의 N형 영역(2)을 형성한다(도 4g 참조). 이들 단계 후에 통상의 CMOS 프로세스와 같은 처리를 하여 도 1 또는 도 7에 도시한 광센서를 제조할 수 있다.
도 6은 도 1에 나타낸 본 발명에 따른 광센서와 도 5에 나타낸 종래의 광센서의 수광부의 감도를 나타낸다. 도 6에 도시한 것과 같이, 수광부인 다이오드의 PN 접합부의 용량이 종래 광센서의 경우보다 약 1/2로 감소한다. 이것은 본 발명에 따른 광센서의 수광부의 감도가 종래 광센서의 경우보다 약 2배 향상된 것을 의미한다.
본 발명의 기술에 의해, IC 및 LSI를 구성하는 MOS 트랜지스터의 특성을 바꾸지 않고 광센서를 제조할 수 있고, 수광소자의 감도가 높은 광센서를 제공할 수 있다. 이 때문에, 염가로 저전원, 저소비전력으로 작동하며, 고성능 처리회로를 집적한 고감도 광센서를 제공할 수 있다.

Claims (5)

  1. MOS 트랜지스터와 반도체 수광소자가 반도체 기판에 집적된 광센서로서, 상기 수광소자가 PN 접합으로 이루어져, 빛을 조사하여 발생한 전하가 상기 PN 접합에 축적되며,
    상기 수광소자의 PN 접합이 불순물을 주입하여 형성한 MOS 트랜지스터의 웰 영역과 격리되는 광센서.
  2. 제1항에 있어서,
    상기 MOS 트랜지스터는 P-채널 MOS 트랜지스터 및 N-채널 MOS 트랜지스터이고;
    상기 P-채널 MOS 트랜지스터 및 상기 N-채널 MOS 트랜지스터 양쪽 모두 반도체 기판에 불순물을 주입하여 웰 영역을 형성하며;
    상기 P-채널 MOS 트랜지스터의 웰 영역이 상기 N-채널 MOS 트랜지스터의 웰 영역과 접하는 광센서.
  3. 제1항에 있어서,
    상기 MOS 트랜지스터는 P-채널 MOS 트랜지스터 및 N-채널 MOS 트랜지스터이고;
    상기 P-채널 MOS 트랜지스터 및 상기 N-채널 MOS 트랜지스터 양쪽 모두 반도체 기판에 불순물을 주입하여 웰 영역을 형성하며;
    상기 P-채널 MOS 트랜지스터 및 상기 N-채널 MOS 트랜지스터 중 상기 반도체 기판의 극성과 극성이 다른 MOS 트랜지스터의 웰 영역은 다른 MOS 트랜지스터의 웰 영역과 접하는 광센서.
  4. MOS 트랜지스터와 반도체 수광소자가 집적되어, 상기 수광소자가 PN 접합으로 이루어지고, 빛을 조사하여 발생한 전하가 상기 PN 접합에 축적되며, 상기 수광소자의 PN 접합이 상기 MOS 트랜지스터의 웰 영역과 격리되는 구조의 청구항 1에 따른 광센서의 제조방법으로서, 상기 MOS 트랜지스터는 P-채널 MOS 트랜지스터 및 N-채널 MOS 트랜지스터이고, 상기 P-채널 MOS 트랜지스터 및 상기 N-채널 MOS 트랜지스터 양쪽 모두 반도체 기판에 불순물을 주입하여 웰 영역을 형성하며, 상기 P-채널 MOS 트랜지스터의 웰 영역이 상기 N-채널 MOS 트랜지스터의 웰 영역과 접하는 광센서의 제조방법에 있어서,
    상기 P-채널 MOS 트랜지스터 및 상기 N-채널 트랜지스터 중 어느 한편의 MOS 트랜지스터의 웰 영역을 형성하기 위해 불순물을 주입하는 단계;
    상기 불순물을 주입한 MOS 트랜지스터의 웰 영역 위의 영역과, 상기 수광소자 및 그 수광소자 주위의 영역이 형성되는 영역을 선택적으로 산화하는 단계; 및
    다른 한편의 MOS 트랜지스터의 웰 영역을 형성하기 위해 웨이퍼 전면에 불순물을 주입함으로써 상기 P-채널 MOS 트랜지스터 및 상기 N-채널 MOS 트랜지스터의 웰 영역을 형성하는 단계로 이루어진 광센서의 제조방법.
  5. MOS 트랜지스터와 반도체 수광소자가 집적되어, 상기 수광소자가 PN 접합으로 이루어지고, 빛을 조사하여 발생한 전하가 상기 PN 접합에 축적되며, 상기 수광소자의 PN 접합이 상기 MOS 트랜지스터의 웰 영역과 격리되는 구조의 청구항 1에 따른 광센서의 제조방법으로서, 상기 MOS 트랜지스터는 P-채널 MOS 트랜지스터 및 N-채널 MOS 트랜지스터이고, 상기 P-채널 MOS 트랜지스터 및 상기 N-채널 MOS 트랜지스터 양쪽 모두 반도체 기판에 불순물을 주입하여 웰 영역을 형성하며, 상기 P-채널 MOS 트랜지스터의 웰 영역이 상기 N-채널 MOS 트랜지스터의 웰 영역과 접하는 광센서의 제조방법에 있어서,
    상기 P-채널 MOS 트랜지스터 및 상기 N-채널 트랜지스터 중 어느 한편의 MOS 트랜지스터의 웰 영역을 형성하기 위해 불순물을 주입하는 단계;
    상기 불순물을 주입한 MOS 트랜지스터의 웰 영역 위의 영역을 선택적으로 산화한 다음, 상기 수광소자 및 그 수광소자 주위의 영역이 형성되는 영역만을 포토레지스트에 의해 마스크하는 단계; 및
    다른 한편의 MOS 트랜지스터의 웰 영역을 형성하기 위해 불순물을 주입함으로써 상기 P-채널 MOS 트랜지스터 및 상기 N-채널 MOS 트랜지스터의 웰 영역을 형성하는 단계로 이루어진 청구항 1에 따른 광센서의 제조방법.
KR1020010076558A 2000-12-05 2001-12-05 광센서 및 그 제조방법 KR100861607B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00370184 2000-12-05
JP2000370184A JP3717784B2 (ja) 2000-12-05 2000-12-05 光センサの製造方法

Publications (2)

Publication Number Publication Date
KR20020044101A true KR20020044101A (ko) 2002-06-14
KR100861607B1 KR100861607B1 (ko) 2008-10-07

Family

ID=18840109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010076558A KR100861607B1 (ko) 2000-12-05 2001-12-05 광센서 및 그 제조방법

Country Status (4)

Country Link
US (1) US6759700B2 (ko)
JP (1) JP3717784B2 (ko)
KR (1) KR100861607B1 (ko)
CN (1) CN1290201C (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043672A (ja) 2003-07-22 2005-02-17 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびその製造方法
EP2147551A4 (en) * 2007-04-23 2010-03-31 1020 Inc CONTENT ALLOCATION
JP2010232555A (ja) * 2009-03-27 2010-10-14 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP5564918B2 (ja) * 2009-12-03 2014-08-06 ソニー株式会社 撮像素子およびカメラシステム
JP5815790B2 (ja) * 2014-04-30 2015-11-17 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
JPH09246399A (ja) * 1996-03-14 1997-09-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3592037B2 (ja) * 1997-05-30 2004-11-24 キヤノン株式会社 光電変換装置
US6150189A (en) * 1999-09-08 2000-11-21 United Microelectronics Corp. Method for forming a photo diode and a CMOS transistor simultaneously
US6090639A (en) * 1999-09-08 2000-07-18 United Microelectronics Corp. Method for forming a photo diode and a CMOS transistor simultaneously

Also Published As

Publication number Publication date
US20020074483A1 (en) 2002-06-20
CN1290201C (zh) 2006-12-13
JP3717784B2 (ja) 2005-11-16
CN1357923A (zh) 2002-07-10
US6759700B2 (en) 2004-07-06
JP2002176159A (ja) 2002-06-21
KR100861607B1 (ko) 2008-10-07

Similar Documents

Publication Publication Date Title
US6339248B1 (en) Optimized floating P+ region photodiode for a CMOS image sensor
JP5224633B2 (ja) 半導体装置の製造方法
KR100416821B1 (ko) 고체촬상소자, 그 구동방법 및 고체촬상장치
KR100760913B1 (ko) 씨모스 이미지 센서 및 이의 제조 방법
US6127697A (en) CMOS image sensor
US7161130B2 (en) Low voltage active CMOS pixel on an N-type substrate with complete reset
US6734471B2 (en) Image sensor having photo diode and method for manufacturing the same
US6306679B1 (en) Photodiode having transparent insulating film around gate islands above P-N junction
KR100558530B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
US7034347B2 (en) Charge detecting device
KR100861607B1 (ko) 광센서 및 그 제조방법
WO1988002186A1 (en) Output circuit for image sensor
KR100649009B1 (ko) 시모스 이미지 센서의 광감지 소자 및 그의 제조방법
KR100535911B1 (ko) 시모스 이미지 센서 및 그 제조방법
KR100436060B1 (ko) 전하운송효율을 높인 시모스 이미지센서
KR20040093295A (ko) 시모스 이미지센서의 포토다이오드의 제조방법
KR20050011947A (ko) 시모스 이미지센서의 플로팅 확산영역 제조방법
KR20040095910A (ko) 씨모스 이미지센서 및 그 제조방법
KR100741881B1 (ko) 시모스 이미지 센서의 트랜지스터 및 그의 제조방법
KR20040058756A (ko) 시모스 이미지센서의 단위화소 및 그 제조방법
KR100595325B1 (ko) 시모스 이미지 센서의 광감지 소자 제조방법
KR100710182B1 (ko) 시모스 이미지 센서의 광차폐층 및 그의 제조방법
KR20000041447A (ko) 이미지센서의 핀드 포토다이오드 및 그 제조방법
KR100790212B1 (ko) 시모스 이미지센서의 제조방법
KR20040008914A (ko) 암전류 발생을 억제한 시모스 이미지센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 12