KR20040090920A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20040090920A
KR20040090920A KR1020040026328A KR20040026328A KR20040090920A KR 20040090920 A KR20040090920 A KR 20040090920A KR 1020040026328 A KR1020040026328 A KR 1020040026328A KR 20040026328 A KR20040026328 A KR 20040026328A KR 20040090920 A KR20040090920 A KR 20040090920A
Authority
KR
South Korea
Prior art keywords
voltage
current
video signal
tft
circuit
Prior art date
Application number
KR1020040026328A
Other languages
English (en)
Other versions
KR100560010B1 (ko
Inventor
마쯔모또쇼이찌로
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040090920A publication Critical patent/KR20040090920A/ko
Application granted granted Critical
Publication of KR100560010B1 publication Critical patent/KR100560010B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D7/00—Newspapers or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42F—SHEETS TEMPORARILY ATTACHED TOGETHER; FILING APPLIANCES; FILE CARDS; INDEXING
    • B42F1/00—Sheets temporarily attached together without perforating; Means therefor
    • B42F1/02—Paper-clips or like fasteners
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
    • B42P2241/00—Parts, details or accessories for books or filing appliances
    • B42P2241/20—Protecting; Reinforcing; Preventing deformations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

2개의 비디오 데이터 처리 회로에서, 교대로 비디오 신호를 수신하여 기억하고, 1 수평 라인의 기간 데이터 라인에 출력한다. 따라서, 비디오 신호에 의해서, 화소마다 설치된 전류 구동형 화소 회로를 구동할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은, 매트릭스 형상으로 배치된 화소에 전류 비디오 신호를 공급하여, 이 전류 비디오 신호에 대응하는 전류를 발광 소자에 흘려서 표시를 행하는 표시 장치에 관한 것이다.
자발광 소자인 일렉트로루미네센스(Electroluminescence: 이하 EL) 소자를 각 화소에 발광 소자로서 이용한 EL 표시 장치는, 자발광형임과 함께, 얇고 소비 전력이 작은 등의 유리한 점이 있어, 액정 표시 회로(LCD)나 CRT 등의 표시 회로를 대체할 표시 회로로서 주목받고 있다.
특히, EL 소자를 개별적으로 제어하는 박막 트랜지스터(TFT) 등의 스위치 소자를 각 화소에 설치하여, 화소마다 EL 소자를 제어하는 액티브 매트릭스형 EL 표시 회로는, 고정밀한 표시가 가능하다.
이 액티브 매트릭스형 EL 표시 회로에서는, 기판 위에 복수개의 게이트 라인이 행 방향으로 연장되고, 복수개의 데이터 라인 및 전원 라인이 열 방향으로 연장되어 있고, 각 화소는 유기 EL 소자와, 선택 TFT, 구동용 TFT 및 유지 용량을 구비하고 있다. 게이트 라인을 선택함으로써 선택 TFT을 온 상태로 하여, 데이터 라인상의 데이터 전압(전압 비디오 신호)를 유지 용량에 충전하고, 이 전압으로 구동 TFT을 온 상태로 하여 전원 라인으로부터의 전력을 유기 EL 소자에 흘리고 있다.
또한, 특허 문헌1에는, 각 화소에 있어서, 제어용의 트랜지스터로서 p 채널의 TFT의 2개를 추가하여, 데이터 라인에 표시 데이터에 따른 데이터 전류(전류 비디오 신호)를 흘리는 회로가 기술되어 있다.
즉, 이 특허 문헌1의 회로에서는, 전류 비디오 신호를 데이터 라인에 흘리고, 이 전류 비디오 신호를 전류 전압 변환용 TFT에 흘려서 구동 TFT의 게이트 전압을 설정한다.
<특허 문헌1> 일본 특개2001-147659호 공보
상술된 바와 같이, 특허 문헌1에 기재된 회로에 따르면, 데이터 라인에 흐르는 전류에 따라, 구동 TFT의 게이트 전압을 설정할 수 있다. 이 때문에, 데이터 라인에 전압 신호를 공급하는 것과 비교하여, 정확한 EL 소자의 구동 전류 제어를 행할 수 있다. 또한, 전류 전압 변환용의 TFT를 공용함으로써, 소자 수를 비교적 적게 할 수 있다.
그러나, 이 특허 문헌1의 회로에서는, 각 화소에 전류 비디오 신호를 외부로부터 수신할 필요가 있고, 이 때문에 고정밀도의 전류 발생 IC가 별도로 필요하다. 따라서, 이 전류 발생 IC을 별도로 개발해야만 한다고 하는 문제가 있다. 또한, 종래의 전압 구동형의 EL 표시 회로에서는, 구동 회로 등 기본적인 구성으로서 LCD(액정 디스플레이)에 이용하는 것을 그대로 이용할 수 있다고 하는 장점이 있지만, 전류 구동형의 표시 장치에서는, 이들 구동 회로 등도 별도로 설계해야만 한다는 등의 문제가 있다.
본 발명은, 외부로부터 전압 비디오 신호를 수신하여 동작이 가능한 표시 장치에 관한 것이다.
도 1은 실시 형태의 구성을 도시하는 도면.
도 2는 화소 회로의 구성예를 도시하는 도면.
도 3은 도 1의 회로를 보다 상세히 도시하는 도면.
도 4는 도 3의 회로의 각종 신호 파형을 도시하는 도면.
도 5는 DSA, DSB의 발생을 위한 회로 구성을 도시하는 도면.
도 6은 도 5의 회로의 신호 파형을 도시하는 도면.
도 7은 실시 형태의 더욱 상세한 구성을 도시하는 도면.
도 8은 화소 회로의 구성예를 도시하는 도면.
도 9는 도 8의 회로의 각종 신호 파형을 도시하는 도면.
도 10은 Vope의 전압 설정을 설명하는 도면.
도 11은 화소 회로의 다른 구성예를 도시하는 도면.
도 12는 도 11의 화소 회로를 이용한 경우의 구성을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
40 : 수평 시프트 레지스터
44 : 트랜지스터
46 : 비디오 데이터 처리 회로
50 : 전류 구동형 화소 회로
70 : OR 게이트
74, 76 : NAND 게이트
본 발명에서는, 전압/전류 변환부에 의해서, 전압 신호를 전류 신호로 변환하고 전류 신호를 데이터 라인에 공급한다. 따라서, 외부로부터 입력되는 비디오 신호는, 통상의 신호이어도 되어, 외부에 특별한 전류 발생 IC 등을 필요로 하지 않고, 전류 구동형의 화소 회로를 이용할 수 있다.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시 형태에 대하여, 도면에 기초하여 설명한다.
도 1은, 실시 형태의 구성을 도시하는 도면으로서, 수평 시프트 레지스터(40)의 출력에는, 한 쌍의 n 채널 TFT(42A, 42B)의 게이트가 접속되어 있다. 이 TFT(42A, 42B)는, 그 드레인이 비디오 신호 라인에 접속되어 있다(이 예에서는 R 신호 라인). 또한, TFT(42A, 42B)의 소스는 n 채널 TFT(44A, 44B)의 드레인에 접속되고, 이 TFT(44A, 44B)의 소스는, 비디오 데이터 처리 회로(46A, 46B)에 접속되어 있다. 또한, TFT(44A, 44B)의 게이트에는, 각각 데이터 선택 신호 DSA, DSB가 입력되고 있다.
비디오 데이터 처리 회로(46A, 46B)는, 각 열에 대응하여 설치되고, 각각 입력되어 오는 대응하는 화소의 전압 비디오 신호(화소의 발광 휘도를 나타내는 신호)를 기억하고, 이 기억한 비디오 신호를 전류 신호로 변환하여 출력한다. 여기서는, 1 라인 중의 1 열에 대응하는 1개의 비디오 데이터 처리 회로(46A, 46B)만을 도시하고 있기 때문에, 이 비디오 데이터 처리 회로(46A, 46B)는, 1 화소분의 데이터를 기억하고 이것을 1 라인의 기간에 걸쳐, 전류로 변환하여 출력한다. 또, 여기서 비디오 데이터 처리 회로(46A, 46B)의 2개가 설치되어 있는 것은, 비디오 데이터 처리 회로(46A, 46B)의 한쪽에 1 라인 분의 비디오 데이터가 순차적으로 입력되어 기억된 경우에, 그 비디오 데이터 처리 회로(46A, 46B)가 그 후의 1 라인의 기간 기억한 데이터에 대응하는 전류를 출력하고, 그 출력하는 기간에 다른쪽의 비디오 데이터 처리 회로(46A, 46B)가 다음의 라인의 데이터를 기억해 두기 때문이다.
비디오 데이터 처리 회로(46A, 46B)의 출력은, n 채널 TFT(48A, 48B)의 드레인에 접속되어 있고, 이 TFT(48A, 48B)의 게이트에는, 선택 신호 DSA, DSB가 공급되어 있다. 그리고, 이들 TFT(48B, 48A)의 소스는 대응하는 열의 데이터 라인(14)에 접속되어 있다. 따라서, TFT(44A)가 온으로 되어 있을 때에는, TFT(48B)가 온이 되어, 비디오 데이터 처리 회로(46B)의 출력이 데이터 라인(14)에 공급되고, TFT(44B)가 온으로 되어 있을 때에는, TFT(48A)가 온이 되어, 비디오 데이터 처리 회로(46A)의 출력이 데이터 라인(14)에 공급된다.
이것에 의해서, 앞의 라인의 비디오 신호에 의해서 1 라인 분의 데이터가 기입된 후 그 1 라인 분의 데이터가 1 라인의 기간 각각 출력되는 동작이 순차 반복되게 된다.
그리고, 데이터 라인(14)에는, 전류 구동형 화소 회로(50)가 접속되어 있고, 이들 화소 회로(50)가 게이트 라인 Write, Erase에 의해서 순차 선택 구동된다. 또, 본 실시 형태에서는, 전류 구동형 화소 회로(50)를 이용하고 있기 때문에, 각 게이트 라인은 Write 및 Erase의 2개의 라인으로 이루어져 있다.
여기서, 각 화소 회로(50)의 구성예에 대하여, 도 2에 기초하여 설명한다. 이와 같이, 게이트 라인 Write에 게이트가 접속된 p 채널 TFT(선택 TFT)(3)의 일단이 전류원 CS(비디오 데이터 처리 회로(46)에 대응함)로부터의 데이터 전류 Iw를 흘리는 데이터 라인 data에 접속되고, 타단은 p 채널 TFT(1) 및 p 채널 TFT(구동 TFT)(4)의 일단에 접속되어 있다. TFT(1)는, 타단이 전원 라인 PVDD에 접속되고, 게이트가 유기 EL 소자 OLED 구동용의 p 채널 TFT(2)의 게이트에 접속되어 있다. 또한, TFT(4)은, 타단이 TFT(1) 및 TFT(2)의 게이트에 접속되어 있고, 이 TFT(1) 및 TFT(2)의 게이트는, 보조 용량 C을 통하여, 전원 라인 PVDD에 접속되어 있다. 그리고, TFT(4)의 게이트는, 게이트 라인 Erase에 접속되어 있다.
이 구성에서는, Write를 L로 하여 TFT(3)를 온함과 함께, Erase를 L로 하여 TFT(4)를 온 상태로 한다. 그리고, data에 데이터에 따른 전류 Iw를 흘린다. 이것에 의해서, TFT(1)는 그 게이트 소스 사이가 단락되어, 전류 Iw가 TFT(1), TFT(3)에 흐른다. 그래서, 이 전류 Iw가 전압으로 변환되고, 그 전압이 TFT(1, 2)의 게이트에 설정된다. 그리고, TFT(3, 4)가 오프된 후에는, TFT(2)의 게이트 전압은 보조 용량 C에 의해서 유지되기 때문에, 그 후에도 전류 Iw에 대응한 전류가 TFT(2)에 흘러, 이 전류에 의해 유기 EL(OLED)가 발광한다. 그리고, Erase를 L로함으로써, TFT(4)가 온하여, TFT(1)의 게이트 전압이 상승하여, 보조 용량 C이 방전되어 데이터가 소거되고, TFT(1), TFT(2)가 오프한다.
이 회로에 따르면, TFT(1)에 전류가 흐름으로써, 이 TFT(1)와 전류 미러를 구성하는 TFT(2)에도 대응하는 전류가 흐른다. 그리고, 이 상태에서 TFT(1, 2)의 게이트 전압이 결정되어, 그 전압이 보조 용량 C에 유지되어, 그 전압에 따라 TFT(2)의 전류량이 결정된다.
다음으로, 도 3에는, 비디오 데이터 처리 회로(46A, 46B)의 내부 구성을 도시하고 있다. 여기서, 비디오 데이터 처리 회로(46A)와 비디오 데이터 처리 회로(46B)는, 기본적으로 동일한 회로로서, A, B의 첨자를 생략하여, 설명한다.
비디오 데이터 처리 회로(46)는, 각각 1개의 n 채널 TFT(62)과, 유지용 컨덴서(64)로 구성되어 있다. 즉, TFT(62)의 게이트에는, TFT(44)의 소스가 접속되고, TFT(62)의 드레인은 데이터 라인에 접속되고, 소스는 그라운드에 접속되어 있다. 또한, TFT(62)의 게이트에는 타단이 그라운드에 접속된 컨덴서(64)의 일단이 접속되어 있다.
따라서, 트랜지스터(44)로부터의 전압 비디오 신호는, 컨덴서(64)에 유지되고, TFT(62)가 컨덴서(64)에 유지된 전류에 따라 전류를 데이터 라인으로부터 그라운드에 흘린다.
또한, 이 예에서는, 게이트에 신호 DSA가 공급되는 n 채널 TFT(44A)에는, p 채널 TFT(44A')이 병렬 접속되어 있고, 이 TFT(44A')의 게이트에는, 신호 DSB가 공급된다. 따라서, TFT(44A)와 TFT(44A')는 동일한 타이밍에서 온오프한다. 또한,게이트에 신호 DSB가 공급되는 n 채널 TFT(44B)에는, p 채널 TFT(44B')가 병렬 접속되어 있고, 이 TFT(44B')의 게이트에는, 신호 DSA가 공급된다. 따라서, TFT(44B)와 TFT(44B')는 동일한 타이밍에서 온오프한다. 이와 같이, 트랜지스터를 병렬 접속함으로써, 기입 데이터에의 노이즈를 제거할 수가 있고, 또 스위치로서의 능력을 높일 수 있어, 비디오 데이터 전압의 선택 범위를 넓게 할 수 있다.
또한, 이 예에서는, TFT(62)는, TFT(62, 62'; 62A, 62A', 62B, 62B')의 2개를 병렬로 접속하여 구성하여 회로에 용장성을 갖게 하고 있다. 또한, 병렬한 TFT(62)의 소스 전극은, 그라운드 GND에 별개의 배선으로 접속되어 있다. 이와 같이 배선을 레이아웃적으로 서로 다른 배선으로 함으로써, 그라운드의 변동을 억제할 수 있다. 또, TFT(62)는, 3 이상 병렬로 해도 되고, 또한 그라운드 GND에 대신하여, 마이너스 전위 등 임의의 전원에 접속할 수도 있다. 또한, TFT(62)로서, p 채널 TFT가 이용되는 경우에는, TFT(62)는 PVDD에 접속되고, 이 경우에도 마찬가지의 구성을 취하는 것이 바람직하다.
또한, DSA, DSB는, 복수개 별도로 발생시켜 두고, TFT(44)과, TFT(48)를 따로따로 구동하는 것이 바람직하다. 이와 같이 분리함으로써, 각 동작을 확실하게 행할 수 있다.
도 4에는, 도 1, 3의 회로에서의 동작의 타이밍차트가 도시되어 있다. DSA, DSB는, 1 수평 기간(1H) 마다 H, L을 반복하는 상보적인 신호로서, 극성이 반대로 되어 있다. 수평 시프트 레지스터(40)로부터 출력되는 HSW1, HSW2, …는, 각 열의 비디오 데이터 처리 회로(46)가 비디오 신호 데이터를 수신하는 타이밍을 제어하는것이고, 비디오 신호의 각 열의 화소의 신호가 공급되는 단계에서, 각 열에 대응한 HSW1, 2, …가 순차 H가 되어, 비디오 신호가 대응하는 각 열의 비디오 데이터 처리 회로(46A, 46B)에 순차 입력된다.
비디오 데이터 처리 회로(46A)에 비디오 신호가 입력된 다음의 수평 라인의 비디오 신호가 공급될 때에는, Write1 및 Erase1이 L이 되어 있고, 또한 모든 비디오 데이터 처리 회로(46A)로부터의 출력이 1H 기간 각 데이터 라인 DL에 공급된다. 그래서, 이 Data1(열)-1(행), 1-2, …에 기초하여, 각 화소 회로가 발광한다. 이 때, 1 라인 분의 비디오 데이터는 비디오 데이터 처리 회로(46B)에 순차 기억된다. 또, Erase만이 L이 되고, 보조 용량 C의 방전을 행하는 기간에 대해서는 나타나지 않는다. 데이터의 기입 타이밍 이전의 타이밍에서 Erase만을 L로 하고 있다.
다음의 수평 기간에는, Write2 및 Erase2이 L이 되고 있고, 또한 모든 비디오 데이터 처리 회로(46A)로부터의 출력이 1H 기간 각 데이터 라인 DL에 공급된다. 그래서, 이 Data1-1, 2-1, …에 기초하여, 각 화소 회로(50)의 유기 EL 소자 OLED가 발광한다.
이와 같이, 이 도 1, 3의 회로에 따르면, 입력되어 오는 비디오 신호는, 일반적인 비디오 신호이어도 되고, 이것을 전류 신호로 변환함으로써, 각 전류 구동형 화소 회로(50)에 있어서의 전류량 제어를 정확한 것으로 할 수 있다.
또한, 본 실시 형태에서는, 전류 구동형 화소 회로(50)에 있어서의 TFT의 전도형은, 구동 TFT(2)을 포함하여 전부 p 채널이다. TFT(2)가 p 채널인 경우, 비디오 데이터를 기입할 때에는, 설정 전류 Iw가 화소 내의 고전압인 PVDD으로부터 데이터 라인을 지나서 비디오 데이터 처리 회로(46)에 인입된다. 본 실시 형태에서는, 비디오 데이터 처리 회로(46)에 있어서 TFT(62)를 n 채널로 하고, 그 소스를 그라운드에 접속하고 있다. 이것에 의해서, 소스를 저전위로 하고 설정 전류 Iw를 정확하게 제어할 수 있다.
이와 같이, 전류 구동형 화소 회로(50)에 있어서의 구동 소자인 구동 TFT(2)과, 비디오 데이터 처리 회로에서의 출력 트랜지스터인 TFT(62)의 전도형을 반대로 함으로써, 설정 전류 Iw를 정확하게 제어할 수 있다.
도 5에는, 신호 DSA, DSB를 생성하기 위한 회로의 구성을 도시하고 있다. 또한, 이 회로에서의 각종 신호의 파형을 도 6에 도시한다.
1 수평 기간 마다 H, L을 반복하는 상보적인 신호이다. CKV1, CKV2는, 각각 AND 게이트(70, 72)에 입력되고, 여기로부터 DSA, DSB가 각각 출력된다. 수직 기간의 표시의 개시를 나타내는 스트로브 신호 STV의 반전 신호인 XSTV는, NAND 게이트(74)에 입력되고, 수직 기간에 있어서의 표시의 종료를 나타내는 VOUT의 반전 신호인 XVOUT는, NAND 게이트(76)에 입력된다. NAND 게이트(74)의 출력은, NAND 게이트(76)에 입력되고, NAND 게이트(76)의 출력은, NAND 게이트(74)에 입력되고 있고, 양 NAND 게이트(74, 76)의 출력은 신호 DSE로서, AND 게이트(70, 72)에 입력되고 있다. NAND 게이트(74, 76)는, XSTV의 L에서 H로 세트되고, XVOUT의 L에서 L로 리세트되는 플립플롭을 구성하고 있어, 신호 DSE는, VOUT의 H로부터 STV의 H까지의 수직 블랭킹 기간에 H가 된다. 그리고, 이 DSE가 AND 게이트(70, 72)에 입력되어 있기 때문에, DSA, DSB는, 수직 블랭킹 기간에 L을 유지하고, 표시 기간에만 신호CKV1, CKV2와 같이 H, L을 반복하는 신호가 된다.
이와 같이, 수직 블랭킹 기간에 있어서, 신호 DSA, DSB를 L로 고정함으로써, 대응하는 소자의 동작을 금지하여, 전력 절약화를 도모할 수 있다.
도 7에는, 도 3, 5의 구성을 도시함과 함께, 3 열분의 회로 구성을 도시하고 있다. 이 예에서는, 3열을 RGB의 각각의 비디오 신호에 대응하여 배치하고 있다. 이러한 회로를 소정열 설치함으로써, 풀컬러 표시를 행할 수 있다.
즉, RGB, 3개의 비디오 신호 라인으로부터는, 병렬하여 신호가 오기 때문에, RGB의 3 열의 6개의 TFT(42)에 대해서는, 동일한 신호 HSW에 의해서 온오프가 제어된다. 또한, TFT(62), 컨덴서(64)를 그라운드에 접속하는 라인을 2개 병렬로 설치해 두고 1 열에 2개 있는 TFT(62), 컨덴서(64)를 따로따로 그라운드에 접속하고 있다. 또한, 신호 DSA, DSB에 대해서도, NOR 게이트 및 인버터의 직렬 접속으로 형성되는 AND 게이트(70, 72)에 있어서의 인버터를 1개의 NAND 게이트에 대하여 2개 설치하는 것에 의해서, 2 계열 발생하여, TFT(48)에 공급하는 것과, TFT(44)에 공급하는 것을 별계통으로 하고 있다.
또한, 이 예에서는, TFT(62A)와, TFT(62B)를 별개의 라인을 통하여, 그라운드 (전원) GND에 접속하고 있다. 이와 같이, 별개의 라인으로 하는 것에 의해서, 그라운드의 전위가 변동하는 것을 방지할 수 있다.
또한, 전류 구동형 화소 회로로서는, 도 8에 도시한 바와 같은 직접 지정형의 것도 적합하다.
전원 PVDD에는, p 채널의 TFT(10)의 소스가 접속되고, 그 드레인에는, n 채널 TFT(12)을 통하여 유기 EL 소자(14)의 애노드가 접속되고, 유기 EL 소자(14)의 캐소드가 그라운드에 접속되어 있다.
또한, TFT(10)의 게이트는, p 채널 TFT(16)에 의해 데이터 라인 data(data1, data2)에 접속됨과 함께, 보조 용량 C을 통하여, 전원 라인 PVDD에 접속되어 있다. 또한, TFT(10)과 TFT(12)와의 접속점은, p 채널의 TFT(18)를 통하여, 데이터 라인 Data에 접속되어 있다.
그리고, TFT(12, 16)의 게이트에는, 행 방향으로 신장하는 라이트 라인 WriteV가 접속되고, TFT(18)의 게이트에는, 동일하게 행 방향으로 신장하는 라이트 라인 WriteI가 접속되어 있다.
또한, 본 실시 형태에 있어서는, 데이터 라인 data로서, 제1 데이터 라인 data1과, 제2 데이터 라인 data2의 2개를 각 열(컬럼)에 대응하여 설치하고 있다. 그리고, TFT(16), TFT(18)가, 1 행 간격으로 제1 데이터 라인 data1과, 제2 데이터 라인 data2에 교대로 접속되어 있다.
또한, 제1 및 제2 데이터 라인 data1, data2는, 각각 스위치 SW1, SW2를 통하여, 전류 비디오 신호 Ivideo 및 전압 동작 신호 Vope 중 어느 하나가 전환하여 공급되도록 되어 있고, 이 전류 비디오 신호 Ivideo가 상술의 실시 형태에 있어서의 데이터 라인에 공급되는 신호이다. 또, 스위치 SW1는, 신호 SW1-I가 H인 때에 Ivideo를 선택하고, SW1-V가 H인 때에 Vope를 선택한다. 또한, 스위치 SW2는, 신호 SW2-I가 H인 때에 Ivideo를 선택하고, SW2-V가 H인 때에 Vope를 선택한다.
이러한 회로에서의 각종 제어 클럭에 대하여, 도 9에 기초하여 설명한다.우선, 2개의 클럭 CKV1, CKV2은, 1개 간격의 행(수평 라인)의 화소 회로에의 신호의 제어를 위해, 1H(1 수평 기간)마다 상보적으로 H, L을 반복한다. 즉, 클럭 CKV1이 H인 기간에는 클럭 CKV2이 L이 되고, 이것을 반복한다.
각 행마다의 라이트 신호 WriteV-1, V-2, V-3, …는, 2H 기간 마다 L이 되지만, 이 L이 되는 타이밍이 각 행에 있어서 1H 기간씩 순차 시프트되어 있다. CKV1가 H가 되는 타이밍에서 2 클럭 기간 WriteV-1이 L이 되고, 이것에 대하여 1H 기간 시프트하여, WriteV-2, WriteV-3가 순차 L이 된다.
또한, 라이트 신호 WriteI-1, I-2, I-3, …는, 각각 라이트 신호 WriteV-1, V-2, V-3의 L의 후반의 1H 기간에 L 각각이 된다.
그리고, 스위치 SW1의 제어 신호 SW1-V는, 라인 신호 WriteV-1, V-3, V-5, …가 L인 기간의 전반에 H가 되어, 데이터 라인 data1을 Vope에 접속하고, 스위치 SW2는, 라이트 신호 WriteV-2, V-4, V-6, …가 L인 기간의 전반에 H가 되어, 데이터 라인 data1을 Vope에 접속한다.
또한, 스위치 SW1의 제어 신호 SW1-I는, 라이트 신호 WriteI-1, I-3, I-5, …가 L인 기간에 H가 되어, 데이터 라인 data2을 Ivideo에 접속하고, 스위치 SW2-I는, 라이트 신호 WriteI-2, I-4, I-6 …가 L인 기간에 H가 되어, 데이터 라인 data2를 Ivideo에 접속한다.
여기서, 이러한 클럭에 의한 1개의 화소(도면에 있어서의 위의 화소)에 있어서의 동작을 설명한다.
SW1-V가 H가 되는 것에 의해서, 스위치 SW1가 Vope를 선택한다. 또한,WriteV-1이 L이고, WriteI-1가 H인 것에 의해서, TFT(12), TFT(18)가 오프, TFT(16)가 온이 되어, Vope가 보조 용량 C로 충전되어, TFT(10)의 게이트 전위로 세트된다.
여기서, 이 Vope는, 그 화소에 대한 휘도 데이터(RGB 별의 데이터이면, RGB 별의 휘도 데이터)에 기초를 둔 전압값이고, 이 전압의 공급에 의해서, 보조 용량 C의 충전은 조기에 완료한다.
다음으로, SW1-V가 L이 되고 SW1-I가 H가 된다. 이것에 의해서 스위치 SW1가 Ivideo를 선택한다. 또한, WriteV-1이 L을 유지하지만, WriteI-1이 L이 되는 것에 의해서, TFT(18)가 온하여, 전원 PVDD에서의 TFT(10), TFT(18)를 통하여, 전류 Ivideo가 흐른다. 그리고, 이 전류 Ivideo가 TFT(10)에 흐르고 있는 상태에서의 TFT(10)의 게이트 전압이 보조 용량 C에 기입된다. 여기서, 상술한 바와 같은 TFT(10)의 게이트 전압은 Vope에 의해, 예비적으로 세트되어 있고, Ivideo에 의한 충방전량은 근소하여, 다계조 시의 작은 최소 휘도 전류에 의해서도, 조기에 충방전을 완료할 수 있다.
이와 같이 하여, 휘도 데이터의 기입이 종료하기 때문에, WriteV-1, WriteI-1가 H가 된다. 이것에 의해서, TFT(16, 18)가 오프가 되고, TFT(12)가 온이 되어, 전원 PVDD에서의 전류가 유기 EL 소자(14)에 흐른다. 여기서, TFT(10)의 게이트 전압은, Ivideo가 흐르고 있을 때의 전압으로 세트되고, 이 전압이 보조 용량 C에 의해 유지되어 있다. 그래서, 유기 EL 소자(14)에 흐르는 전류가 Ivideo와 동일하게 된다.
이와 같이, 본 실시 형태는, TFT(10)에 Ivideo를 흘려 그 게이트 전위를 세트하는 직접 지정 방식으로서, 정확한 전류 제어를 행할 수 있다. 그리고, 게이트 전압을 미리 Vope에 의해서 세트할 수 있기 때문에, 휘도 데이터의 기입에 요하는 시간을 대폭 단축하여, 다계조의 표시에도 용이하게 대응할 수 있다.
여기서, 입력하는 전압 Vope에 대하여, 도 10에 기초하여 설명한다. 이 전압 Vope는, 비디오 정보를 직접 의미하는 전압이 아니고, 유기 EL 소자(14)에 흘리는 휘도 정보인 전류 신호 Ioled를 흘리는 TFT(10)의 동작점을 공급하는 전압 정보이다. 즉, 휘도 정보에 대응하여 데이터 라인 data에 흘리는 전류 Ivideo는, 유기 EL 소자(14)에 흐르는 전류 Ioled와 거의 동일할 것이다(Ivideo≒Ioled). 그리고, TFT(10, 18)을 ON하여, Ivideo를 흘리고 있을 때이면, 이들의 온 저항을 PVDD로부터 감산한 값이고, Vope=PVDD-(VDS+VTFT(18))이 된다. 또한, 유기 EL 소자(14)에 전류 Ioled를 흘리고 있을 때이면, TFT(12)의 온 저항 VTFT(12)와, 유기 발광 소자의 온 저항 Voled와, TFT(10)의 게이트 소스 간 전압 Vgd의 합, 즉 Vope=Voled+VTFT(12)+vgd 가 된다.
이와 같이 하여, Vope는 결정할 수 있다. 그리고, 소자의 특성은 미리 나뉘어져 있기 때문에, 휘도 신호에 따른 Vope를 구할 수 있다. 그래서, 화소 설계를 행할 때, 미리 시뮬레이션에 의해, 입력 휘도 신호와 Vope의 변환에 대한 곡선을 구해 두고, 이 곡선에 기초하여 변환을 행하는 회로를 설치하여, 이 출력을 Vope로서 공급하면 된다.
또한, 본 실시 형태에서는, 데이터 라인 data1에 병렬하여, 데이터 라인data2을 갖고 있다. 그리고, 수직 방향의 각 화소는, 교대로 데이터 라인 data1, data2에 접속되어, 각 화소에, 클럭 CKV1의 1H 분 시프트한 타이밍에서, Vope의 기입, Ivideo의 기입이 행해진다. 따라서, 수직 방향의 각 화소의 유기 EL 소자(14)의 발광 개시 타이밍은, 각각 1H 분 어긋난다. 그리고, data1는, 2H에서 1 라인째의 화소에의 데이터를 기입한 후, 다음의 2H에서 3 라인째의 화소에의 데이터의 기입을 행하고, 이것을 홀수 행의 화소에 순차 행한다. 또한, data2은, 2 라인째의 화소에의 데이터를 기입한 후, 4 라인째의 화소에의 데이터의 기입을 행하고, 이것을 짝수의 화소에 순차 행한다. 그리고, 1 라인째의 화소에의 데이터 기입에 대하여, 2 라인째의 화소에의 데이터 기입은, 1H만큼 뒤로 밀려져 있다. 그래서, 1 라인째의 화소로부터, 하방을 향하여 1H 마다 순차 기입이 행해지게 된다. 그래서, Vope의 기입에 1H, Ivideo의 기입에 1H의 합계 2 클럭을 1 화소의 데이터 기입에 요하지만, 1 열의 데이터 기입에 요하는 시간은, 1 라인에 1H에서 데이터 기입을 행한 경우와 마찬가지가 된다.
또, 상술의 설명에서는, 1 열의 화소에 대해서만 설명했지만, 실제로는, 1H 기간에, 1 행분의 전 화소에 대한 전압(Vope) 기입을 순차 행하고, 다음의 1H 기간에 1 행분의 전 화소에 대한 전류(Ivideo) 기입을 행한다. 그리고, 1개의 라인에서, 전류 기입을 행하고 있는 경우에는, 다음의 행에 있어서, 전압 기입을 병렬하여 행한다.
특히, 전압 기입은, 1H의 기간에 1 라인의 전 화소분의 Vope를 data1또는 data2에 데이터를 순차 설정하여 행하는 점순차 방식으로 한다. 한편, 전류 기입은, 상술한 바와 같이, 1H의 기간에 1 라인의 전 화소분의 Ivideo를 data1 또는 data2의 한번에 실어 행하는 선순차 방식으로 하고 있다.
또, 전류 기입에 대해서는, 1 라인의 화소를 복수개의 블록으로 분할하여, 이 블록마다 그 블록 내의 data1 또는 data2에 Ivideo를 병행하여 데이터를 실은 블록 순차 방식으로 행하여도 된다. 이 경우, 블록의 수 N은, 1H 기간을 전류 기입 시간으로 나눈 수로 결정한다. 예를 들면, 전류 기입 시간을 tw로 하면, N=1H÷tw가 된다. 이것에 의해서, 확실하게 전류 기입을 종료할 수 있다.
도 11 및 도 12에는, 다른 실시 형태의 구성을 도시하고 있다. 또, 도 11 및 도 12는, 도 2 및 도 3에 대응하고 있다.
도 11에는, 본 실시 형태에서의, 전류 구동형 화소 회로(50)의 구성이 도시되고 있고, 이와 같이 TFT(1, 2, 3, 4)에 n 채널 TFT을 이용하고 있다.
TFT(3)의 일단이 전류원 CS로부터의 데이터 전류 Iw를 흘리는 데이터 라인 data에 접속되고, 타단은 TFT(1) 및 TET(구동 TFT)(4)의 일단에 접속되어 있다. TFT(1)는, 타단이 그라운드에 접속되고, 게이트가 유기 EL 소자 OLED 구동용의 TFT(2)의 게이트에 접속되어 있다. 또한, TFT(4)은, 타단이 TFT(1) 및 TFT(2)의 게이트에 접속되어 있고, 이 TFT(1) 및 TFT(2)의 게이트는 보조 용량 C을 통하여 그라운드에 접속되어 있다. 그리고, TFT(4)의 게이트는, 게이트 라인 Erase에 접속되어 있다.
데이터 기입 시에는, 게이트 라인 Write, Erase에 H 레벨의 신호를 공급한다. 이것에 의해서, TFT(3, 4)가 온되어 전류원 CS에서의 전류 Iw가, TFT(3),TFT(1)를 통하여, 그라운드에 흐른다. 이 때, TFT(4)가 온으로 되어 있고, TFT(1)와, TFT(2)는 전류 미러를 구성하고 있고, TFT(2)에도 전류 Iw에 대응한 전류가 흐른다. 그리고, 이 상태에서의 TFT(1)의 게이트 전압이 보조 용량 C에 유지된다. 그리고, Erase를 H로 할 때까지, TFT(2)를 통하여 구동 전류가 OLED에 흐른다.
또한, 이러한 n채널 TFT를 이용한 경우, 전류원 CS에 대응하는 비디오 데이터 처리 회로(46)에 대해서도 전류의 방향을 반대로할 필요가 있다. 그래서, 도 12에 도시한 바와 같이, TFT(62A, 62B)로서, p 채널 TFT을 이용하여, 소스를 전원 PVDD에 접속한다. 이것에 의해서, 비디오 신호가 컨덴서(64A, 64B)에 유지되어, 그 전압에 따라, TFT(62A, 62)에 전류가 흘러, 이것이 데이터 라인에 공급된다.
여기서, 본 실시 형태에서는, 전류 구동형 화소 회로(50)에 있어서의 TFT의 전도형은, 구동 TFT(2)을 포함하여 전부 n 채널이다. TFT(2)가 n 채널인 경우, 비디오 데이터를 기입할 때에는, 설정 전류 Iw가 비디오 데이터 처리 회로(46)로부터 데이터 라인을 지나서 전류 구동형 화소 회로(50)에 공급된다. 그래서, 비디오 데이터 처리 회로(46)에 있어서의 TFT(62)를 p 채널로 하여, 그 소스를 전원 PVDD에 접속하고 있다. 이것에 의해서, 소스를 고전위로서 설정 전류 Iw를 정확하게 제어할 수 있다.
이와 같이, 전류 구동형 화소 회로(50)에 있어서의 구동 소자인 구동 TFT(2)과, 비디오 데이터 처리 회로에서의 출력 트랜지스터인 TFT(62)의 전도형을 반대로 함으로써, 설정 전류 Iw를 정확하게 제어할 수 있다.
본 발명에 따르면, 전압/전류 변환부에 의해서, 전압 신호를 전류 신호로 변환하고 전류 신호를 데이터 라인에 공급한다. 따라서, 외부로부터 입력되는 비디오 신호는, 통상의 신호이어도 되어, 외부에 특별한 전류 발생 IC 등을 필요로 하지 않고, 전류 구동형의 화소 회로를 이용할 수 있다.

Claims (10)

  1. 매트릭스 형상으로 배치된 화소마다 발광 소자를 갖고, 표시를 행하는 표시 장치에 있어서,
    외부로부터 공급되는 각 화소의 표시 휘도를 전압으로 나타내는 전압 비디오 신호를, 전류 비디오 신호로 변환하는 전압 전류 변환 회로와,
    상기 전압 전류 변환 회로에 접속되고, 여기로부터 출력되는 수직 방향의 화소에 대한 전류 비디오 신호를 순차 수신하는 데이터 라인과,
    상기 데이터 라인에 접속되고, 그 데이터 라인에 흐르는 전류 비디오 신호에 따른 전압을, 보조 용량에 유지하고, 이 보조 용량에 유지한 전압에 따라 구동 소자에 전류를 흘려, 발광 소자를 발광시키는 화소 회로
    를 갖는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 전압 전류 변환 회로는,
    1 수평 라인 분의 전압 비디오 신호에 따른 전압을 각각 유지하는 유지 회로와,
    상기 유지 회로에 의해, 유지되어 있는 1 수평 라인 분의 전압에 따른 전류를 대응하는 데이터 라인에 각각 공급하는 출력 회로
    를 적어도 2조 갖고
    한쪽의 조의 유지 회로에 비디오 신호를 기입하고 있는 동안에, 다른 쪽의 조의 출력 회로로부터 전류를 출력하고, 이것을 순차 전환하여, 선순차의 표시를 행하는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 전압 전류 변환 회로는, 제어단에 전압 비디오 신호를 수신하고, 데이터 라인에 전압 비디오 신호에 따른 전류를 출력하는 출력 트랜지스터를 갖는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서,
    상기 전압 전류 변환 회로는, 상기 출력 트랜지스터의 제어단에 공급되는 전압 비디오 신호를 유지하는 컨덴서를 갖는 것을 특징으로 하는 표시 장치.
  5. 제3항에 있어서,
    상기 화소 회로의 구동 소자는, 트랜지스터이고,
    또한, 상기 구동 소자와, 상기 전압 전류 변환 회로의 출력 트랜지스터는, 그 전도형이 반대인 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 전압 전류 변환 회로는,
    전압 비디오 신호에 따른 전압을 유지하는 컨덴서와,
    상기 컨덴서에 유지된 전압에 따른 전류를 흘리는 출력 트랜지스터
    를 갖는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서,
    상기 전압 전류 변환 회로는,
    전압 비디오 신호에 따른 전압을 유지하는 제1 및 제2 컨덴서와,
    상기 제1 및 제2 컨덴서에 유지된 각각의 전압에 따른 전류를 흘리는 제1 및 제2 출력 트랜지스터와,
    상기 전압 비디오 신호를 상기 제1 및 제2 컨덴서에의 입력을, 전환 제어하는 입력 스위치 회로와,
    상기 제1 및 제2 출력 트랜지스터가 흘리는 전류의 상기 데이터 라인에의 공급을, 전환 제어하는 출력 스위치 회로
    를 갖는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서,
    상기 제1 및 제2 출력 트랜지스터는, 각각이, 제어단에 제1 또는 제2 컨덴서의 충전 전압이 입력되고, 피제어단의 한쪽이 전원에 접속되고, 다른 쪽이 상기 데이터 라인에 접속되어 있는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서,
    상기 입력 스위치 회로에 의해 제1 컨덴서에 전압 비디오 신호를 공급하고 있을 때에는, 출력 스위치 회로는, 제2 출력 트랜지스터의 전류를 상기 데이터 라인에 공급하고,
    상기 입력 스위치 회로에 의해 제2 컨덴서에 전압 비디오 신호를 공급하고 있을 때에는, 출력 스위치 회로는, 제1 출력 트랜지스터의 전류를 상기 데이터 라인에 공급하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서,
    상기 제1 및 제2 출력 트랜지스터는, 별개의 라인에 의해서 상기 전원에 접속되어 있는 것을 특징으로 하는 표시 장치.
KR1020040026328A 2003-04-17 2004-04-16 표시 장치 KR100560010B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003113369 2003-04-17
JPJP-P-2003-00113369 2003-04-17
JP2003342666 2003-09-30
JPJP-P-2003-00342666 2003-09-30
JPJP-P-2004-00088495 2004-03-25
JP2004088495A JP2005128476A (ja) 2003-04-17 2004-03-25 表示装置

Publications (2)

Publication Number Publication Date
KR20040090920A true KR20040090920A (ko) 2004-10-27
KR100560010B1 KR100560010B1 (ko) 2006-03-15

Family

ID=33162787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040026328A KR100560010B1 (ko) 2003-04-17 2004-04-16 표시 장치

Country Status (5)

Country Link
US (1) US20040207579A1 (ko)
JP (1) JP2005128476A (ko)
KR (1) KR100560010B1 (ko)
CN (1) CN1538373A (ko)
TW (1) TWI263181B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4059177B2 (ja) * 2003-09-17 2008-03-12 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
JP4889205B2 (ja) * 2004-06-30 2012-03-07 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
KR100613091B1 (ko) * 2004-12-24 2006-08-16 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
JP4385952B2 (ja) * 2005-01-19 2009-12-16 セイコーエプソン株式会社 電気光学装置、その駆動回路および電子機器
CN104778926B (zh) * 2015-05-11 2016-03-30 京东方科技集团股份有限公司 一种驱动电路、显示基板及其驱动方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
JP4197647B2 (ja) * 2001-09-21 2008-12-17 株式会社半導体エネルギー研究所 表示装置及び半導体装置
JP4071652B2 (ja) * 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置
TW550528B (en) * 2002-03-29 2003-09-01 Chi Mei Optoelectronics Corp Display device
JP2004294865A (ja) * 2003-03-27 2004-10-21 Sanyo Electric Co Ltd 表示回路
JP2005010747A (ja) * 2003-05-22 2005-01-13 Sanyo Electric Co Ltd 表示装置
TWI253614B (en) * 2003-06-20 2006-04-21 Sanyo Electric Co Display device

Also Published As

Publication number Publication date
JP2005128476A (ja) 2005-05-19
US20040207579A1 (en) 2004-10-21
TWI263181B (en) 2006-10-01
KR100560010B1 (ko) 2006-03-15
TW200423795A (en) 2004-11-01
CN1538373A (zh) 2004-10-20

Similar Documents

Publication Publication Date Title
KR100611293B1 (ko) 발광 디스플레이, 그 구동방법, 일렉트로루미네센스 표시회로, 및 일렉트로루미네센스 디스플레이
JP4384103B2 (ja) 画素及びこれを利用した発光表示装置
US10672337B2 (en) Display device including pixel circuits including display elements driven by electric current
CN108376534B (zh) 像素电路及其驱动方法、显示面板
KR100656245B1 (ko) 전류생성공급회로 및 표시장치
US9053669B2 (en) Apparatus for scan driving including scan driving units
WO2019064487A1 (ja) 表示装置およびその駆動方法
US8810488B2 (en) Display device and method for driving the same
TW201333922A (zh) 顯示裝置及其驅動方法
JP2014219521A (ja) 画素回路及びその駆動方法
WO2018173132A1 (ja) 表示装置の駆動方法および表示装置
US11205389B2 (en) Scan driver and display device having same
KR20170110211A (ko) 화소 및 유기 발광 표시 장치
CN114648957A (zh) 发光显示装置及其驱动方法
KR100563886B1 (ko) 표시 장치
US20060082527A1 (en) Display device
KR100560010B1 (ko) 표시 장치
JP4958392B2 (ja) 表示装置
TWI270817B (en) Display circuit and display device using the same
JP2005070227A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
CN112735332A (zh) 显示设备
JP4655497B2 (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
US20240021161A1 (en) Display device and pixel circuit
JP7311239B2 (ja) 表示装置
KR20220096737A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee