KR20220096737A

KR20220096737A - 표시장치

Info

Publication number: KR20220096737A
Application number: KR1020200189445A
Authority: KR
Inventors: 정의택; 이지은; 홍무경
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-12-31
Filing date: 2020-12-31
Publication date: 2022-07-07

Abstract

본 개시는 유기 발광 표시장치에 관한 것으로서, 본 개시가 해결하고자 하는 하나의 과제는 스캔 구동부와 가까운 영역, 예를 들면 표시패널의 좌측 영역, 혹은 좌우 영역에서 시인되는 가로선 불량을 제거하기 위한 것이다.

Description

표시장치{Display Device}

본 개시는 유기 발광 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 다양한 요구가 증가하고 있으며, 액정 디스플레이 장치 (Liquid Crystal Display; LCD), 유기 발광 표시장치 (Organic Light Emitting Diode Display; OLED Display) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.

이러한 디스플레이 장치 중 유기 발광 표시장치는 표시패널에 배열된 다수의 서브픽셀(Sub-pixel, SP) 각각에 배치된 유기 발광 다이오드를 포함하고, 유기 발광 다이오드에 흐르는 전류 제어를 통해 유기 발광 다이오드를 발광시킴으로써 각각의 서브픽셀(SP)이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.

이러한 서브픽셀(SP)은 스캔라인(GL)을 통해 인가되는 스캔 신호(SCAN)에 의해 구동되며, 스캔 신호(SCAN)가 인가되는 타이밍에 맞춰 데이터 라인(DL)을 통해 인가되는 데이터 전압(Vdata)에 따른 계조를 표현하여 화상을 표시한다. 이 때, 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)은 서브픽셀(SP)의 열(column) 마다 하나씩 배치될 수 있다.

이 때, 표시패널을 구성하는 모든 서브픽셀(SP)들은 같은 계조의 데이터 전압(Vdata)을 충전할 때, 충전되는 전압이 동일하여야 휘도 편차가 발생하지 않게 된다.

그러나, 스캔 구동부가 스캔라인(GL)에 출력하는 스캔 신호는 스캔라인 마다 출력 편차가 있을 수 있다. 이러한 스캔 신호의 출력 편차는 스캔라인(GL)을 통해 각각의 서브픽셀에 전달되는 과정에서 시간 지연(RC 딜레이)으로 인하여 스캔라인 간의 출력 편차가 완화된다. 반면에 스캔 구동부와 가까운 영역에 있는 서브픽셀에 공급되는 스캔 신호는 시간 지연(RC 딜레이)이 거의 없이 그대로 전달되므로, 스캔라인 간에 출력 편차가 발생한다. 이로 인하여 특히 스캔 구동부와 가까운 영역에서 스캔라인별로 서브픽셀(SP)에 충전되는 전압이 달라지는 현상이 발생한다.

이러한 현상은 스캔 구동부와 가까운 영역, 예를 들면 표시패널의 좌측 영역, 혹은 좌우 영역에서 가로선 불량으로 시인된다.

본 개시가 해결하고자 하는 하나의 과제는 스캔 구동부와 가까운 영역, 예를 들면 표시패널의 좌측 영역, 혹은 좌우 영역에서 시인되는 가로선 불량을 제거하기 위한 것이다.

본 개시는 다음과 같은 실시예를 가진다.

실시예에 따른 표시장치는 스캔라인, 센싱라인 및 데이터라인에 연결된 복수의 서브 픽셀을 포함하는 표시패널; 상기 스캔라인에 스캔신호를 공급하는 스캔 구동부; 상기 데이터 라인에 데이터 전압을 공급하는 데이터 구동부; 및 상기 센싱라인에 구동전압을 출력하는 전압 선택 회로; 를 포함하고, 상기 표시패널은 상기 스캔 구동부와 가까운 제1 영역 및 상기 제1 영역과 겹치지 않는 제2 영역으로 구분되고, 상기 센싱라인은 상기 제1 영역에 배치된 서브 픽셀들과 연결된 제1 센싱라인 및 상기 제2 영역에 배치된 서브 픽셀들과 연결된 제2 센싱라인을 포함하고, 상기 전압 선택 회로는 상기 제1 센싱라인에 제1 구동 전압을 출력하고, 상기 제2 센싱라인에 상기 제1 구동 전압과 다른 레벨을 갖는 제2 구동 전압을 출력하는 것을 특징으로 한다.

상기 서브 픽셀 각각은 발광 소자; 상기 발광 소자에 구동 전류를 공급하는 구동 트랜지스터; 상기 구동 트랜지스터의 게이트 노드와 상기 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터; 상기 구동 트랜지스터의 소스 노드와 상기 센싱라인 사이에 전기적으로 연결된 센싱 트랜지스터; 및 상기 구동 트랜지스터의 게이트 노드 및 소스 노드 사이에 전기적으로 연결된 스토리지 커패시터를 포함한다.

상기 전압 선택 회로는 상기 표시패널에 영상을 표시하는 영상 표시 기간 동안 상기 제1 구동 전압 및 상기 제2 구동 전압을 상기 센싱 라인에 출력한다.

상기 전압 선택 회로가 상기 제1 구동 전압 및 상기 제2 구동 전압을 상기 센싱 라인에 출력할 때, 상기 스위칭 트랜지스터는 턴 온 동작한다.

실시예에 따른 표시장치는 스캔라인, 센싱라인 및 데이터라인에 연결된 복수의 서브 픽셀을 포함하는 표시패널; 상기 스캔라인에 스캔신호를 공급하는 스캔 구동부; 상기 데이터 라인에 데이터 전압을 공급하는 복수의 데이터 IC들을 포함하는 데이터 구동부; 를 포함하고, 상기 센싱라인은 상기 제1 영역에 배치된 서브 픽셀들과 연결된 제1 센싱라인 및 상기 제2 영역에 배치된 서브 픽셀들과 연결된 제2 센싱라인을 포함하고, 상기 복수의 데이터 IC들은 상기 제1 센싱라인에 연결된 제1 데이터 IC 및 상기 제2 센싱라인에 연결된 제2 데이터 IC를 포함하고, 상기 제1 데이터 IC는 제1 구동 전압을 출력하고, 상기 제2 데이터 IC는 상기 제1 구동 전압과 다른 레벨을 갖는 제2 구동 전압을 출력한다.

실시예에 따른 표시장치는 제1 방향으로 연장된 스캔라인, 상기 제1 방향과 수직한 제2 방향으로 연장된 데이터라인, 및 상기 제2 방향으로 연장된 센싱라인에 연결된 복수의 서브 픽셀을 포함하는 표시패널; 및 상기 스캔라인에 스캔신호를 공급하는 스캔 구동부; 를 포함하고, 상기 서브 픽셀 각각은 발광 소자; 및 상기 발광 소자에 구동 전류를 공급하는 구동 트랜지스터; 를 포함하고, 상기 제1 방향에 기초하여 상기 구동 트랜지스터의 소스 노드의 전압을 조정하여 상기 서브 픽셀의 휘도를 보상하는 것을 특징으로 한다.

상기 휘도 보상은 상기 스캔 구동부와 상기 서브 픽셀 간의 상기 제1 방향 거리에 기초하여 상기 구동 트랜지스터의 소스 노드의 전압을 조정하는 것을 특징으로 한다.

상기 서브 픽셀 각각은 상기 구동 트랜지스터의 소스 노드와 상기 센싱라인 사이에 전기적으로 연결된 센싱 트랜지스터를 더 포함하고, 상기 표시장치는 상기 센싱라인에 구동전압을 출력하는 전압 선택 회로; 를 더 포함한다.

상기 센싱라인은 적어도 2개 이상의 복수의 센싱라인으로 구성되고, 상기 전압 선택 회로는 상기 제1 방향에 기초하여 상기 센싱라인 각각에 서로 다른 레벨을 갖는 구동 전압을 출력한다.

상기 서브 픽셀 각각은 상기 구동 트랜지스터의 게이트 노드 및 소스 노드 사이에 전기적으로 연결된 스토리지 커패시터를 더 포함한다.

본 개시는 구동 트랜지스터의 소스 노드에 인가되는 구동 전압의 크기를 표시패널의 위치에 따라 다르게 공급함으로써 표시패널의 좌우 영역에서 발생되는 가로선 불량을 야기하는 휘도 편차를 개선할 수 있다.

도 1은 유기전계발광 표시장치를 개략적으로 나타낸 블록도이다.
도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도3은 표시패널의 좌측 및 우측 영역에서 발생되는 가로선 불량을 설명하기 위한 도면이다.
도 4는 실시예에 따른 보상 회로를 포함하는 서브 픽셀을 나타낸 등가 회로도이다.
도 5 및 도 6은 실시예에 따른 픽셀과 센싱라인의 연결구조를 도시한 것이다.
도 7은 실시예에 따른 데이터 구동부를 나타낸 도면이다.
도 8은 도 7과 다른 실시예에 따른 데이터 구동부를 나타낸 도면이다.
도 9는 실시예에 따른 서브픽셀의 회로도이다.
도 10은 실시예에 따른 표시패널 영역별로 구동전압을 다르게 인가한 것을 도시한 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

본 발명에서 표시패널의 기판 상에 형성되는 픽셀 회로는 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT(Thin Film Transistor)로 구현될 수 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.

이하에서, 게이트 온 전압(Gate On Voltage)은 TFT가 턴-온(turn-on)될 수 있는 게이트 신호의 전압이다. 게이트 오프 전압(Gate Off Voltage)은 TFT가 턴-오프(turn-off)될 수 있는 전압이다. PMOS에서 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)이다. NMOS에서 게이트 온 전압은 VGH이고, 게이트 오프 전압은 VGL이다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

도 1은 유기전계발광 표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.

도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광 표시장치에는 호스트시스템(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등이 포함된다.

호스트시스템(110)은 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력한다. 호스트시스템(110)은 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.

타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력한다.

타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 호스트시스템(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급한다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 스캔전압)를 출력한다. 스캔 구동부(130)는 제1 방향(DR1)으로 연장된 스캔라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들에 스캔신호를 공급한다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있으나 이에 한정되지 않는다. 스캔 구동부(130)는 표시패널(150)의 좌측 또는 우측 어느 일측에 배치되거나, 좌측 및 우측 양측에 배치될 수 있다.

데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력한다.

데이터 구동부(140)는 제1 방향(DR1)과 수직한 제2 방향(DR2)으로 연장된 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급한다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 고전위의 제1전원(VDD)와 저전위의 제2전원(VSS)을 생성 및 출력한다. 전원 공급부(180)는 제1 및 제2전원(VDD, VSS)뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 스캔하이전압, 스캔로우전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압, 하프드레인전압) 등을 생성 및 출력할 수 있다.

표시패널(150)은 스캔 구동부(130)와 데이터 구동부(140)를 포함하는 구동부로부터 출력된 스캔신호와 데이터전압을 포함하는 구동신호 그리고 전원 공급부(180)로부터 출력된 제1 및 제2전원(VDD, VSS)에 대응하여 영상을 표시한다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다.

표시패널(150)은 유리, 실리콘, 폴리이미드 등 강성 또는 연성을 갖는 기판을 기반으로 제작될 수 있다. 그리고 빛을 발광하는 서브 픽셀들은 적색, 녹색 및 청색을 포함하는 픽셀 또는 적색, 녹색, 청색 및 백색을 포함하는 픽셀로 이루어질 수 있다.

예컨대, 하나의 서브 픽셀(SP)에는 스위칭 트랜지스터(SW)와 구동 트랜지스터, 스토리지 커패시터, 유기 발광다이오드 등 발광 소자를 포함하는 픽셀회로(PC)가 포함된다. 유기전계발광 표시장치에서 사용되는 서브 픽셀(SP)은 빛을 직접 발광하는바 회로의 구성이 복잡하다. 또한, 빛을 발광하는 유기 발광다이오드는 물론이고 유기 발광다이오드에 구동전류를 공급하는 구동 트랜지스터 등의 열화를 보상하는 보상 회로 등이 다양하다. 따라서, 서브 픽셀(SP)에 포함된 픽셀회로(PC)를 블록형태로 도시하였음을 참조한다.

한편, 위의 설명에서는 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 등을 각각 개별적인 구성인 것처럼 설명하였다. 그러나 유기전계발광 표시장치의 구현 방식에 따라 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 중 하나 이상은 하나의 IC 내에 통합될 수도 있다.

도3은 표시패널의 좌측 및 우측 영역에서 발생되는 가로선 불량을 설명하기 위한 도면이다.

도 3은 표시패널(150)의 좌측 및 우측 영역에 스캔 구동부가 배치된 것을 예시로 한 것이며, 스캔 구동부의 일부 구성을 도시하였다.

스캔 구동부는 캐리 신호(CR)가 전달되는 캐리 신호 배선을 통해 종속적으로 접속(cascade connection)되어 게이트 시프트 클럭(CLK) 타이밍에 맞추어 스캔 신호를 시프트하는 스테이지들(ST(1)~ST(n))을 포함한다.

스테이지들(ST(1)~ST(n)) 각각은 스캔라인들(GL)에 스캔 신호(SCAN)를 순차적으로 공급하고, 캐리 신호(Carry signal)(CR)를 다른 스테이지로 전달한다.

스캔 신호와 캐리 신호는 스테이지 각각에서 하나의 출력 단자를 통해 출력되는 같은 신호이거나 스테이지 각각에서 두 개 이상의 출력 단자를 통해 분리될 수 있다. 스캔 신호와 캐리 신호가 두 개 이상의 출력 단자를 통해 분리되는 경우, 게이트 시프트 클럭(CLK)은 스캔 신호를 시프트하기 위한 스캔 시프트 클럭과 캐리 신호를 시프트하기 위한 캐리 시프트 클럭을 포함할 수 있다.

도 3에서는 스테이지 각각이 4개의 출력 단자를 통해 스캔 신호를 출력하는 것으로 도시되어 있다. 제1 스테이지(ST(1))는 스캔 신호 SCAN1a, SCAN1b, SCAN1c, SCAN1d를 스캔라인에 출력한다. 여기서 스테이지 각각은 출력단 버퍼를 순차적으로 구동하는 특성상, 도 3에 도시된 것과 같이 출력간의 편차가 발생할 수 있다. 달리 말하면, 스캔 구동부가 스캔라인(GL)에 출력하는 스캔 신호는 스캔라인 마다 출력 편차가 있을 수 있다. 한편, 스캔 신호의 출력 편차는 스캔라인(GL)을 통해 각각의 서브픽셀에 전달되는 과정에서 시간 지연(RC 딜레이) 증가로 인하여, 표시패널의 중앙(C) 영역에서는 스캔라인 간의 출력 편차가 완화된다.

하지만, 데이터 구동부에서 출력되는 데이터 전압(Vdata)은 데이터 구동부에 배치되어 있는 다수개의 데이터 IC(SDIC)에서 출력되고, 표시패널(110)의 가로 방향 보다 세로 방향의 길이가 짧아 상대적으로 데이터 전압의 지연 및 전압 편차도 작다.

이로 인하여 특히 스캔 구동부와 가까운 영역에서 스캔라인별로 서브픽셀(SP)에 충전되는 전압이 달라지는 현상이 발생하고, 이는 도 3과 같이 표시패널의 좌측(LA) 영역, 혹은 좌측(LA) 및 우측(RA) 영역에서 가로선 불량으로 시인된다.

도 4는 실시예에 따른 보상 회로를 포함하는 서브 픽셀을 나타낸 등가 회로도이다.

실시예에 따른 보상 회로를 포함하는 서브 픽셀은 스위칭 트랜지스터(SW), 센싱 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터(CST), 및 발광 소자(EL)를 포함한다. 발광 소자(EL)는 유기 발광 다이오드로 구성될 수 있다.

스위칭 트랜지스터(SW)는 제1A스캔라인(GL1a)에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 구동 트랜지스터(DT)의 게이트전극에 제2전극이 연결된다. 구동 트랜지스터(DT)는 커패시터(CST)에 게이트전극이 연결되고 제1전원라인(VDD)에 제1전극이 연결되고 발광 소자(EL)의 애노드전극에 제2전극이 연결된다. 구동 트랜지스터(DT)는 NMOS 트랜지스터로 구성될 수 있으며, 이때 구동 트랜지스터(DT)의 제1전극은 드레인 전극이고, 제2전극은 소스 전극이 된다.

커패시터(CST)는 구동 트랜지스터(DT)의 게이트전극에 제1전극이 연결되고 발광 소자(EL)의 애노드전극에 제2전극이 연결된다. 발광 소자(EL)는 구동 트랜지스터(DT)의 제2전극에 애노드전극이 연결되고 제2전원라인(VSS)에 캐소드전극이 연결된다.

센싱 트랜지스터(ST)는 제1B스캔라인(GL1b)에 게이트전극이 연결되고 제1센싱라인(VREF1)에 제1전극이 연결되고 센싱노드인 발광 소자(EL)의 애노드전극에 제2전극이 연결된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DT)와 발광 소자(EL)의 열화나 문턱전압 등을 센싱하기 위해 추가된 보상 회로이다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DT)와 발광 소자(EL) 사이에 정의된 센싱노드를 통해 센싱값을 취득한다. 센싱 트랜지스터(ST)로부터 취득된 센싱값은 센싱라인 ref를 통해 서브 픽셀의 외부에 마련된 외부 보상 회로로 전달된다.

스위칭 트랜지스터(SW)의 게이트전극에 연결된 제1A스캔라인(GL1a)과 센싱 트랜지스터(ST)의 게이트전극에 연결된 제1B스캔라인(GL1b)은 도시된 바와 같이 분리된 구조를 취하거나 공통으로 연결된 구조를 취할 수 있다. 게이트전극 공통 접속 구조는 스캔라인의 개수를 줄일 수 있고 그 결과 보상 회로의 추가에 따른 개구율 감소를 방지할 수 있다.

도 5 및 도 6은 실시예에 따른 픽셀과 센싱라인의 연결구조를 도시한 것이다. 도 5 및 도 6에서 서브 픽셀은 픽셀로 도시하였으며, 하나의 픽셀은 적어도 2개 이상의 서브 픽셀을 포함하여 구성된다.

실시예에 따른 표시장치에서 센싱라인은 적어도 두개의 라인으로 구성될 수 있다.

도 5의 제1 예시에서 센싱라인은 두개의 라인 내지 두개의 라인 그룹으로 형성될 수 있다. 표시패널은 스캔 구동부와 가까운 제1 영역 및 제1 영역과 겹치지 않는 제2 영역으로 구분된다. 제1 영역에 배치된 픽셀(P)들은 제1 센싱라인과 연결된다. 제2 영역에 배치된 픽셀(P)들은 제2 센싱라인과 연결된다.

도 6의 제2 예시에서 센싱라인(ref)은 세개의 라인 내지 세개의 라인 그룹으로 형성될 수 있다. 제2 예시에서 스캔 구동부는 표시패널(150)의 좌측 및 우측에 배치될 수 있다. 표시패널(150)은 좌측 스캔 구동부와 가까운 제1 영역(1A), 우측 스캔 구동부와 가까운 제2 영역(2A) 및, 제1 영역(1A) 및 제2 영역(2A)과 겹치지 않는 제3 영역(3A)으로 구분된다. 제1 영역(1A)에 배치된 픽셀(P)들은 제1 센싱 라인(ref1)과 연결된다. 제2 영역(2A)에 배치된 픽셀(P)들은 제2 센싱라인(ref2)과 연결된다. 제3 영역(3A)에 배치된 픽셀(P)들은 제3 센싱라인(ref3)과 연결된다.

다만 본 개시의 기술사상이 이에 한정되는 것은 아니고, 다양한 실시예에 따라 픽셀(P)과 센싱라인(ref)은 다양한 연결구조를 가질 수 있다. 예를 들면 센싱라인(ref) 한 라인당 한개 열의 픽셀(1p)이 연결되도록 구성될 수 있다.

도 7은 실시예에 따른 데이터 구동부를 나타낸 도면이다.

본 발명의 실시예들에 따른 데이터 구동부(140)는 서브 픽셀에 데이터전압(Vdata)을 공급하는 등의 구동 동작과 더불어 서브 픽셀에 포함된 소자를 센싱하기 위한 센싱 동작을 수행하는 회로이다.

데이터 구동부(140)는, 입력된 디지털 영상데이터(DATA)를 저장하는 래치회로(141)와, 디지털 영상데이터(DATA)를 아날로그 신호들로 변환하는 디지털 아날로그 변환회로(142)와, 아날로그 신호들에 대응되는 데이터전압들(Vdata)을 n(n은 4 이상의 자연수)개의 데이터라인(DL)과 대응되는 n개의 데이터채널(DCH1~DCHn)로 출력하는 출력회로(143) 등을 포함할 수 있다.

래치회로(141)는 n개 또는 2n개 이상의 래치를 포함할 수 있다. n개의 데이터채널(DCH1~DCHn) 각각에 하나 또는 둘 이상의 래치(Latch)가 대응될 수 있다.

디지털 아날로그 변환회로(142)는 n개의 데이터채널(DCH1~DCHn)과 대응되는 n개의 디지털 아날로그 컨버터(DAC)를 포함할 수 있다.

출력회로(143)는 n개의 데이터채널(DCH1~DCHn)과 대응되는 n개의 출력버퍼를 포함할 수 있다.

실시예들에 따른 데이터 구동부는, m(m은 1이상의 자연수)개의 센싱라인의 전압을 디지털 값으로 변환하여 출력하는 아날로그 디지털 변환회로(144)와, m개의 센싱라인에 대응되는 m개의 기준채널(RCH1~RCHm)과 아날로그 디지털 변환회로(144) 사이에 연결된 전압 선택 회로(146)를 포함할 수 있다.

아날로그 디지털 변환회로(144)는 m개의 기준채널(RCH1~RCHm)에 대응되는 m개의 아날로그 디지털 컨버터(ADC)를 포함할 수 있다.

전압 선택 회로(146)는 서브 픽셀의 구동 동작에 필요한 구동 전압을 출력하기 위한 회로이다. 전압 선택 회로(146)는, m개의 기준채널(RCH1~RCHm)을 통하여 서로 다른 레벨을 가지는 구동 전압 VpreR1 및 VpreR2를 출력할 수 있다. 구동 전압은 서브 픽셀에 포함된 구동 트랜지스터의 게이트 소스간 전압(Vgs)을 설정하거나 회복시키기 위해 사용될 수 있다. 구동 전압은 센싱라인을 통해서 구동 트랜지스터의 소스 노드에 인가되는 전압이다. 구동 트랜지스터가 발광소자에 공급하는 구동 전류의 크기는 구동 트랜지스터의 게이트 소스간 전압(Vgs)에 의해 결정된다. 구동 트랜지스터의 게이트 노드에 인가되는 데이터 전압이 일정하더라도 구동 트랜지스터의 소스 노드에 인가되는 구동 전압의 크기를 조정하여 발광소자에 공급되는 구동 전류의 크기를 조절할 수 있다. 달리 말하면 구동 전압의 크기를 조절하여 발광소자의 휘도를 조정할 수 있다.

다양한 실시예에서 전압 선택 회로(146)는 2개 내지 m개의 서로 다른 레벨을 가지는 구동 전압을 공급받아, 이를 m개의 기준채널(RCH1~RCHm)을 통해서 센싱라인에 출력할 수 있다. 전압 선택 회로(146)는 기준 채널 개수인 m개의 먹스(MUX) 회로로 구성될 수 있다. 각각의 먹스(MUX)회로는 2개의 입력 단자와 1개의 출력 단자를 가지는 2:1 먹스(MUX)로 구성될 수 있다. 전압 선택 회로(146)는 각각의 기준채널(RCH1~RCHm)에 서로 다른 레벨을 가지는 구동 전압을 출력할 수 있다. 데이터 구동부(140)는 센싱라인 별로 서로 다른 레벨을 가지는 구동전압(VpreR)을 공급할 수 있다.

결과적으로 데이터 구동부(140)는 센싱라인 별로 서로 다른 레벨을 가지는 구동전압(VpreR)을 공급함으로써, 각 센싱라인에 연결된 서브픽셀 그룹 단위로 휘도를 조절할 수 있게된다.

기준채널 개수(m)는 데이터채널 개수(n)보다 적을 수 있다. 예를 들어, 데이터채널 개수(n)는 기준채널 개수(m)의 2 이상의 정수 배일 수 있다. 즉, n=k*m (k는 2 이상의 자연수)이다. m개의 기준채널은 m개의 센싱라인과 연결될 수 있다.

m개의 센싱라인 각각은 둘 이상의 서브픽셀(SP)에 포함된 센싱 트랜지스터들(ST)의 소스 노드 또는 드레인 노드와 공통으로 연결될 수 있다.

도 8은 도 7과 다른 실시예에 따른 데이터 구동부를 나타낸 도면이다.

도 8에서 래치회로(141), 디지털 아날로그 변환회로(142)와, 출력회로(143), 아날로그 디지털 변환회로(144)는 도 7의 실시예의 구성과 동일하므로 설명을 생략한다.

도 8의 데이터 구동부는 전압분배기(145)를 추가로 포함한다. 실시예에 따른 전압분배기(145)는 저항스트링으로 구성될 수 있다. 다양한 실시예에서 전압 분배기(145)는 전압분배기(145)는 기준 구동 전압(VpreR)을 m개의 구동 전압으로 분배하여 전압 선택 회로(146)에 공급할 수 있다.

전압 선택 회로(146)는 전압분배기(145)로부터 m개의 서로 다른 레벨을 가지는 구동 전압(VpreR1 ~ VpreRm)을 공급받는다. 전압 선택 회로(146)는 공급받은 구동 전압(VpreR1 ~ VpreRm)을 m개의 기준채널(RCH1~RCHm)을 통해서 서로 다른 레벨을 가지는 구동 전압을 (VpreR1 ~ VpreRm) 최대 m개의 센싱라인에 출력할 수 있다. 전압 선택 회로(146)는 각각의 기준채널(RCH1~RCHm)에 서로 다른 레벨을 가지는 구동 전압을 출력할 수 있다. 결과적으로 데이터 구동부(140)는 m개의 센싱라인 별로 서로 다른 레벨을 가지는 m개의 구동전압(VpreR)을 각각 공급할 수 있다. 전압 선택 회로(146)는 기준 채널 개수인 m개의 먹스(MUX) 회로로 구성될 수 있다. 각각의 먹스(MUX)회로는 m개의 입력 단자와 1개의 출력 단자를 가지는 m:1 먹스(MUX)로 구성될 수 있다. 다양한 실시예에서 타이밍 제어부는 먹스(MUX) 선택 제어 신호를 출력하여 m개의 기준채널(RCH1~RCHm)으로 출력되는 구동 전압을 선택 제어할 수 있다. 구체적으로 먹스(MUX) 선택 제어 신호는 타이밍 제어부로부터 출력되는 패킷 제어신호에 포함될 수 있다. 그리고 패킷 제어신호는 논리상태와 더불어 듀티 정보를 포함할 수 있다.

다양한 실시예에서 데이터 구동부는 k 개의 데이터 IC들로 구성될 수 있다. 각각의 데이터 IC는 m/k 개의 기준채널을 통해서 센싱라인에 연결될 수 있다. 각각의 데이터 IC는 서로 다른 레벨의 구동 전압을 출력할 수 있다. 각각의 데이터 IC는 서로 독립적으로 구동 전압을 생성할 수 있다. 각각의 데이터 IC는 서로 다른 센싱라인에 연결될 수 있다. 각각의 데이터 IC는 각각 연결된 센싱라인에 서로 다른 레벨의 구동 전압을 출력할 수 있다.

도 9는 실시예에 따른 서브픽셀의 회로도이다.

하나의 서브 픽셀(SP)에는 스위칭 트랜지스터(SW) 및 픽셀회로(PC)가 포함된다. 픽셀회로(PC)는 구동 트랜지스터(DT), 스토리지 커패시터(Cst), 발광소자(EL) 및 센싱 트랜지스터(ST)를 포함한다.

발광 소자(EL)는 애노드전극의 전압과 캐소드전극의 전압에 대응하여 흐르는 구동전류에 의해 빛을 발광할 수 있다. 애노드전극은 제2노드(N2)에 연결되고 캐소드전극은 저전위전압(VSS)에 연결될 수 있다. 또한, 발광 소자(EL)는 유기막으로 구성된 발광층을 포함하며 유기막에 의해 적색, 녹색, 청색 또는 백색의 빛을 발광할 수 있다.

구동 트랜지스터(DT)는 발광 소자(EL)에 구동전류를 전달할 수 있다. 구동 트랜지스터(DT)는 제1전극이 고전위전압(VDD)를 전달하는 고전위전압라인(VL)에 연결되고 게이트전극이 제1노드(N1)에 연결되고 제2전극이 제2노드(N2)에 연결될 수 있다. 제2노드(N2)는 발광 소자(EL)의 애노드 전극에 연결될 수 있다. 그리고, 구동 트랜지스터(DT)는 제1노드(N1)에 전달되는 데이터전압(Vdata)에 대응하여 제1전극에서 제2전극 방향으로 구동전류가 흐르도록 할 수 있다. 구동전류의 크기는 게이트전극과 제2전극의 전압차이에 의해 결정될 수 있다. 여기서, 제1전극은 드레인전극이고 제2전극은 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다.

스위칭 트랜지스터(SW)는 제1전극이 데이터전압을 전달하는 데이터라인(DL)에 연결되고 제2전극이 제1노드(N1)에 연결되며 게이트전극이 게이트라인(GL)에 연결될 수 있다. 그리고, 게이트라인(GL)을 통해 전달되는 게이트신호에 대응하여 데이터라인(DL)을 통해 전달되는 데이터전압을 제1노드(N1)로 전달되게 할 수 있다.

센싱 트랜지스터(ST)는 제1전극은 센싱라인(Refm)에 연결되고 제2전극은 제2노드(N2)에 연결되며 게이트전극은 센싱신호라인(SSL)에 연결될 수 있다. 센싱 트랜지스터(ST)는 센싱신호라인(SSL)을 통해 전달되는 센싱신호에 대응하여 제2노드(N2)에 구동전압(VpreR)을 전달할 수 있다.

스토리지 커패시터(Cst)는 제1노드(N1)와 제2노드(N2) 사이에 배치되며, 스토리지 커패시터(Cst)에 저장되어 있는 전압에 대응하여 제1노드(N1)의 전압을 유지시킬 수 있다. 스토리지 커패시터(Cst)는 제1노드(N1)에 데이터전압을 전달받고 제2노드(N2)에 제1 구동전압(VpreR1) 또는 제2 구동전압(VpreR2)을 전달받을 수 있다. 따라서, 스토리지 커패시터(Cst)에 저장되는 전압은 제2노드(N2)에 전달되는 전압이 제1 구동전압(VpreR1) 또는 제2 구동전압(VpreR2)일 수 있어 제1노드(N11)에 전달되는 데이터전압이 일정하더라도 구동 트랜지스터(DT)에 의해 흐르는 구동전류의 크기가 변화될 수 있다. 즉 제2노드(N2)에 전달되는 구동 전압의 크기에 따라 서브 픽셀의 휘도를 조절할 수 있다.

픽셀회로(PC)는 센싱라인(Refm)을 통해서 전압 선택 회로(146)와 연결될 수 있다.

전압 선택 회로(146)는 서로 다른 레벨을 가지는 m개의 구동 전압(VpreR1~VpreRm) 중 하나의 구동전압을 선택하여 기준채널(RCHm)을 통해서 센싱라인(refm)에 전달할 수 있다. 전압 선택 회로(146)에 포함된 각각의 먹스(MUX)회로는 m개의 입력 단자와 1개의 출력 단자를 가지는 m:1 먹스(MUX)로 구성될 수 있다. 타이밍 제어부는 먹스(MUX) 선택 제어 신호(Rpre)를 출력하여 m개의 기준채널(RCH1~RCHm)으로 출력되는 구동 전압을 선택 제어할 수 있다. 먹스(MUX) 선택 제어 신호(Rpre)는 타이밍 제어부로부터 출력되는 패킷 제어신호에 포함될 수 있다. 그리고 패킷 제어신호는 논리상태와 더불어, 선택 제어 신호(Rpre)의 로직 하이와 로직 로우의 듀티 정보를 포함할 수 있다.

도 10은 실시예에 따른 표시패널 영역별로 구동전압을 다르게 인가한 것을 도시한 도면이다. 도 10에서 서브 픽셀은 픽셀로 도시하였으며, 하나의 픽셀은 적어도 2개 이상의 서브 픽셀을 포함하여 구성된다.

도 10에서 센싱라인(ref)은 세개의 라인 내지 세개의 라인 그룹으로 형성되어 있다. 표시패널은 좌측의 제1 영역(1A), 우측의 제2 영역(2A) 및, 제1 영역 및 제2 영역과 겹치지 않는 제3 영역(3A)으로 구분된다. 제3 영역(3A)은 표시패널(150)의 중앙에 해당한다. 제1 영역(1A)에 배치된 픽셀(P)들은 제1 센싱 라인(ref1)과 연결된다. 제2 영역(2A)에 배치된 픽셀(P)들은 제2 센싱라인(ref2)과 연결된다. 제3 영역(3A)에 배치된 픽셀(P)들은 제3 센싱라인(ref3)과 연결된다. 제1 센싱 라인(1A)에는 제1 구동 전압(VpreR1)이 공급된다. 제2 센싱 라인(ref2)에는 제2 구동 전압(VpreR2)이 공급된다. 제3 센싱 라인(ref3)에는 제3 구동 전압(VpreR3)이 공급된다.

표시패널(150)의 좌측에는 스캔 구동부가 배치된다. 다양한 실시예에서 표시패널(150)은 좌측 및 우측에 스캔 구동부가 배치될 수 있다. 스캔 구동부에서 출력되는 스캔 신호는 스캔라인 간에 출력 편차가 있다. 이는 특히 스캔 구동부와 가까운 영역에서 가로선 불량으로 시인된다.

구동 전압(VpreR)은 구동 트랜지스터의 소스 노드에 전달되는 전압으로서 구동 트랜지스터의 게이트 노드에 전달되는 데이터 전압이 일정하더라도 구동 전류의 크기를 변화시킬 수 있다. 그 결과 구동 전압의 크기에 따라 픽셀(P)의 휘도를 조절할 수 있다.

본 개시의 실시예서는 스캔 구동부와 가까운 제1, 제2 영역(1A, 2A)과 나머지 영역인 제3 영역(3A)에 서로 다른 레벨의 구동 전압을 인가할 수 있다. 즉 스캔 구동부와 가까운 영역에 배치된 픽셀(P)에 인가되는 구동 전압과, 그 외 영역인 표시패널의 중앙 영역에 배치된 픽셀(P)에 인가되는 구동 전압의 레벨을 다르게 공급함으로써, 스캔 구동부와 가까운 영역에서 시인되는 가로선 불량을 제거할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

스캔라인, 센싱라인 및 데이터라인에 연결된 복수의 서브 픽셀을 포함하는 표시패널;
상기 스캔라인에 스캔신호를 공급하는 스캔 구동부;
상기 데이터 라인에 데이터 전압을 공급하는 데이터 구동부; 및
상기 센싱라인에 구동전압을 출력하는 전압 선택 회로; 를 포함하고,
상기 표시패널은 상기 스캔 구동부와 가까운 제1 영역 및 상기 제1 영역과 겹치지 않는 제2 영역으로 구분되고,
상기 센싱라인은 상기 제1 영역에 배치된 서브 픽셀들과 연결된 제1 센싱라인 및 상기 제2 영역에 배치된 서브 픽셀들과 연결된 제2 센싱라인을 포함하고,
상기 전압 선택 회로는 상기 제1 센싱라인에 제1 구동 전압을 출력하고, 상기 제2 센싱라인에 상기 제1 구동 전압과 다른 레벨을 갖는 제2 구동 전압을 출력하는, 표시장치.
제1항에 있어서,
상기 서브 픽셀 각각은
발광 소자;
상기 발광 소자에 구동 전류를 공급하는 구동 트랜지스터;
상기 구동 트랜지스터의 게이트 노드와 상기 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터;
상기 구동 트랜지스터의 소스 노드와 상기 센싱라인 사이에 전기적으로 연결된 센싱 트랜지스터; 및
상기 구동 트랜지스터의 게이트 노드 및 소스 노드 사이에 전기적으로 연결된 스토리지 커패시터를 포함하는, 표시장치.
제1항에 있어서,
상기 전압 선택 회로는
상기 표시패널에 영상을 표시하는 영상 표시 기간 동안 상기 제1 구동 전압 및 상기 제2 구동 전압을 상기 센싱 라인에 출력하는, 표시장치.
제2항에 있어서,
상기 전압 선택 회로가 상기 제1 구동 전압 및 상기 제2 구동 전압을 상기 센싱 라인에 출력할 때, 상기 스위칭 트랜지스터는 턴 온 동작하는 표시장치.
스캔라인, 센싱라인 및 데이터라인에 연결된 복수의 서브 픽셀을 포함하는 표시패널;
상기 스캔라인에 스캔신호를 공급하는 스캔 구동부;
상기 데이터 라인에 데이터 전압을 공급하는 복수의 데이터 IC들을 포함하는 데이터 구동부; 를 포함하고,
상기 센싱라인은 상기 제1 영역에 배치된 서브 픽셀들과 연결된 제1 센싱라인 및 상기 제2 영역에 배치된 서브 픽셀들과 연결된 제2 센싱라인을 포함하고,
상기 복수의 데이터 IC들은 상기 제1 센싱라인에 연결된 제1 데이터 IC 및 상기 제2 센싱라인에 연결된 제2 데이터 IC를 포함하고,
상기 제1 데이터 IC는 제1 구동 전압을 출력하고,
상기 제2 데이터 IC는 상기 제1 구동 전압과 다른 레벨을 갖는 제2 구동 전압을 출력하는, 표시장치.
제1 방향으로 연장된 스캔라인, 상기 제1 방향과 수직한 제2 방향으로 연장된 데이터라인, 및 상기 제2 방향으로 연장된 센싱라인에 연결된 복수의 서브 픽셀을 포함하는 표시패널; 및
상기 스캔라인에 스캔신호를 공급하는 스캔 구동부; 를 포함하고,
상기 서브 픽셀 각각은
발광 소자; 및
상기 발광 소자에 구동 전류를 공급하는 구동 트랜지스터; 를 포함하고,
상기 제1 방향에 기초하여 상기 구동 트랜지스터의 소스 노드의 전압을 조정하여 상기 서브 픽셀의 휘도를 보상하는, 표시장치.
제6항에 있어서,
상기 휘도 보상은
상기 스캔 구동부와 상기 서브 픽셀 간의 상기 제1 방향 거리에 기초하여 상기 구동 트랜지스터의 소스 노드의 전압을 조정하는 것을 특징으로 하는, 표시장치.
제6항에 있어서,
상기 서브 픽셀 각각은
상기 구동 트랜지스터의 소스 노드와 상기 센싱라인 사이에 전기적으로 연결된 센싱 트랜지스터를 더 포함하고,
상기 표시장치는
상기 센싱라인에 구동전압을 출력하는 전압 선택 회로; 를 더 포함하는 표시장치.
제8항에 있어서,
상기 센싱라인은 적어도 2개 이상의 복수의 센싱라인으로 구성되고,
상기 전압 선택 회로는
상기 제1 방향에 기초하여 상기 센싱라인 각각에 서로 다른 레벨을 갖는 구동 전압을 출력하는, 표시장치.
제6항에 있어서,
상기 서브 픽셀 각각은
상기 구동 트랜지스터의 게이트 노드 및 소스 노드 사이에 전기적으로 연결된 스토리지 커패시터를 더 포함하는, 표시장치.