KR20040084202A - 집적화된 실리콘 콘택터의 제조방법 - Google Patents

집적화된 실리콘 콘택터의 제조방법 Download PDF

Info

Publication number
KR20040084202A
KR20040084202A KR1020030019098A KR20030019098A KR20040084202A KR 20040084202 A KR20040084202 A KR 20040084202A KR 1020030019098 A KR1020030019098 A KR 1020030019098A KR 20030019098 A KR20030019098 A KR 20030019098A KR 20040084202 A KR20040084202 A KR 20040084202A
Authority
KR
South Korea
Prior art keywords
silicon
conductive
contactor
manufacturing
magnets
Prior art date
Application number
KR1020030019098A
Other languages
English (en)
Inventor
신종천
정영배
Original Assignee
주식회사 아이에스시테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스시테크놀러지 filed Critical 주식회사 아이에스시테크놀러지
Priority to KR1020030019098A priority Critical patent/KR20040084202A/ko
Publication of KR20040084202A publication Critical patent/KR20040084202A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G01R1/06761—Material aspects related to layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 반도체소자의 리드단자가 접촉되는 영역에 형성된 도전성 실리콘부와, 상기 도전성 실리콘부를 지지할 수 있도록 반도체소자의 리드단자가 접촉되지 않는 영역에 형성되어 절연층 역할을 하는 절연 실리콘부로 구성되는 집적화된 실리콘 콘택터의 제조방법으로서, 서로 다른 극성을 갖는 자석이 캐비티를 사이에 두고 상하로 배치되는 단계; 상기 두 자석 사이에 자력이 인가된 상태에서, 캐비티에 액체 실리콘과 도전성 금속 파우더가 혼합된 혼합 실리콘을 주입하는 단계; 상기 혼합 실리콘의 도전성 금속 파우더가 상하 자석의 자력선 방향으로 모여들어 상하로 연결되어, 도전성 패드가 형성되는 단계; 상기 도전성 패드가 형성된 후 계속 자력을 인가하는 상태에서 재료를 경화시킨 후 상하에 위치한 자석을 제거하는 단계로 이루어진다.

Description

집적화된 실리콘 콘택터의 제조방법 {Manufacturing method of integrated silicone contactor}
본 발명은 본 출원자가 선출원한 발명 "집적화된 실리콘 콘택터 및 그 제작장치와 제작방법(출원번호:10-2001-0075606)"의 실리콘 콘택터를 제작하는 방법에 관한 것으로서, 보다 구체적으로는, 실리콘 콘택터에 있어서 액체 실리콘과 도전성 금속 파우더가 혼합되어 있는 혼합 실리콘의 상,하부에 극성이 서로 다른 자석을 위치시켜, 상기 자석의 자력에 의해 일렬로 도전 패드(pad) 즉, 도전성 실리콘부가형성되도록 한 실리콘 콘택터의 제조방법에 관한 것이다.
상기 집적화된 실리콘 콘택터는 본 출원자가 선출원한 것으로서, 도1a와 같은 구조의 콘택터로 정의된다.
도1a에 도시된 바와 같이, 집적화된 실리콘 콘택터(11)는 반도체소자(20)의 리드단자(22)가 접촉되는 영역에 형성된 도전성 실리콘부(5)와, 상기 도전성 실리콘부(5)를 지지할 수 있도록 반도체소자(20)의 리드단자(22)가 접촉되지 않는 영역에 형성되어 절연층 역할을 하는 절연 실리콘부(7)로 구성된다.
이러한, 집접화된 실리콘 콘택터(11)는 반도체소자(20)의 테스트를 수행하는 소켓보드(24)의 접촉패드(26)에 도전성 실리콘부(5)가 접촉되어 반도체소자(20)의 리드단자(22)와 소켓보드(24)의 접촉패드(26)가 전기적으로 연결되는 것을 특징으로 한다. 특히, 도전성 실리콘부(5)와 접촉패드(26)와의 접촉을 확실히 하기 위해 도전성 실리콘부(5)의 하부(19)가 절연 실리콘부(7)보다 h(h는 약 20~50㎛정도가 바람직함)만큼 돌출되는 것이 바람직하나 반드시 돌출되어야 하는 것은 아니다.
상기에서 설명한, 본 발명의 종래기술 발명(명칭:집적화된 실리콘 콘택터 및 그 제작장치와 제작방법)의 실리콘 콘택터의 제작방법에 대해 도1b를 참조하여 설명한다.
도1b에 도시된 바와 같이, 종래 실리콘 콘택터의 제작은 상판 금형(10)과 하판 금형(12)이 캐비티(cavity)를 사이에 두고 위아래로 놓이게 되는데, 상기 상판 금형(10)과 하판 금형(12) 사이의 캐비티에 혼합 실리콘 즉, 액체 실리콘과 도전성 금속 파우더가 혼합된 상태의 혼합 실리콘을 주입하여 실리콘 콘택터를 제작하게 된다.
여기서, 상기 상판 금형(10)과 하판 금형(12)은 전체적으로 자성 절연체 (magnetic insulator)이며, 내부에 투자성(magnetic conductive) 핀(8)이 매립되어 있다. 이러한 투자성 핀(8)은 실리콘 콘택터에 형성하고자 할 도전성 실리콘부(4)의 위치와 상응하는 위치에 매립되어 설치된다.
또한, 상기 상판 금형(10)의 상부와 하판 금형(12)의 하부에는 각각 극성이 반대인 자석(2, 2')이 위치하여, 상기 자석(2, 2')의 자력이 상하판 금형(10, 12)을 관통하여 형성된다. 상기 자석(2, 2')에 의한 자력선은 위에서 아래로 향하게 되며 상판 금형(10)과 하판 금형(12) 내의 투자성 핀(8)을 통해서만 자력이 형성되므로, 상기 자력에 의해 도전성 금속 파우더(4)가 상하의 투자성 핀(8) 사이로 모여들어 도전성 실리콘부(4)가 형성되는 것이다. 도면부호 "6"은 절연 실리콘부를 나타낸다.
이와같이, 도전성 실리콘부(4)가 형성된 다음에 계속 자력을 인가하는 상태에서 재료를 경화시킨 후, 상기 상하판 금형(10, 12)을 제거하면 실리콘 콘택터가 제작되는 것이다. 그러나, 도1b에 도시된 종래의 제조방법에 의하여 집적화된 실리콘 콘택터를 제조할 때에는 세밀한 핀 간격을 유지하기가 쉽지 않아서, 초소형 IC등에 적용하기가 곤란한 문제점이 있다.
본 발명은 상기 도1a에 도시된 본 출원자의 선출원발명인 집적화된 실리콘 콘택터를 제조하는 다른 방법을 안출한 것으로서, 본 발명의 목적은 별도의 도전성 패드(pad) 형성용 투자성 핀의 설치없이 자석의 자력에 의해 도전성 패드가 형성되도록 하여 세밀한 핀 간격을 구현할 수 있는 집적화된 실리콘 콘택터의 제조방법을 제공하기 위한 것이다.
도1a는 종래의 실리콘 콘택터 구성도.
도1b는 종래의 제작방법으로 구현된 실리콘 콘택터의 구성도.
도2a~c는 본 발명에 따른 실리콘 콘택터의 제작방법을 나타낸 도면.
도3은 본 발명에 따른 실리콘 콘택터상에 도전체를 실장한 사용 상태도.
<도면부호의 설명>
자석(2, 2', 12, 12'), 도전성 실리콘부(4, 5, 18), 절연 실리콘부(6, 7, 17), 투자성 핀(8), 상판 금형(10), 실리콘 콘택터(11, 21), 하판 금형(12), 캐비티(14), 도전성 금속 파우더(15), 혼합 실리콘(16), 도전성 실리콘부 하부(19), 반도체소자(20, 30), 리드단자(22, 32), 소켓보드(24, 34), 접촉패드(26, 36), 도전체(35)
본 발명은 실리콘 콘택터의 제조방법을 개시한 것으로서, 제조방법을 단계별로 도면을 참조하여 상세히 설명한다.
제조방법
본 발명에 따른 실리콘 콘택터의 제조방법은 도2a~c에 나타난 바와 같다.
도2a에서 보는 바와 같이, 실리콘 콘택터를 제작하기 위해 우선, 캐비티(cavity, 14)를 사이에 두고 서로 다른 극성을 갖는 자석(12, 12')을 상하로 배치한다. 도2a에서 위(12)에 위치한 자석은 N극이고 아래(12')에 위치한 자석은 S극이므로, 자력선은 위에서 아래로 향하게 된다.
이렇게, 두 자석(12, 12')을 배치하여 자력이 인가된 상태에서, 도2b에 도시된 바와 같이, 두 자석(12, 12') 사이의 캐비티(14)에 액체 실리콘과 도전성 금속 파우더가 혼합된 혼합 실리콘(16)을 주입하는 단계를 거친다. 본 발명에 따른 상기도전성 금속 파우더(15)는 전기전도성인 동시에 자성체로서, 재료로는 니켈 등을 사용할 수 있으나 이에 한정되지는 않는다. 또한, 본 발명에 따른 도전성 금속 파우더의 미립자 크기는 0.1~0.005mm 이다.
상기 단계에서, 혼합 실리콘(16)의 주입 후 도전성 금속 파우더(15)는 도2b의 부분 확대도면에서 보는 바와 같이, 자석(12, 12')의 자력선 방향 즉, 위(N)에서 아래(S) 방향으로 모여 서로 연결되는 구조로 된다. 따라서, 자석(12, 12')의 자력선 방향으로 연결된 도전성 금속 파우더(15)에 의해 도전성 패드(도2c의 18)가 형성되는 것이다. 즉, 도2c에 도시된 바와 같이, 자석(12, 12')의 자력선 방향으로 도전성 패드(18)가 형성되는 것을 알 수 있다. 참고로, 도2c는 본 발명의 도전성 패드(18)의 구체적인 설명을 위한 확대된 도면이다. (실제 도전성 금속 파우더의 미립자 크기는 상기에서 설명한 바와 같이, 0.1~0.005mm 이다)
또한, 도2c에서 보는 바와 같이, 자석(12, 12')의 자력선 방향으로 연결되어 형성된 도전성 패드(18) 이외의 액체 실리콘층이 경화된 부분은 절연 실리콘부(17)이다.
마지막 단계로, 상기에서 설명한 바와 같이, 자석(12, 12')의 자력선 방향으로 형성된 도전성 패드(18)가 형성된 후 계속 자력을 인가한 상태에서 재료를 경화시킨 후 상하에 위치한 자석(12, 12')을 제거하는 단계로 실리콘 콘택터가 제작완성된다.
작용효과
상기 "제조방법"으로 제작된 실리콘 콘택터에 따른 작용 효과는 다음과 같다.
앞서 "종래기술"에서 설명한 바와 같이, 종래의 실리콘 콘택터는 자성 절연체(magnetic insulator)의 상하판 금형 내부에 투자성(magnetic conductive) 핀을 실리콘 콘택터에 형성하고자 하는 도전성 실리콘부의 위치와 상응하는 위치에 매립하였다. 따라서, 상기 매립된 투자성 핀을 통해서만 자력이 형성되므로, 도전성 금속 파우더가 상하의 투자성 핀 사이에만 모이게 되며, 그에 따라 도전성 실리콘부가 형성되었고, 세밀한 핀 간격을 구현하기가 곤란하였다.
그러나, 본 발명에 따른 실리콘 콘택터의 제조방법에 따르면, 상기 "제조방법"에서 설명한 바와 같이, 두 자석 사이의 캐비티(cavity)에 액체 실리콘과 도전성 금속 파우더가 혼합된 혼합 실리콘을 주입하므로, 도전성 금속 파우더는 상하에 위치한 자석의 자력선 방향으로 모이게 되며, 이로 인해 도전성 패드가 형성되는 것이다. 따라서, 종래 기술과는 달리, 도전성이 필요한 곳에 설치하는 별도의 패드(pad) 형성용 핀의 설치가 불필요하며, 세밀한 핀 간격을 구현할 수 있다.
또한, 상기 "제조방법"으로 제작된 실리콘 콘택터의 실제 사용시에는, 도전성 패드상에 도전체를 실장하여 사용가능하다. 이에 대해서는, 본 출원인의 선출원발명인 실용신안출원번호 20-2003-0002548(명칭:도전체가 실장된 집적화된 실리콘 콘택터)에 설명되어 있으므로, 여기서는 도3을 참조하여 간략하게 설명한다.
도3에 도시된 바와 같이, 반도체소자(30)의 테스트를 수행하는 소켓보드(34)의 접촉패드(36)와 반도체소자(30)의 리드단자(32)를 전기적으로 연결하는 본 발명에 따른 집적화된 실리콘 콘택터(21)의 도전성 패드(도면상에는 구체적으로 도시되지 않았지만, 도전성 패드 즉, 도전성 실리콘부가 형성된 구조는 도2c에 도시된 바와 같다)의 상단표면에는 도금, 에칭, 코팅 등의 방법을 이용한 도전체(35)가 실장가능하다. 따라서, 도전체의 실장으로 실리콘 콘택터의 특성 향상 및 수명연장의 부가적인 효과를 볼 수 있다.
이와같이, 본 발명에 따른 집적화된 실리콘 콘택터에 실장 가능한 도전체는 상기에서 설명한 바와 같이, 도금 또는 에칭 또는 코팅 등의 방법으로 제작되는데, 이에 한정되는 것은 아니며 당업자에 의해 제작방법의 변형이 가능하다. 또한, 상기의 제작방법에 의해 제작된 도전체의 형상은 본 출원인의 선출원발명인 실용신안(명칭:도전체가 실장된 집적화된 실리콘 콘택터)에 설명된 바와 같이, 판 스프링 또는 원판 또는 링(ring) 또는 메쉬(mesh) 형태로 제작 가능할 것이다. 그 외, 본 발명에 따른 실리콘 콘택터의 도전성 패드상에 실장가능한 상기 도전체에 대한 설명은 본 출원인의 선출원발명(명칭:도전체가 실장된 집적화된 실리콘 콘택터)에 설명된 바와 같다.
참고로, 본 발명에서는 도3에 도시된 바와 같이, 도전체(35)가 실리콘 콘택터(21)의 상단 표면에 실장된 구조를 예로들어 설명하였으나, 이에 한정되는 것은 아니며 본 출원인의 선출원발명인 실용신안(명칭:도전체가 실장된 집적화된 실리콘 콘택터)에 기재된 바와 같이, 당업자의 변형에 의한 도전체의 삽입(매립) 또는 도전성 패드의 하단표면에 실장하여 사용 가능할 것이다.
본 발명의 집적화된 실리콘 콘택터의 제조방법에 따르면, 종래 기술과는 달리 도전성이 필요한 곳에 별도의 도전성 패드(pad) 형성용 핀이 필요치 않으므로, 제조과정의 효율화 및 제작비용의 절감 효과가 있다. 또한, 세밀한 핀 간격을 구현할 수 있는 효과가 있다.

Claims (3)

  1. 반도체소자의 리드단자가 접촉되는 영역에 형성된 도전성 실리콘부와, 상기 도전성 실리콘부를 지지할 수 있도록 반도체소자의 리드단자가 접촉되지 않는 영역에 형성되어 절연층 역할을 하는 절연 실리콘부로 구성되는 집적화된 실리콘 콘택터의 제조방법으로서,
    서로 다른 극성을 갖는 자석(12, 12')이 캐비티(14)를 사이에 두고 상하로 배치되는 단계;
    상기 두 자석(12, 12') 사이에 자력이 인가된 상태에서, 캐비티(14)에 액체 실리콘과 도전성 금속 파우더(15)가 혼합된 혼합 실리콘(16)을 주입하는 단계;
    상기 혼합 실리콘의 도전성 금속 파우더(15)가 상하 자석(12, 12')의 자력선 방향으로 모여들어 상하로 연결되어, 도전성 패드(18)가 형성되는 단계;
    상기 도전성 패드(18)가 형성된 후 계속 자력을 인가하는 상태에서 재료를 경화시킨 후 상하에 위치한 자석(12, 12')을 제거하는 단계로 구성되는, 집적화된 실리콘 콘택터의 제조방법.
  2. 청구항 1에 있어서, 상기 실리콘 콘택터에 있어서,
    상기 상하 자석(12, 12')의 자력선 방향으로 연결되어 형성된 도전성 패드(18) 이외의 액체 실리콘층이 경화된 부분은 절연 실리콘부(17)인 것을 특징으로 하는, 집적화된 실리콘 콘택터의 제조방법.
  3. 청구항 1에 있어서,
    상기 실리콘 콘택터의 상부 또는 하부에 도전체(35)가 실장가능한 것을 특징으로 하는, 집적화된 실리콘 콘택터의 제조방법.
KR1020030019098A 2003-03-27 2003-03-27 집적화된 실리콘 콘택터의 제조방법 KR20040084202A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030019098A KR20040084202A (ko) 2003-03-27 2003-03-27 집적화된 실리콘 콘택터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030019098A KR20040084202A (ko) 2003-03-27 2003-03-27 집적화된 실리콘 콘택터의 제조방법

Publications (1)

Publication Number Publication Date
KR20040084202A true KR20040084202A (ko) 2004-10-06

Family

ID=37367806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030019098A KR20040084202A (ko) 2003-03-27 2003-03-27 집적화된 실리콘 콘택터의 제조방법

Country Status (1)

Country Link
KR (1) KR20040084202A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156653A1 (ko) * 2014-04-11 2015-10-15 주식회사 아이에스시 검사용 시트의 제조방법 및 검사용 시트

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156653A1 (ko) * 2014-04-11 2015-10-15 주식회사 아이에스시 검사용 시트의 제조방법 및 검사용 시트

Similar Documents

Publication Publication Date Title
JP3087294B2 (ja) 異方導電性シートの製造方法
KR100448414B1 (ko) 집적화된 실리콘 콘택터 및 그 제작장치와 제작방법
KR101110863B1 (ko) 커넥터 및 이를 구비한 전자부품
CN103959577A (zh) 具有高密度导电单元的测试插座以及用于制造该测试插座的方法
CN104412112A (zh) 包括形成有贯穿孔的导电性颗粒的测试插座及其制造方法
WO2007076099A3 (en) Microelectronic elements with compliant terminal mountings and methods for making the same
KR970067788A (ko) 반도체장치와 그 제조방법 및 기판프레임
CN106560004B (zh) 测试片以及测试片的制造方法
KR101683017B1 (ko) 테스트 소켓, 및 그 제조 방법 그리고 금형
KR101262012B1 (ko) 반도체 테스트용 도전성 콘택터 및 그 제조방법
KR100889396B1 (ko) 반도체 소자 테스트용 실리콘 콘택터의 제조방법
TW200601917A (en) Method for fabricating electrical connection structure of circuit board
KR101204940B1 (ko) 전기적 콘택터 및 전기적 콘택터의 제조방법
KR101043352B1 (ko) 반도체 소자 테스트용 실리콘 콘택터의 제조방법
JP2000322938A (ja) 異方導電性シートおよびその製造方法並びに回路装置の電気的検査装置および電気的検査方法
KR200312739Y1 (ko) 도전체가 실장된 집적화된 실리콘 콘택터
KR20180049425A (ko) 이방 도전성 시트
CN104937713A (zh) 电路组件
KR100557671B1 (ko) 실리콘 콘택터의 제조방법
KR20040084202A (ko) 집적화된 실리콘 콘택터의 제조방법
KR102030280B1 (ko) 이방 전도성 시트의 제조방법
JP4085518B2 (ja) 金型およびその製造方法、金型製造用鋳型並びに異方導電性シートの製造方法
WO2019039628A1 (ko) 레이저 가공 기술이 적용된 양방향 도전성 모듈 및 그 제조방법
JP2001332321A (ja) 電気コネクタ及びその製造方法
JP2000353556A (ja) 異方導電性シート用支持体および支持体付異方導電性シート

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030327

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050325

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20051101

Patent event code: PE09021S02D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060124

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20051101

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20050325

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I