KR20040067958A - 로직 게이트 - Google Patents

로직 게이트 Download PDF

Info

Publication number
KR20040067958A
KR20040067958A KR1020040003663A KR20040003663A KR20040067958A KR 20040067958 A KR20040067958 A KR 20040067958A KR 1020040003663 A KR1020040003663 A KR 1020040003663A KR 20040003663 A KR20040003663 A KR 20040003663A KR 20040067958 A KR20040067958 A KR 20040067958A
Authority
KR
South Korea
Prior art keywords
charge
potential
logic gate
capacitor
inputs
Prior art date
Application number
KR1020040003663A
Other languages
English (en)
Inventor
쿠조세프
이튼제임스로버트
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피 filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피
Publication of KR20040067958A publication Critical patent/KR20040067958A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • D—TEXTILES; PAPER
    • D21—PAPER-MAKING; PRODUCTION OF CELLULOSE
    • D21J—FIBREBOARD; MANUFACTURE OF ARTICLES FROM CELLULOSIC FIBROUS SUSPENSIONS OR FROM PAPIER-MACHE
    • D21J3/00—Manufacture of articles by pressing wet fibre pulp, or papier-mâché, between moulds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/12—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using diode rectifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 로직 게이트(300)를 포함한다. 로직 게이트(300)는 전하 보유 장치(305)를 포함한다. 충전 회로는 전하 보유 장치(305)에 사전결정된 전하를 선택적으로 제공한다. 로직 게이트 출력(OUTPUT)은 전하 보유 장치(305) 상의 전하의 함수이다. 로직 게이트(300)는 다수의 입력을 더 포함한다. 다수의 입력은 전하 보유 장치(305)에 전기적으로 접속되어 전하 보유 장치의 전하는 다수의 입력 중 임의의 입력이 제 1 전위인 경우 수정된다.

Description

로직 게이트{A LOW POWER LOGIC GATE}
본 발명은 메모리 어레이 내에서 메모리 셀을 선택하는 방법 및 장치(A Method and Apparatus for Selecting Memory Cells within a Memory Array)라는 제목으로 동시에 출원되고, 본 출원인에게 함께 양도된 출원 번호(HP 대리인 도켓 번호 200206909)에 관련된다.
본 발명은 일반적으로 디지털 로직에 관한 것으로, 좀 더 구체적으로는 메모리 어드레스 디코딩에 사용되기에 적합한 저전력 로직 게이트에 관한 것이다.
컴퓨팅 장치는 메모리를 필요로 한다. 이 메모리는 판독 전용 메모리(ROM) 또는 랜덤 액세스 메모리(RAM)를 포함할 수 있다. 일반적으로, 메모리는 행 및 열로 배열되는 메모리 셀을 포함한다. 개개의 메모리 셀은 전형적으로 워드 라인 및 비트 라인으로 지칭되는 행 선택 라인 및 열 선택 라인을 사용하여 액세스된다.
전형적으로, 컴퓨팅 장치는 메모리의 메모리 셀에 저장된 데이터를 어드레스 라인을 통해 액세스한다. 각 메모리 셀은 컴퓨팅 장치가 각 메모리 셀 내에 저장된 데이터를 액세스하게끔 해주는 특정 어드레스를 갖는다.
어드레스 디코더는 어드레스 라인을 수신하고, 어드레스 디코더에 의해 수신된 어드레스에 기초하여 적절한 워드 라인 및 비트 라인의 선택을 제공한다. 앞에서 설명한 바와 같이, 워드 라인 및 비트 라인은 메모리 셀의 선택을 제공한다.
ROM 장치는 일반적으로 메모리 셀의 어레이를 포함한다. 메모리 셀은 전형적으로 행 및 열로 구성된다. 각 행은 일반적으로 대응 워드 라인을 포함하고, 각 행은 대응 비트 라인을 포함한다. 도 1은 메모리 셀(110,120,130,140,150,160,170,180,190) 및 대응 워드 라인(WL) 및 비트 라인(BL)으로 이루어진 ROM 어레이를 도시한다. ROM 메모리 셀(110-190)은 워드 라인과 비트 라인의 교차점에 위치하고, 각 ROM 메모리 셀(110-190)은 일반적으로 정보의 비트를 저장한다.
ROM 메모리 셀(110-190)은 ROM 메모리 셀(110-190)을 적어도 두 개의 로직 상태 중 하나로 설정하는 기능성(functionality)을 포함한다. 각 로직 상태는 정보의 비트를 나타낸다. 또한, ROM 메모리 셀(110-190)은 ROM 메모리 셀(110-190) 각각의 로직 상태를 감지하는 기능성을 포함한다.
ROM 셀의 로직 상태는 퓨즈, 또는 안티 퓨즈 ROM 기법에 따라 설정될 수 있다. ROM 셀의 제 1 상태는 ROM 셀을 선택하는 워드 라인과 비트 라인 사이에 다이오드 접속을 포함할 수 있다. ROM 셀의 제 2 상태는 ROM 셀을 선택하는 워드 라인과 비트 라인 사이에 "개방 회로" 접속(즉, 접속이 결여됨)을 포함할 수 있다. 이들 상태 모두는 일반적으로 검출하기가 쉽다.
도 2는 전형적인 어드레스 디코더 내에 포함된 로직 게이트를 도시한다. 어드레스 디코더는 종래의 다이오드-저항 로직(DRL) 디코딩을 포함한다. 이 디코더는 어드레스 라인(A[0],A[1],A[2])을 수신하고 대응 워드 라인(WL1,WL2,WL3)을 선택한다. 각 워드 라인은 공급 전위부에 연결된 저항(210,211,212)을 포함한다. 임의의 어드레스 라인 입력이 저전위에 있을 경우, 대응 워드 라인(WL1,WL2,WL3)은 대응 저항(210,211,212) 및 대응 직렬 다이오드를 통해 저전위(선택되지 않음)로 풀다운된다(pulled dowun). 워드 라인은 모든 대응 어드레스 라인이 고전위에 있을 경우 선택되고, 대응 직렬 다이오드 중 어느 것도 전류를 도통시키지 않기 때문에 대응 저항(210,211,212)은 전류를 도통시키지 않는다.
화살표(240,250)는 비선택된 워드 라인의 로직 게이트를 통한 전류 흐름을 도시한다. 도 2를 참조하면, 어드레스 디코더의 풀업 저항(210,211,212) 중 전류를 도통시키지 않는 저항은 선택된 워드 라인에 대응하는 풀업 저항(210)만이라는 것을 알 수 있다. 이것은 큰 메모리 셀 어레이에서는 문제가 될 수 있는데, 그 이유는 큰 메모리 셀 어레이는 다수의 워드 라인을 필요로 하기 때문이다. 선택된 워드 라인을 제외한 모든 워드 라인은 전류를 도통시키는 풀업 저항을 포함하기 때문에, 다량의 워드 라인을 포함하는 메모리 셀 어레이는 많은 양의 전력을 소모한다.
소량의 전력을 소모하는 로직 게이트에 대한 장치 및 방법이 갖는 것이 바람직하다. 이 로직 게이트는 메모리 어드레스 디코더 내로 통합되도록 적응될 수 있는 것이 바람직하다. 특히, 큰 메모리 어레이의 메모리 어드레스 디코더에 그러하다.
본 발명은 소량의 전력을 소모하는 로직 게이트에 대한 장치 및 방법을 포함한다. 이 로직 게이트는 메모리 어드레스 디코더 내로 통합되도록 적응될 수 있다.
본 발명의 제 1 실시예는 로직 게이트를 포함한다. 로직 게이트는 전하 보유 장치(charge holding device)를 포함한다. 충전 회로는 전하 보유 회로에 사전결정된 전하를 제공한다. 로직 게이트 출력은 전하 보유 장치 상의 전하의 함수이다. 로직 게이트는 다수의 입력을 더 포함한다. 다수의 입력은 전하 보유 장치에 전기적으로 접속되어 전하 보유 장치의 전하는 다수의 입력 중 임의의 입력이 제 1 전위인 경우 수정된다.
본 발명의 또 다른 실시예는 어드레스 디코더를 포함한다. 어드레스 디코더는 전하 보유 장치를 포함한다. 충전 회로(charging circuit)는 전하 보유 회로에 사전결정된 전하를 제공한다. 어드레스 디코더 출력은 전하 보유 장치 상의 전하의 함수이다. 어드레스 디코더는 다수의 입력을 더 포함한다. 다수의 어드레스 라인은 전하 보유 장치에 전기적으로 접속되어 전하 보유 장치의 전하는 다수의 어드레스 라인 중 임의의 라인이 제 1 전위인 경우 수정된다.
본 발명의 다른 측면 및 장점은 첨부한 도면과 연계하여 본 발명의 원리를 예로서 설명하는 후속하는 상세한 설명으로부터 분명해질 것이다.
도 1은 메모리 셀의 어레이를 도시하는 도면,
도 2는 전형적인 메모리 어레이의 어드레스 디코더 로직을 도시하는 도면,
도 3은 본 발명의 실시예에 따른 로직 게이트를 도시하는 도면,
도 4는 도 3의 로직 게이트의 다양한 지점의 전위를 나타내는 파형을 도시하는 도면,
도 5는 본 발명의 또 다른 실시예에 따른 로직 게이트를 도시하는 도면,
도 6은 도 5의 로직 게이트의 다양한 지점의 전위를 나타내는 파형을 도시하는 도면,
도 7은 본 발명의 실시예에 따른 어드레스 디코더를 도시하는 도면,
도 8은 본 발명의 또 다른 실시예에 따른 어드레스 디코더를 도시하는 도면,
도 9는 본 발명의 실시예에 따른 메모리 어레이를 도시하는 도면,
도 10은 본 발명의 실시예에 따른 컴퓨팅 시스템을 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
110 : 메모리 셀 305 : 캐패시터
340 : 로직 다이오드 510 : 방전 트랜지스터
505 : 충전 캐패시터 540 : 입력 다이오드
910 : 어드레스 디코더 920 : 메모리 어레이
예시를 위해 도면에 도시되어 있는 바와 같이, 본 발명은, 메모리 어드레스 디코더 내에 사용되도록 적응가능한 저전력 로직 게이트로 구현된다. 메모리 어드레스 디코더는 메모리 셀 어레이 내에서 어드레스 라인의 선택을 제공한다.
프로세싱 이유로, ROM의 트랜지스터와 같은 능동 장치가 저항, 다이오드, 캐패시터 및 인덕터와 같은 수동 장치와 분리되어 처리되도록 판독 전용 메모리(ROM) 집적 회로를 제조하는 것이 바람직할 수 있다. 이것은, 능동 장치가 수동 장치 집적 회로로부터 분리되는 집적회로로 제조되는 다수의 집적 회로와 같이 ROM을 제조함으로써 달성될 수 있다.
앞서 설명한 다이오드 메모리 소자를 포함하는 ROM은 ROM의 능동 장치와 분리되는 집적 회로 상의 메모리 소자로 제조될 수 있다. 이러한 구성에 있어서는, 메모리 소자와 동일한 집적 회로 상에 어드레스 디코더를 포함하는 것이 유리할 수 있는데, 그 이유는 다수의 워드 라인 및 비트 라인이 메모리 소자를 선택하게 되는 가능성 때문이다. 그러므로, 어드레스 디코더는 능동 장치보다는 수동 장치를 포함해야 한다. 다이오드-저항 로직은 수동 장치 어드레스 디코더 내에 포함될 수 있다.
도 3은 본 발명의 실시예에 따른 로직 게이트(300)를 도시하고 있다. 일반적으로, 도 3의 로직 게이트(300)는 AND 게이트로서 기능을 한다.
일반적으로, 로직 게이트(300)는 전하 보유 장치(305)를 포함한다. 충전 회로는 전하 보유 장치(305)에 전하를 선택적으로 제공한다. 전하 보유 장치(305)상의 전하의 함수인 로직 게이트 출력(OUTPUT)이 제공된다. 다수의 입력(INPUT1,INPUT2...INPUTN)은 전하 보유 장치(305)에 전기적으로 접속되어 전하 보유 장치(305)의 전하는 다수의 입력(INPUT1,INPUT2...INPUTN) 중 임의의 입력이 제 1 전위(예로, VCC-VD) 아래인 경우 수정되되, VD는 순방향 바이어싱된 직렬 충전 다이오드 양단의 전위 강하이다. 도 3은 세 개의 입력만을 포함하지만, 로직 게이트(300)는 임의의 수의 입력을 수신할 수 있다는 것이 이해될 것이다.
도 3의 전하 보유 장치는 충전 캐패시터(305)일 수 있다. 도 3의 실시예에서, 캐패시터(305)의 충전은 충전 트랜지스터(310)를 턴온시키는 사전-충전 라인(PRE-CHARGE)에 의해 개시된다. 충전 트랜지스터(310)가 턴온되는 경우, 전력 공급 전위(VCC)는 직렬 저항(320) 및 직렬 충전 다이오드(330)에 충전 캐패시터(305)에 전기적으로 접속된다.
일반적으로, 충전 캐패시터(305)는 충전 캐패시터(305) 양단의 전위가 대략 VCC-VD일 때까지 충전되는데, 여기서 VD는 순방향 바이어싱된 직렬 충전 다이오드(330) 양단의 전위 강하이다. 사전-충전은 시간이 측정된다. 즉, 충전 트랜지스터(310)는 충전 캐패시터(305)가 완전히 충전된 후 턴오프된다.
임의의 입력(INPUT1,INPUT2...INPUTN)이 대응 로직 다이오드(340,350,360)를 턴온하는데 필요한 전위 아래의 전위를 포함할 때까지 충전 캐패시터(300)의 전하는 충전 캐패시터(300) 상에 유지된다. 임의의 로직 다이오드(340,350,360)가 턴온되면, 충전 캐패시터 상의 전하는 수정될 것이다. 종래의 기술과는 달리, 이 실시예는 풀업 저항(직렬 저항(320))과 직렬인 역전된 바이어스 다이오드(직렬 충전다이오드(330))를 포함한다. 그러므로, 이 로직 게이트는 과도 전력(transient power)만을 소모한다.
충전 회로는 충전 트랜지스터(310)를 포함할 수 있다. 충전 트랜지스터는 제 1 기판 상에 위치할 수 있는 능동 장치이다. 로직 게이트(310)의 리셋, 및 출력(OUTPUT)이 연결되는 회로는 제 2 기판 상에 위치할 수 있다. 이것은 하나의 기판의 능동 장치를 또 다른 기판의 수동 장치로부터 격리시키는 장점을 제공한다. 이하에서 설명되는 바와 같이, 단일 충전 트랜지스터는 다수의 로직 게이트에 접속될 수 있다.
도 4는 동작 동안 도 3의 로직 게이트의 전위의 파형을 도시한다. 사전 충전 라인(PRE-CHARGE)은 초기에는 하이(high)이어서, 충전 트랜지스터(310)(트랜지스터(310)는 p-채널 트랜지스터로서 도시됨)를 턴오프시킴으로써 충전 캐패시터는 미지의 전하량을 포함하게 된다.
도 4는 OUTPUT1 및 OUTPUT2를 포함한다. OUTPUT1은 로직 게이트에 대한 모든 입력이 고전위로 있을 경우 도 3의 로직 게이트의 OUTPUT을 나타낸다. OUTPUT2은 로직 게이트에 대한 적어도 하나의 입력이 저전위로 있을 경우 도 3의 로직 게이트의 OUTPUT를 나타낸다.
초기에, 사전-충전 라인(PRE-CHARGE)은 고전위에 존재한다. 이것은 "턴오프되는" 또는 비도전성의 충전 트랜지스터(310)에 대응한다. 초기에, OUTPUT1 및 OUTPUT2 모두는 정의되지 않은 전위(도 4에서 교차 선영(cross hatching)로 표시됨)에 존재한다.
사전 충전 라인(PRE-CHARGE)이 지점(410)에서 저전위로 변화되는 경우, 출력(OUTPUT1,OUTPUT2)은 캐패시터(305)가 사전 충전되는 경우 초기에 고전위(VCC-VD)로 변화하는데 그 이유는 충전 트랜지스터(310)는 "턴온"되기 때문이다. 사전 충전 라인(PRE-CHARGE)이 저전위로 유지되는 동안 출력(OUTPUT1,OUTPUT2)은 고전위로 유지된다.
사전 충전 라인이 지점(430)에서 고전위로 변화되는 경우, 충전 트랜지스터(310)는 다시 "턴오프"된다. 이 지점에서, 출력(OUTPUT1,OUTPUT2)의 전위는 상이하게 동작한다. 출력(OUTPUT1,OUTPUT2)의 전위는 입력(INPUT1,INPUT2,INPUT3)의 전위에 종속적이게 된다.
OUTPUT1은 모든 입력이 고전위로 존재하는 경우 로직 게이트의 출력은 하이로 유지된다는 것을 나타내고, 모든 대응 입력 다이오드(340,350,360)는 전류를 도통시키지 않는다.
OUTPUT2는 로직 게이트에 대한 임의의 입력이 저전위로 존재하는 경우 로직 게이트의 출력은 저전위로 변화된다는 것을 나타낸다. 입력 전위가 대략 0인 경우 저전위는 대략 VD와 동일하다. 변화는 지점(420)에 도시되어 있다.
도 5는 본 발명의 또 다른 실시예에 따른 로직 게이트(500)를 도시한다. 일반적으로, 도 5의 로직 게이트(00)는 OR 게이트로서 기능을 한다.
일반적으로, 로직 게이트(500)는 전하 보유 장치(505)를 포함한다. 충전 회로는 전하 보유 장치(505)에 전하를 선택적으로 제공한다. 전하 보유 장치(505) 상의 전하의 함수인 로직 게이트 출력(OUTPUT)이 제공된다. 다수의입력(INPUT1,INPUT2...INPUTN)은 전하 보유 장치(505)에 전기적으로 접속되어 전하 보유 장치(505)의 전하는 다수의 입력(INPUT1,INPUT2...INPUTN) 중 임의의 입력이 제 1 전위(예로, VD) 아래인 경우 수정된다. 도 5는 세 개의 입력만을 포함하지만, 로직 게이트(500)는 임의의 수의 입력을 수신할 수 있다는 것이 이해될 것이다.
초기에, 로직 게이트(500)의 충전 캐패시터(505)는 방전 트랜지스터(510), 방전 다이오드(530) 및 방전 저항(520)을 통해 방전된다. 사전 충전 라인(PRE-CHARGE)이 고전위로 존재하는 경우, 방전 트랜지스터(510)는 턴온되어 충전 캐패시터(505) 상에 임의의 전하에 대한 방전 경로를 제공한다. 방전 이후, 충전 캐패시터(505)는 일반적으로 충전 캐패시터(505)의 전위가 VD이도록 전하를 유지하는데, 여기서 VD는 방전 다이오드(530) 양단의 전위 강하이다.
임의의 입력(INPUT1,INPUT2,INPUT3)이 고전위로 존재하는 경우, 충전 캐패시터는 직렬 입력 다이오드(540,550,560) 중 하나를 통해 고전위로 충전한다. 임의의 입력이 VCC의 전위로 존재하는 경우, 충전 캐패시터는 VCC-VD로 충전된다.
종래의 기술과는 달리, 이 실시예는 입력 다이오드 양단의 전위가 다이오드 턴온 전위(VD)(전형적으로 실리콘 내에서 .6 볼트)보다 작은 경우 전류 흐름을 차단하는 입력 다이오드를 포함한다. 그러므로, 이 로직 게이트는 과도 전력만을 낭비한다.
도 6은 도 5의 로직 게이트의 다양한 지점의 전위를 나타내는 파형을 도시한다. 사전 충전 라인(PRE-CHARGE)은 초기에는 로우이고, 충전 캐패시터는 결정되지않은 양의 전하를 포함한다.
도 6은 OUTPUT1 및 OUTPUT2를 포함한다. OUTPUT1은 로직 게이트에 대한 모든 입력이 저전위로 있을 경우 도 5의 로직 게이트의 OUTPUT을 나타낸다. OUTPUT2은 로직 게이트에 대한 적어도 하나의 입력이 고전위로 있을 경우 도 5의 로직 게이트의 OUTPUT를 나타낸다.
초기에, 사전-충전 라인(PRE-CHARGE)은 저전위로 존재한다. 이것은 "턴오프되는" 또는 비도전성의 충전 트랜지스터(510)에 대응한다. OUTPUT1 및 OUTPUT2 모두는 정의되지 않은 전위(도 6에서 교차 선영(cross-hatching)으로 표시됨)에 존재한다.
사전 충전 라인(PRE-CHARGE)이 지점(610)에서 고전위로 변화되는 경우, 충전 트랜지스터(310)는 "턴온"되기 때문에 출력(OUTPUT1,OUTPUT2)은 초기에 캐패시터(305)가 방전됨에 따라 저전위(VD)으로 변화한다. 사전 충전 라인(PRE-CHARGE)이 고전위로 유지되는 동안 출력(OUTPUT1,OUTPUT2)은 저전위로 유지된다.
사전 충전 라인이 지점(630)에서 저전위로 변화되는 경우, 충전 트랜지스터(510)는 다시 "턴오프"된다. 이 지점에서, 출력(OUTPUT1,OUTPUT2)의 전위는 상이하게 동작한다. 출력(OUTPUT1,OUTPUT2)의 전위는 입력(INPUT1,INPUT2,INPUT3)의 전위에 종속적이게 된다.
OUTPUT1은 모든 입력이 저전위로 존재하는 경우 로직 게이트의 출력은 로우로 유지된다는 것을 나타내고, 모든 대응 입력 다이오드(340,350,360)는 전류를 도통시키지 않는다.
OUTPUT2는 로직 게이트에 대한 임의의 입력이 저전위로 존재하는 경우 로직 게이트의 출력은 고전위로 변화된다는 것을 나타낸다. 임의의 입력 전위가 고전위로 존재하는 경우 고전위는 대략 VCC-VD와 동일하다. 변화는 지점(420)에 도시되어 있다.
도 7은 본 발명의 또 다른 실시예에 따른 어드레스 디코더를 도시한다. 일반적으로, 어드레스 디코더는 도 3의 다수의 로직 게이트를 포함한다. 각 로직 게이트는 대응 워드 라인(WL1,WL2,WL3)과 연관된다. 도 7은 세 개의 워드 라인만을 포함한다. 그러나, 보다 많은 워드 라인이 포함될 수 있다.
일반적으로, 한번에 하나의 워드 라인만이 고전위를 포함할 것이다. 고전위를 갖는 워드 라인은 선택되는 메모리 셀에 대응한다. 모든 다른 워드 라인은 저전위를 포함한다. 종래의 기술과는 달리, 이 실시예는 풀업 저항을 포함하지 않는다. 그러므로, 이 로직 게이트는 과도 전력만을 소모한다.
제 1 어드레스 디코더 로직 게이트는 제 1 워드 라인(WL1)의 선택을 제공한다. 제 1 워드 라인(WL1)은 모든 어드레스 라인(A[0],A[1],A[2])이 고전위로 존재하는 경우 선택된다.
앞서 설명한 로직 게이트에서와 같이, 워드 라인 선택은 충전 캐패시터(705)를 충전함으로써 개시된다. 충전 캐패시터(705)는 PRE-CHARGE 라인을 선택(충전 트랜지스터(710)를 턴온할 만큼 충분한 전위를 인가)함으로써 충전된다. PRE_CHARGE 라인을 선택하면 충전 캐패시터(705)는 전류가 충전 캐패시터(710), 충전 저항(712) 및 충전 다이오드(714)를 통해 흐름에 따라 전하를 축적시키게 된다.
충전 캐패시터(705)가 충전된 후, PRE-CHARGE 라인은 해제(deselected)될 수 있어, 워드 라인의 선택을 허용할 수 있다. 일반적으로, 충전 캐패시터(705)는 VCC-VD의 전위로 충전된다.
제 1 워드 라인(WL1)은 모든 어드레스 라인(A[0],A[1],A[2])이 충분히 높은 전위로 존재하여 어떠한 직렬 입력 다이오드(716,718,720)도 턴온되지 않는 경우 선택된다. 즉, 어떠한 직렬 입력 다이오드(716,718,720)도 임의의 전류를 도통시키지 않는다. 그러므로, 캐패시터(705)는 자신의 모든 전하를 유지하고, 제 1 워드 라인(WL1)이 선택된다.
임의의 어드레스 라인(A[0],A[1],A[2])이 충전 캐패시터(705)의 전위보다 낮은 다이오드 전위 강하의 전위를 가지는 경우, 대응 직렬 입력 다이오드(716,718,720)는 전류를 도통시킬 것이고, 충전 캐패시터(705)는 대응 직렵 입력 다이오드(716,718,720)를 통해 방전될 것이다. 이것은 선택되지 않는 워드 라인(WL1)과 대응한다.
제 2 어드레스 디코더 로직 게이트는 제 2 워드 라인(WL2)의 선택을 제공한다. 제 2 워드 라인(WL2)은 모든 어드레스 라인(A[0](인버팅됨), A[1], A[2])이 고전위로 존재하는 경우 선택된다.
앞서 설명한 로직 게이트에서와 같이, 워드 라인 선택은 충전 캐패시터(725)를 충전함으로써 개시된다. 충전 캐패시터(725)는 PRE-CHARGE 라인을 선택(충전 트랜지스터(730)를 턴온시킬 전위를 인가)함으로써 충전된다. PRE_CHARGE 라인을 선택하면 충전 캐패시터(725)는 전류가 충전 캐패시터(730), 충전 저항(732) 및 충전 다이오드(734)를 통해 흐름에 따라 전하를 축적시키게 된다.
제 2 워드 라인(WL2)은 모든 어드레스 라인(A[0](인버팅된),A[1],A[2])이 충분히 높은 전위로 존재하여 어떠한 직렬 입력 다이오드(736,738,730)도 턴온되지 않는 경우 선택된다. 즉, 어떠한 직렬 입력 다이오드(736,738,730)도 임의의 전류를 도통시키지 않는다. 그러므로, 캐패시터(725)는 자신의 모든 전하를 유지하고, 제 2 워드 라인(WL2)이 선택된다.
임의의 어드레스 라인(A[0](인버팅됨),A[1],A[2])이 충전 캐패시터(725)의 전위보다 낮은 다이오드 전위 강하의 전위를 가지는 경우, 대응 직렬 입력 다이오드(736,738,730)는 전류를 도통시킬 것이고, 충전 캐패시터(725)는 대응 직렬 입력 다이오드(736,738,730)를 통해 방전될 것이다. 이것은 선택되지 않는 워드 라인(WL2)과 대응한다.
제 3 어드레스 디코더 로직 게이트는 제 3 워드 라인(WL3)의 선택을 제공한다. 제 3 워드 라인(WL3)은 모든 어드레스 라인(A[0], A[1](인버팅됨), A[2])이 고전위로 존재하는 경우 선택된다.
앞서 설명한 로직 게이트에서와 같이, 워드 라인 선택은 충전 캐패시터(745)를 충전함으로써 개시된다. 충전 캐패시터(745)는 PRE-CHARGE 라인을 선택(충전 트랜지스터(730)를 턴온시킬 만큼 충분히 큰 전위를 인가)함으로써 충전된다. PRE_CHARGE 라인을 선택하면 충전 캐패시터(745)는 전류가 충전 캐패시터(750), 충전 저항(752) 및 충전 다이오드(754)를 통해 흐름에 따라 전하를 축적시키게 된다.
제 3 워드 라인(WL3)은 모든 어드레스 라인(A[0],A[1](인버팅됨),A[2])이 충분히 높은 전위로 존재하여 어떠한 직렬 입력 다이오드(756,758,750)도 턴온되지 않는 경우 선택된다. 즉, 어떠한 직렬 입력 다이오드(756,758,750)도 임의의 전류를 도통시키지 않는다. 그러므로, 캐패시터(745)는 자신의 모든 전하를 유지하고, 제 3 워드 라인(WL3)이 선택된다.
임의의 어드레스 라인(A[0],A[1](인버팅됨),A[2])이 충전 캐패시터(745)의 전위보다 낮은 다이오드 전위 강하의 전위를 가지는 경우, 대응 직렬 입력 다이오드(756,758,750)는 전류를 도통시킬 것이고, 충전 캐패시터(745)는 대응 직렬 입력 다이오드(756,758,750)를 통해 방전될 것이다. 이것은 선택되지 않는 워드 라인(WL3)과 대응한다.
워드 라인 선택이 이루어진 후, 충전 다이오드(714,734,754)는 선택된 워드 라인과 모든 비선택된 워드 라인 사이의 격리를 제공한다.
도 7은 충전 트랜지스터(710,730,750)를 별개의 트랜지스터로서 도시하고 있다. 그러나, 일반적으로 충전 트랜지스터(710,730,750)는 실제로 동시에 모든 충전 캐패시터의 사전 충전을 제공하는 단일 캐패시터이다. 이러한 구성의 장점은, 기판에 존재하지 않는 단일 트랜지스터(a single off-substrate transistor)(설명한 충전 트랜지스터)가 수동 장치 기판 상에 제조되는 전체 ROM 디코더를 풀업하는데 사용될 수 있다는 것이다. 충전 다이오드는 선택된 라인이 비선택된 라인에 의해 방전되는 것을 차단한다.
도 8은 본 발명의 또 다른 실시예에 따른 어드레스 디코더를 도시하고 있다. 일반적으로, 어드레스 디코더는 도 5의 다수의 로직 게이트를 포함한다. 각 로직게이트는 대응 워드 라인과 연관된다.
각 로직 게이트는 대응 워드 라인(WL1,WL2,WL3)과 연관된다. 도 8은 세 개의 워드 라인을 포함한다. 그러나, 보다 많은 워드 라인이 포함될 수 있다.
일반적으로, 한번에 하나의 워드 라인만이 저전위를 포함할 것이다.
저전위를 갖는 워드 라인은 선택되는 메모리 셀에 대응한다. 모든 다른 워드 라인은 저전위를 포함한다. 종래의 기술과는 달리, 이 실시예는 풀업 저항을 포함하지 않는다. 그러므로, 이 로직 게이트는 과도 전력만을 소모한다.
제 1 어드레스 디코더 로직 게이트는 제 1 워드 라인(WL1)의 선택을 제공한다. 제 1 워드 라인(WL1)은 모든 어드레스 라인(A[0],A[1],A[2])이 저전위로 존재하는 경우 선택된다.
앞서 설명한 로직 게이트에서와 같이, 워드 라인 선택은 충전 캐패시터(805)를 방전함으로써 개시된다. 충전 캐패시터(805)는 PRE-CHARGE 라인을 선택(충전 트랜지스터(810)를 턴온할 만큼 충분한 전위를 인가)함으로써 방전된다. PRE_CHARGE 라인을 선택하면 충전 캐패시터(805)는 전류가 충전 캐패시터(710), 충전 저항(712) 및 충전 다이오드(714)를 통해 흐름에 따라 방전하게 된다.
충전 캐패시터(805)가 방전된 후, PRE-CHARGE 라인은 해제(deselected)될 수 있어, 워드 라인의 선택을 허용할 수 있다. 일반적으로, 충전 캐패시터(805)는 VD의 전위로 충전된다.
제 1 워드 라인(WL1)은 모든 어드레스 라인(A[0],A[1],A[2])이 충분히 낮은 전위로 존재하여 어떠한 직렬 입력 다이오드(816,818,820)도 온되지 않는 경우 선택된다. 즉, 어떠한 직렬 입력 다이오드(816,818,820)도 임의의 전류를 도통시키지 않는다. 그러므로, 캐패시터(805)는 자신의 모든 전하를 유지하고, 제 1 워드 라인(WL1)이 선택된다.
임의의 어드레스 라인(A[0],A[1],A[2])이 충전 캐패시터(805)의 전위보다 높은 다이오드 전위 강하의 전위를 가지는 경우, 대응 직렬 입력 다이오드(816,818,820)는 전류를 도통시킬 것이고, 충전 캐패시터(805)는 대응 직렬 입력 다이오드(816,818,820)를 통해 충전될 것이다. 이것은 선택되지 않는 워드 라인(WL1)과 대응한다.
제 2 어드레스 디코더 로직 게이트는 제 2 워드 라인(WL2)의 선택을 제공한다. 제 2 워드 라인(WL2)은 모든 어드레스 라인(A[0](인버팅됨), A[1], A[2])이 저전위로 존재하는 경우 선택된다.
앞서 설명한 로직 게이트에서와 같이, 워드 라인 선택은 충전 캐패시터(825)를 방전함으로써 개시된다. 충전 캐패시터(825)는 PRE-CHARGE 라인을 선택(충전 트랜지스터(830)를 턴온시킬 만큼 충분히 큰 전위를 인가)함으로써 방전된다. PRE_CHARGE 라인을 선택하면 충전 캐패시터(825)는 전류가 충전 캐패시터(830), 충전 저항(832) 및 충전 다이오드(834)를 통해 흐름에 따라 방전하게 된다.
제 2 워드 라인(WL2)은 모든 어드레스 라인(A[0](인버팅된),A[1],A[2])이 충분히 낮은 전위로 존재하여 어떠한 직렬 입력 다이오드(836,838,830)도 턴온되지 않는 경우 선택된다. 즉, 어떠한 직렬 입력 다이오드(836,838,830)도 임의의 전류를 도통시키지 않는다. 그러므로, 캐패시터(825)는 자신의 모든 전하를 유지하고, 제 2 워드 라인(WL2)이 선택된다.
임의의 어드레스 라인(A[0](인버팅됨),A[1],A[2])이 충전 캐패시터(825)의 전위보다 높은 다이오드 전위 강하의 전위를 가지는 경우, 대응 직렬 입력 다이오드(836,838,830)는 전류를 도통시킬 것이고, 충전 캐패시터(825)는 대응 직렬 입력 다이오드(836,838,830)를 통해 방전될 것이다. 이것은 선택되지 않는 워드 라인(WL2)과 대응한다.
제 3 어드레스 디코더 로직 게이트는 제 3 워드 라인(WL3)의 선택을 제공한다. 제 3 워드 라인(WL3)은 모든 어드레스 라인(A[0](인버팅됨), A[1], A[2])이 저전위로 존재하는 경우 선택된다.
앞서 설명한 로직 게이트에서와 같이, 워드 라인 선택은 충전 캐패시터(845)를 방전함으로써 개시된다. 충전 캐패시터(845)는 PRE-CHARGE 라인을 선택(충전 트랜지스터(850)를 턴온시킬 만큼 충분히 큰 전위를 인가)함으로써 방전된다. PRE_CHARGE 라인을 선택하면 충전 캐패시터(845)는 전류가 충전 캐패시터(850), 충전 저항(852) 및 충전 다이오드(854)를 통해 흐름에 따라 전하를 축적시키게 된다.
제 3 워드 라인(WL3)은 모든 어드레스 라인(A[0](인버팅됨),A[1],A[2])이 충분히 낮은 전위로 존재하여 어떠한 직렬 입력 다이오드(856,858,850)도 턴온되지 않는 경우 선택된다. 즉, 어떠한 직렬 입력 다이오드(856,858,850)도 임의의 전류를 도통시키지 않는다. 그러므로, 캐패시터(845)는 자신의 모든 전하를 유지하고, 제 3 워드 라인(WL3)이 선택된다.
임의의 어드레스 라인(A[0](인버팅됨),A[1],A[2])이 충전 캐패시터(845)의전위보다 높은 다이오드 전위 강하의 전위를 가지는 경우, 대응 직렬 입력 다이오드(856,858,850)는 전류를 도통시킬 것이고, 충전 캐패시터(845)는 대응 직렬 입력 다이오드(856,858,850)를 통해 방전될 것이다. 이것은 선택되지 않는 워드 라인(WL3)과 대응한다.
워드 라인 선택이 이루어진 후, 충전 다이오드(814,834,854)는 선택된 워드 라인과 모든 비선택된 워드 라인 사이의 격리를 제공한다.
도 8은 충전 트랜지스터(810,830,850)를 별개의 트랜지스터로서 도시하고 있다. 그러나, 일반적으로 충전 트랜지스터(810,830,850)는 실제로 동시에 모든 충전 캐패시터의 사전 충전을 제공하는 단일 캐패시터이다. 이러한 구성의 장점은, 기판에 존재하지 않는 단일 트랜지스터(설명한 충전 트랜지스터)가 수동 장치 기판 상에 제조되는 전체 ROM 디코더를 풀업하는데 사용될 수 있다는 것이다. 충전 다이오드는 선택된 라인이 비선택된 라인에 의해 방전되는 것을 차단한다.
도 9는 본 발명의 실시예에 따른 메모리 시스템(900)을 도시하고 있다. 메모리 시스템은 메모리 셀의 행 및 열을 포함하는 메모리 어레이(920)를 포함한다. 메모리 어레이(920)의 메모리 셀은 어드레스 디코더(910)에 의해 선택된다. 어드레스 디코더(910)는 도 7 또는 도 8의 어드레스 디코더의 실시예를 포함할 수 있다.
도 10은 본 발명의 실시예에 따른 컴퓨팅 시스템을 도시하고 있다. 일반적으로, 컴퓨팅 시스템은 중앙 처리 장치(CPU)(1010) 및 연관된 메모리 시스템을 포함한다. 메모리 시스템은 메모리 어드레스 디코더(1010) 및 도 9의 메모리어레이(920)를 포함할 수 있다.
본 발명의 특정 실시예가 설명되고 예시되어 있지만, 본 발명은 그렇게 설명되고 예시된 부분의 특정 형태 또는 구성에 제한되지 않는다. 본 발명은 첨부한 청구항에 의해서만 제한된다.
본 발명에 따른 장치 및 방법을 통해, 소량의 전력을 소모하는 로직 게이트를 구현할 수 있다.

Claims (10)

  1. 전하 보유 장치(charge holding device)(305)와,
    상기 전하 보유 장치(305)에 사전결정된 전하를 선택적으로 제공하는 충전 회로(charging circuit)와,
    상기 전하 보유 장치(305) 상의 전하의 함수인 로직 게이트 출력(OUTPUT)과,
    다수의 입력
    을 포함하되, 상기 다수의 입력은 상기 전하 보유 장치(305)에 전기적으로 연결되어 상기 다수의 입력 중 임의의 입력이 제 1 전위인 경우 상기 전하 보유 장치(305)의 상기 전하는 수정되는
    로직 게이트(300).
  2. 제 1 항에 있어서,
    상기 충전 회로는 충전 트랜지스터(310)를 포함하는 로직 게이트.
  3. 제 2 항에 있어서,
    단일 충전 트랜지스터(310)는 다수의 로직 게이트 출력의 다수의 전하 보유 장치(705,725,745)에 접속되는 로직 게이트.
  4. 제 1 항에 있어서,
    상기 전하 보유 장치(305)의 상기 전하는 상기 다수의 입력 모두가 제 2 전위에 존재하는 경우에는 수정되지 않는 로직 게이트.
  5. 제 1 항에 있어서,
    상기 충전 회로는 직렬 다이오드(330)를 통해 상기 전하 보유 장치(305)에 사전결정된 전위의 전기적 스위칭된 접속을 포함하는 로직 게이트.
  6. 제 1 항에 있어서,
    상기 다수의 입력 각각은 대응 직렬 다이오드(340,350,360)를 통해 상기 전하 보유 장치(305)에 전기적으로 접속되는 로직 게이트.
  7. 제 1 항에 있어서,
    상기 전하 보유 장치(305)는 캐패시터이고, 상기 충전 회로는, 충전 다이오드(330)를 통해 상기 캐패시터에 포지티브 충전 전위를 제공함으로써 상기 캐패시터에 전하를 제공하는 로직 게이트.
  8. 제 7 항에 있어서,
    임의의 상기 입력이 임계 방전 전위보다 작은 전위에 존재하는 경우, 상기 다수의 입력은 다수의 대응 직렬 입력 다이오드(340,350,360)를 통해 상기 캐패시터를 방전시키는 로직 게이트.
  9. 제 1 항에 있어서,
    상기 전하 보유 장치(510)는 캐패시터이고, 상기 충전 장치는 방전 다이오드(530)를 통해 0에 가까운 충전 전위를 제공함으로서 상기 캐패시터에 전하를 제공하는 로직 게이트.
  10. 제 7 항에 있어서,
    임의의 상기 입력이 임계 전하 전압(threshold charge voltage)보다 큰 전위에 존재하는 경우 상기 다수의 입력은 다수의 대응 직렬 입력 다이오드(540,550,560)를 통해 상기 캐패시터를 충전하는 로직 게이트.
KR1020040003663A 2003-01-21 2004-01-19 로직 게이트 KR20040067958A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/347,723 US6826112B2 (en) 2003-01-21 2003-01-21 Low power logic gate
US10/347,723 2003-01-21

Publications (1)

Publication Number Publication Date
KR20040067958A true KR20040067958A (ko) 2004-07-30

Family

ID=32594898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040003663A KR20040067958A (ko) 2003-01-21 2004-01-19 로직 게이트

Country Status (6)

Country Link
US (1) US6826112B2 (ko)
EP (1) EP1441442A1 (ko)
JP (1) JP2004229275A (ko)
KR (1) KR20040067958A (ko)
CN (1) CN1518225A (ko)
TW (1) TW200414223A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060041673A (ko) * 2004-08-16 2006-05-12 엘지전자 주식회사 방송 및 멀티캐스트(ｍｂｍｓ) 서비스를 위한 무선 통신시스템 및 방법
US7203111B2 (en) * 2005-02-08 2007-04-10 Hewlett-Packard Development Company, L.P. Method and apparatus for driver circuit in a MEMS device
DE102005053740A1 (de) * 2005-11-10 2007-05-16 Georg Bedenk Getaktete NAND-Logik mit paralleler unidirektionaler Schaltungsanordnung
DE102005053747A1 (de) * 2005-11-10 2007-05-16 Georg Bedenk Getaktete invertierende UND-Logik mit paralleler unidirektionaler Schaltungsanordnung
JP2012244122A (ja) * 2011-05-24 2012-12-10 Funai Electric Co Ltd 半導体レーザ素子破壊防止回路、及びそれを備える光ディスク装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB894746A (en) * 1957-10-01 1962-04-26 Standard Telephones Cables Ltd Electronic switching unit for the construction of information storage devices, counters and the like
US3106644A (en) * 1958-02-27 1963-10-08 Litton Systems Inc Logic circuits employing minority carrier storage diodes for adding booster charge to prevent input loading
GB1309090A (en) * 1969-12-02 1973-03-07 Marconi Co Ltd Logic gating circuits
JPS51139247A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Mos logic circuit
JPS58153294A (ja) * 1982-03-04 1983-09-12 Mitsubishi Electric Corp 半導体記憶装置
US4547868A (en) * 1984-07-26 1985-10-15 Texas Instruments Incorporated Dummy-cell circuitry for dynamic read/write memory
US6178133B1 (en) * 1999-03-01 2001-01-23 Micron Technology, Inc. Method and system for accessing rows in multiple memory banks within an integrated circuit
US6504746B2 (en) * 2001-05-31 2003-01-07 Hewlett-Packard Company High-density low-cost read-only memory circuit

Also Published As

Publication number Publication date
US20040141400A1 (en) 2004-07-22
TW200414223A (en) 2004-08-01
CN1518225A (zh) 2004-08-04
US6826112B2 (en) 2004-11-30
JP2004229275A (ja) 2004-08-12
EP1441442A1 (en) 2004-07-28

Similar Documents

Publication Publication Date Title
US10943636B1 (en) Apparatuses and methods for analog row access tracking
US7502273B2 (en) Two-port SRAM with a high speed sensing scheme
US6661730B1 (en) Partial selection of passive element memory cell sub-arrays for write operation
EP0690381A1 (en) Redundancy scheme for memory circuits
EP2988305B1 (en) Integrated circuit for storing data
US6028813A (en) NOR type semiconductor memory device and a method for reading data stored therein
US6600672B2 (en) Semiconductor memory device
US6075734A (en) Integrated circuit memory device for storing a multi-bit data and a method for reading stored data in the same
US7248518B2 (en) Self-timed memory device providing adequate charging time for selected heaviest loading row
US7239559B2 (en) Methods and apparatus for accessing memory
US20140241028A1 (en) Two-bit read-only memory cell
US4610002A (en) Dynamic memory circuit with improved noise-prevention circuit arrangement for word lines
US5402379A (en) Precharge device for an integrated circuit internal bus
US6826112B2 (en) Low power logic gate
US20100097836A1 (en) Memory Bitcell and Method of Using the Same
US7403444B2 (en) Selectable memory word line deactivation
US7289370B2 (en) Methods and apparatus for accessing memory
US5521875A (en) Dynamic single-ended sense amp improvement with charge share assist
KR960001108B1 (ko) 리미터를 구비한 다이나믹 랜덤 억세스 메모리 장치
US4570239A (en) Series read-only-memory having capacitive bootstrap precharging circuitry
US6418074B1 (en) Semiconductor memory device having driver circuit which supplies temporary accelerated charge
US5734608A (en) Residual charge elimination for a memory device
US8913439B2 (en) Memory device and corresponding reading method
KR930004624B1 (ko) 반도체 메모리

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid