KR20040067847A - 상보 분할 마스크에 의한 노광 방법, 노광 장치와 반도체장치 및 그 제조 방법 - Google Patents

상보 분할 마스크에 의한 노광 방법, 노광 장치와 반도체장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20040067847A
KR20040067847A KR10-2003-7009994A KR20037009994A KR20040067847A KR 20040067847 A KR20040067847 A KR 20040067847A KR 20037009994 A KR20037009994 A KR 20037009994A KR 20040067847 A KR20040067847 A KR 20040067847A
Authority
KR
South Korea
Prior art keywords
alignment
exposure
region
mask
complementary
Prior art date
Application number
KR10-2003-7009994A
Other languages
English (en)
Inventor
신이찌로 노우도
구미꼬 오구니
히로유끼 나까노
히로끼 하네
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040067847A publication Critical patent/KR20040067847A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • H01J37/3045—Object or beam position registration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31777—Lithography by projection
    • H01J2237/31788—Lithography by projection through mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체 웨이퍼의 전체 영역에 걸쳐 고정밀도로 상보 분할 마스크의 얼라인먼트를 할 수 있도록 한 상보 분할 마스크에 의한 노광 방법 및 노광 장치를 제공한다. 또한, 해당 노광 방법에 의해 제작된 반도체 장치 및 해당 노광 방법을 이용한 반도체 장치의 제조 방법을 제공한다. 반도체 웨이퍼 중앙부의 제1 영역에서, 각 칩에 제공된 얼라인먼트 마크의 위치 검출 결과에 기초하여 다이바이다이 얼라인먼트 방식에 의해 상보 분할 마스크의 얼라인먼트를 행하여 노광하고, 다이바이다이 얼라인먼트 방식에 의한 상보 분할 마스크의 얼라인먼트를 적용할 수 없는 제1 영역의 외측의 제2 영역에서, 제1 공정에서 검출된 얼라인먼트 마크의 위치 검출 결과에 기초하여, 글로벌 얼라인먼트 방식에 의해 제2 영역에서의 각 칩의 좌표를 결정하여 상보 분할 마스크의 얼라인먼트를 행하여 노광한다.

Description

상보 분할 마스크에 의한 노광 방법, 노광 장치와 반도체 장치 및 그 제조 방법{EXPOSURE METHOD AND EXPOSURE APPARATUS USING COMPLEMENTARY DIVISION MASK, AND SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME}
반도체 장치의 제조 과정에서는, 패터닝 시에 포토리소그래피 처리가 다용되고 있다. 종래의 패터닝에서는 전사 마스크(레티클)를 사용하여, 반도체 웨이퍼 상에 포토리소그래피 처리를 행하고 있다.
포토리소그래피 처리에서 사용하는 전사 마스크(레티클)의 제작 시에, 우선 석영 기판 상에 성막된 크롬막 상에 레지스트막을 성막한다. 다음으로, 설계 데이터에 기초하여 빛이나 전자선으로 노광한 후, 현상하여 소정의 패턴을 갖는 레지스트 마스크를 형성한다. 계속해서, 레지스트 마스크를 에칭 마스크로 하여 크롬막을 에칭하여 패턴 홀을 개구하고, 원하는 전사 마스크를 제작한다.
그러나, 전사 마스크를 사용한 포토리소그래피 처리에 의한 패터닝에서는, 반도체 장치의 미세화에 따른 미세한 패턴 형성에 대응할 수 없게 되어 있다.
즉, LSI의 집적도의 향상에 따라, 보다 미세한 가공이 가능한 리소그래피 기술이 요구되도록 되어 있다. 그에 부응하기 위해서, LEEPL(Low Energy E-beam Proximity Projection Lithography), EPL과 같은 차세대 전자선 리소그래피 기술이 개발되고 있다.
차세대 전자선 리소그래피 기술에서, 상술한 석영 기판으로 이루어지는 전사 마스크 대신에, Si나 다이아몬드 등으로 이루어지는 멤브레인에 설계 데이터에 기초하여 패턴 홀을 직접 개공하여 제작한 스텐실 마스크가 이용되고 있다.
그런데, 스텐실 마스크에서는 멤브레인 영역에 패턴 홀을 직접 개구하여 패턴을 형성하므로, 예를 들면 도우넛 형상(둥근 고리 형상)의 패턴을 제작하는 것은 물리적으로 불가능하다. 즉, 내측의 멤브레인을 지지할 수 없기 때문이다.
따라서, 1개의 패턴을 2블록 이상으로 분할한 상보 스텐실 마스크를 이용하여, 반도체 웨이퍼 상에서 중첩 노광하는 상보 분할 기술이 개발되어 있다. 예를 들면, 도우넛 형상 패턴을 형성할 때에는 도우넛 형상 패턴의 설계 데이터에 기초하여, 도우넛 형상 패턴을 각각 반으로 분할한 패턴 개구를 갖는 두 개의 마스크 영역을 형성한다. 그리고, 각각의 마스크 영역의 패턴을 이중 노광함으로써, 하나의 도우넛 형상 패턴을 반도체 웨이퍼 상에 전사한다.
여기서, 본원 명세서에서, 스텐실 마스크는 공간에 물질이 존재하지 않는 개구 영역을 갖는 마스크라고 정의한다.
상보 분할 마스크는 임의의 구획의 패턴을 분할하여 각 마스크 영역에 얹저, 각 마스크 영역끼리 정합시켜 분할한 패턴끼리 정합시킴으로써, 해당 구획의 분할전의 패턴을 형성할 수 있는 마스크라고 정의한다.
상보 분할 스텐실 마스크는 임의의 구획의 패턴을 분할하여 각 마스크 영역에 얹저, 각 마스크 영역끼리 중첩시켜 분할한 패턴끼리 정합시킴으로써, 해당 구획의 분할 전의 패턴을 형성할 수 있는 스텐실 마스크라고 정의한다.
상기한 LEEPL과 같은 근접 노광을 이용하는 리소그래피 기술에서, 마스크와 반도체 웨이퍼와의 사이의 갭의 컨트롤이 중요하게 된다.
LEEPL에서, 갭을 컨트롤하기 위해서, 예를 들면 스미토모 중기계공업(주)에 의해 개발되고, 등배 X선 리소그래피로 실적이 있는 SLA 얼라인먼트 방식이 채용되어 있다.
SLA 얼라인먼트 방식은 다이바이다이(die-by-die) 얼라인먼트 방식으로, 묘화 영역마다 상보 분할 스텐실 마스크 상의 마크와 시그널을 동시에 검출한다. 이에 의해, 반도체 웨이퍼와 상보 분할 스텐실 마스크와의 상대 위치, 및 상보 분할 스텐실 마스크와 반도체 웨이퍼 사이의 갭을 계측하여, 제어하고 있다.
마스크의 얼라인먼트에는 다이바이다이 얼라인먼트 방식과 글로벌 얼라인먼트 방식이 있다.
다이바이다이 얼라인먼트 방식은 각 샷마다 전 공정에서 형성된 반도체 웨이퍼 상의 얼라인먼트 마크의 위치를 계측하고, 그에 따라 마스크를 얼라인먼트하여, 노광 위치를 결정하는 방법이다. 이 방식은 반도체 웨이퍼 내의 장소에 의해 다른 신장/축소에도 대응할 수 있어, 높은 얼라인먼트 정밀도를 기대할 수 있다.
한편, 글로벌 얼라인먼트 방식은, 처음에 반도체 웨이퍼내 수점의 얼라인먼트 마크의 위치를 계측하여 반도체 웨이퍼 내의 각 샷의 좌표를 정하고, 그 좌표에따라 반도체 웨이퍼를 이동하여, 노광을 행한다. 이 방식을 사용하기 위해서는 반도체 웨이퍼의 좌표 위치를 정확하게 계측하는 수단이 필요하다.
그러나, 다이바이다이 얼라인먼트 방식에서는, 이하에 설명한 바와 같이 상보 분할 스텐실 마스크와 반도체 웨이퍼와의 상대 위치의 제어가 어렵다고 하는 문제가 있었다. 상보 분할 스텐실 마스크와 반도체 웨이퍼와의 상대 위치의 제어를 얼라인먼트라고 한다.
예를 들면, 도 1에 도시한 바와 같은 등배 전사형의 상보 4분할 스텐실 마스크를 사용하여 노광하는 경우를 생각한다. 도 1에 도시한 바와 같이 등배 전사형의 상보 4분할 스텐실 마스크(10)는 하나의 패턴을 4개의 서로 다른 패턴으로 분할하여, 4개의 서로 다른 패턴 중 어느 하나의 패턴을 갖는 제1 내지 제4 마스크 영역(10A∼10D)을 연결하여 한 장의 마스크로 한 것이다.
상보 4분할 스텐실 마스크(10)를 사용하여 반도체 웨이퍼 상에 노광할 때에는 제1 내지 제4 마스크(10A∼10D)를 각각 하나의 칩 영역에 교대로 노광함으로써, 하나의 패턴을 칩 영역에 전사할 수 있다.
상보 4분할 스텐실 마스크를 다이바이다이 얼라인먼트 방식으로 얼라인먼트하는 방법에 대하여 설명한다. 통상, 도 2에 도시한 바와 같이 상보 분할 스텐실 마스크의 크기에 상당하는 반도체 웨이퍼(12)의 4개의 칩의 집합인 4칩 영역(14)의 4코너에 각각 제공되어 있는 얼라인먼트 마크(16)를 사용하여 얼라인먼트를 행한다. 또, 칩 영역은 1개의 반도체 칩에 해당하는 영역을 가르킨다. 또한, 도시한 예에서는 4칩 영역이 1회의 노광 시의 전자선의 주사 범위, 즉 하나의 노광 영역또는 노광 필드에 상당한다.
그 때, 도 2에 도시한 바와 같이 반도체 웨이퍼 외주부의 칩 영역(도 2에서 ×표시의 칩 영역)(18)을 포함하는 노광 영역에서는 필요한 얼라인먼트 마크의 어느 것도 존재하지 않아, 상보 분할 스텐실 마스크의 얼라인먼트를 행할 수 없다.
또한, 글로벌 얼라인먼트 방식에 의한 얼라인먼트는 가능하지만, 반도체 웨이퍼 전체를 평균화하여 얼라인먼트 계수를 산출하기 때문에, 기초 반도체 웨이퍼의 고차의 왜곡을 보정할 수 없다고 하는 문제가 있었다.
이와 같이 상보 분할 스텐실 마스크의 얼라인먼트에 문제가 있어서는, 상보 분할 스텐실 마스크를 사용하여 원하는 패턴을 반도체 웨이퍼 상에 정확하게 전사하는 것이 어렵다.
〈발명의 개시〉
본 발명의 목적은, 반도체 웨이퍼의 영역 전체에 걸쳐 고정밀도로 상보 분할 마스크의 얼라인먼트를 할 수 있도록 한 상보 분할 마스크에 의한 노광 방법을 제공하는 데 있다.
본 발명의 다른 목적은, 반도체 웨이퍼의 영역 전체에 걸쳐 고정밀도로 상보 분할 마스크의 얼라인먼트를 할 수 있도록 한 노광 장치를 제공하는 데 있다.
또한, 본 발명의 다른 목적은, 상기한 노광 방법을 이용하여 제작되고, 정확하게 패턴이 전사된 반도체 장치를 제공하는 데 있다.
또한, 본 발명의 다른 목적은, 상기한 노광 방법을 이용하는 반도체 장치의 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위해서, 본 발명의 노광 방법은, 반도체 웨이퍼 중앙부에서의 복수의 노광 대상 단위 영역을 포함하는 제1 영역에서, 각 노광 대상 단위 영역에 제공된 얼라인먼트 마크의 위치를 검출하고, 검출된 상기 얼라인먼트 마크의 위치에 기초하여 상보 분할 마스크의 얼라인먼트를 행하여 각 노광 대상 단위 영역에 노광하는 제1 공정과, 상기 얼라인먼트 마크의 검출에 의한 상기 상보 분할 마스크의 얼라인먼트를 적용할 수 없는 상기 제1 영역의 외측의 제2 영역에서, 상기 제1 공정에서 검출된 상기 얼라인먼트 마크의 위치에 기초하여, 상기 제2 영역에서의 각 노광 대상 영역의 좌표를 결정하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 제2 공정을 포함한다.
또한, 상기한 목적을 달성하기 위해서, 본 발명의 노광 장치는, 상보 분할 마스크와 반도체 웨이퍼와의 상대 위치를 제어하는 위치 제어부와, 상기 반도체 웨이퍼의 각 노광 대상 단위 영역에 제공된 얼라인먼트 마크의 위치를 검출하는 얼라인먼트 마크 검출 수단과, 상기 상보 분할 마스크를 통하여 상기 반도체 웨이퍼에 노광용 빔을 조사하는 조사 광학계를 갖고, 상기 위치 제어부는 반도체 웨이퍼 중앙부에서의 복수의 상기 노광 대상 단위 영역을 포함하는 제1 영역의 노광에 있어서, 상기 얼라인먼트 마크 검출 수단에 의해 검출된 각 노광 대상 단위 영역의 상기 얼라인먼트 마크의 위치에 기초하여 상기 상대 위치를 제어하고, 상기 얼라인먼트 마크의 검출에 의한 상기 상보 분할 마스크의 얼라인먼트를 적용할 수 없는 상기 제1 영역의 외측의 제2 영역의 노광에 있어서, 상기 검출된 상기 얼라인먼트 마크의 위치에 기초하여, 상기 제2 영역에서의 각 노광 대상 영역의 좌표를 결정하여상기 상대 위치를 제어한다.
또한, 상기한 목적을 달성하기 위해서, 본 발명의 반도체 장치는, 반도체 웨이퍼 중앙부에서의 복수의 노광 대상 단위 영역을 포함하는 제1 영역에서, 각 노광 대상 단위 영역에 제공된 얼라인먼트 마크의 위치를 검출하고, 검출된 상기 얼라인먼트 마크의 위치에 기초하여 상보 분할 마스크의 얼라인먼트를 행하여 각 노광 대상 단위 영역에 노광하는 제1 공정과, 상기 얼라인먼트 마크의 검출에 의한 상기 상보 분할 마스크의 얼라인먼트를 적용할 수 없는 상기 제1 영역의 외측의 제2 영역에서, 상기 제1 공정에서 검출된 상기 얼라인먼트 마크의 위치에 기초하여, 상기 제2 영역에서의 각 노광 대상 영역의 좌표를 결정하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 제2 공정을 포함하는 노광 공정에 의해 형성되었다.
또한, 상기한 목적을 달성하기 위해서, 본 발명의 반도체 장치의 제조 방법은, 반도체 웨이퍼 중앙부에서의 복수의 노광 대상 단위 영역을 포함하는 제1 영역에서, 각 노광 대상 단위 영역에 제공된 얼라인먼트 마크의 위치를 검출하고, 검출된 상기 얼라인먼트 마크의 위치에 기초하여 상보 분할 마스크의 얼라인먼트를 행하여 각 노광 대상 단위 영역에 노광하는 제1 공정과, 상기 얼라인먼트 마크의 검출에 의한 상기 상보 분할 마스크의 얼라인먼트를 적용할 수 없는 상기 제1 영역의 외측의 제2 영역에서, 상기 제1 공정에서 검출된 상기 얼라인먼트 마크의 위치에 기초하여, 상기 제2 영역에서의 각 노광 대상 영역의 좌표를 결정하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 제2 공정을 포함하는 상보 분할 마스크에 의한 노광 공정을 포함한다.
본 발명은 반도체 장치의 제조에 사용하는 상보 분할 마스크에 의한 노광 방법, 노광 장치와 반도체 장치 및 그 제조 방법에 관한 것이다.
도 1은 상보 4분할 스텐실 마스크의 구성을 나타내는 평면도이다.
도 2는 노광하는 반도체 웨이퍼의 칩 영역을 나타내는 평면도이다.
도 3A∼도 3E는 제1 실시 형태에 따른 상보 4분할 스텐실 마스크의 얼라인먼트 및 노광의 순서를 설명하는 반도체 웨이퍼 평면도이다.
도 4는 본 실시 형태에 따른 반도체 장치의 제조에 있어서의 노광 공정의 흐름도이다.
도 5A는 반도체 웨이퍼의 열 팽창과 경과 시간에 따라, 다이바이다이 얼라인먼트 방식과 글로벌 얼라인먼트 방식을 구분하여 사용하는 것을 나타낸 도면이고, 도 5B는 반도체 웨이퍼 중심으로부터의 거리와 경과 시간에 따라, 다이바이다이 얼라인먼트 방식과 글로벌 얼라인먼트 방식을 구분하여 사용하는 것을 나타낸 도면이다.
도 6A∼도 6E는 제2 실시 형태에 따른 상보 4분할 스텐실 마스크의 얼라인먼트 및 노광의 순서를 설명하는 반도체 웨이퍼 평면도이다.
도 7A∼도 7C는 제3 실시 형태에 따른 상보 4분할 스텐실 마스크의 얼라인먼트 및 노광의 순서를 설명하는 반도체 웨이퍼 평면도이다.
도 8은 본 실시 형태에 따른 노광 장치의 일례를 도시하는 개략 구성도이다.
도 9는 본 실시 형태에 따른 노광 장치의 일례를 도시하는 개략 구성도이다.
〈발명을 실시하기 위한 최량의 형태〉
본 발명의 바람직한 실시 형태를 첨부 도면을 참조하여 설명한다.
제1 실시 형태
본 실시 형태는 본 발명에 따른 상보 분할 마스크에 의한 노광 방법을 전자선 전사형 리소그래피의 LEEPL용의 등배 전사형 상보 4분할 스텐실 마스크에 의한 노광에 적용한 일례이다. 도 3A∼도 3E는 본 실시 형태의 상보 4분할 스텐실 마스크의 얼라인먼트 및 노광의 순서를 설명하는 반도체 웨이퍼 평면도이다.
여기서, 본원 명세서에서, 스텐실 마스크는 공간에 물질이 존재하지 않는 개구 영역을 갖는 마스크라고 정의한다.
상보 분할 마스크는, 임의의 구획의 패턴을 분할하여 각 마스크 영역에 얹저, 각 마스크 영역끼리 중첩시켜 분할한 패턴끼리 정합시킴으로써, 해당 구획의 분할 전의 패턴을 형성할 수 있는 마스크라고 정의한다.
상보 분할 스텐실 마스크는, 임의의 구획의 패턴을 분할하여 각 마스크 영역에 얹저, 각 마스크 영역끼리 중첩시켜 분할한 패턴끼리 정합시킴으로써, 해당 구획의 분할 전의 패턴을 형성할 수 있는 스텐실 마스크라고 정의한다.
본 실시 형태는 상술한 도 1에 도시한 등배 전사형의 상보 4분할 스텐실 마스크(10)를 사용하여, 도 2에 도시한 반도체 웨이퍼(12) 상에 노광하는 방법으로서, 이하의 순서로, 노광한다.
우선, 노광 장치의 웨이퍼 스테이지의 위치, 및 마스크의 위치를 조정하여, 웨이퍼 스테이지 상에 놓인 반도체 웨이퍼의 얼라인먼트를 행한다.
다음으로, 도 3A의 섀도우 영역의 좌측 아래 부분의 제1 칩 영역(20)을 포함하는 노광 영역(노광 에리어) 내의 복수의 얼라인먼트 마크를 검출하여 얼라인먼트마크의 좌표를 구하고, 계속해서 얼라인먼트 마크의 검출 좌표와 얼라인먼트 마크의 설계 데이터에 기초하는 좌표와의 오차를 구한다. 계속해서, 그 검출 결과에 기초하여, 다음의 얼라인먼트 수학식을 작성한다. 또, 칩 영역은 반도체 1칩에 해당하는 영역을 의미한다. 본 실시 형태에서는 노광 대상 단위 영역을 반도체 1칩으로서 예시하고 있다.
수학식 1 및 수학식 2에서, x1, y1은 제1 칩 영역(20)의 칩 중심의 설계 데이터에 기초한 X 좌표 및 Y 좌표(중심 좌표)이고, Δx1, 및 Δy1은 반도체 웨이퍼의 얼라인먼트 오차에 의한 제1 칩 영역(20)의 중심 좌표 x1, y1의 설계 데이터에 대한 오차이고, a1∼f1은 얼라인먼트 계수이다.
얼라인먼트 계수 a1∼f1을 구하기 위해서는, 6개의 연립 방정식을 풀 수 있는 만큼의 마크 수의 얼라인먼트 마크의 좌표를 측정한다. 본 실시 형태에서는 3개의 얼라인먼트 마크의 설계 상의 좌표(xM1, yM1), (xM2, yM2), (xM3, yM3)와, 얼라인먼트 마크의 설계 상의 좌표에 대한 반도체 웨이퍼의 얼라인먼트 오차에 의한 좌표오차(ΔxM1, ΔyM1), (ΔxM2, ΔyM2), (ΔxM3, ΔyM3)를 구하고, 다음의 연립 방정식을 작성하고, 계속해서 연립 방정식을 풀어 a1∼f1을 구한다.
제1 칩 영역(20)의 칩 좌표(칩 영역의 중심 좌표)가 (x1+ Δx1, y1+Δy1)인 것으로 하고, 상보 분할 스텐실 마스크를 이동하여 얼라인먼트를 행하여, 도 3A의 섀도우 영역 중앙의 마름모형 마크로 나타내는 노광 위치에서 노광한다. 즉, 소위 다이바이다이 얼라인먼트 방식에 의해 상보 4분할 스텐실 마스크(10)를 얼라인먼트하여, 상보 4분할 스텐실 마스크(10)의 제3 마스크 영역(10C)을 제1 칩 영역(20)에 노광한다.
여기서, 본원 명세서에서, 다이바이다이 얼라인먼트 방식은 각 샷별로 전 공정에서 형성된 반도체 웨이퍼 상의 얼라인먼트 마크의 위치를 계측하고, 그에 따라 마스크를 얼라인먼트하여, 노광 위치를 결정하는 방식을 말한다.
도 3A에서, 파선 화살표는 다이바이다이 얼라인먼트 방식에 의해 얼라인먼트하여 노광할 때의 노광 샷의 이동 방향을 나타낸다.
이 노광에 의해, 제1 칩 영역(20)에 상보 4분할 스텐실 마스크(10)의 제3 마스크 영역(10C)의 패턴이 전사되고, 제1 칩 영역(20)의 하나 상의 제2 칩 영역(22)에는 상보 4분할 스텐실 마스크(10)의 제4 마스크 영역(10D)의 패턴이 전사된다.
또한, 제1 칩 영역(20)의 하나 우측의 칩 영역(24)에는 상보 4분할 스텐실 마스크(10)의 제2 마스크 영역(10B)의 패턴이 전사되고, 제2 칩 영역(22)의 하나 우측의 칩 영역(26)에는 상보 4분할 스텐실 마스크(10)의 제1 마스크 영역(10A)의 패턴이 전사된다.
다음으로, 도 3B에 도시한 바와 같이 제1 칩 영역(20)으로부터 칩 영역 하나 분 상의 제2 칩 영역(도 3B의 섀도우 영역의 좌측 아래 부분)(22)에 대하여, 제1 칩 영역(20)의 노광 순서와 마찬가지로 하여 노광하고, 상보 4분할 스텐실 마스크(10)의 제3 마스크 영역(10C)의 패턴을 전사한다.
제2 칩 영역(22)의 주위의 칩 영역에 대해서도, 상술된 바와 같이 상보 4분할 스텐실 마스크(10)의 제1 마스크 영역(10A), 제2 마스크 영역(10B), 및 제4 마스크 영역(10D)의 패턴이 전사된다.
계속해서, 도 3C에 도시한 바와 같이 제2 칩 영역으로부터 칩 하나 분 상의 제3 칩 영역(도 3C의 섀도우 영역의 좌측 아래 부분)(28)에 대하여, 제1 칩 영역의 노광 순서와 마찬가지로 하여 노광한다.
이하, 다이바이다이 얼라인먼트 방식으로 얼라인먼트 및 노광할 수 있는 반도체 웨이퍼 중앙부의 모든 칩 영역, 즉 제4 … n 칩 영역에 대하여, 마찬가지로 하여, 다이바이다이 얼라인먼트 방식으로 얼라인먼트를 행하여, 각 노광 위치마다 노광한다. 즉, 다이바이다이 얼라인먼트와 1샷의 노광을 1세트로 하는 노광 조작을 순차적으로 행한다.
여기서, 다이바이다이 얼라인먼트로 노광할 수 있는 범위의 반도체 웨이퍼 중앙부의 모든 칩 영역(제1 영역)은, 노광 에리어의 4코너에 얼라인먼트 마크가 형성되어 있는 칩 영역을 말한다.
다음으로, 상기한 노광 순서로 반도체 웨이퍼 중앙부의 칩 영역에 대하여 다이바이다이 얼라인먼트 방식에 의한 얼라인먼트를 위해 구한 얼라인먼트 계수를 사용하여, 반도체 웨이퍼 중심 또는 근방에서의, 소위 글로벌 얼라인먼트 방식의 얼라인먼트 수학식 3 및 4를 상술한 수학식 1 및 2와 마찬가지로 하여 작성한다.
수학식 3 및 4에서, X, Y는 반도체 웨이퍼 중심 또는 그 근방의 얼라인먼트 마크의 설계 데이터 상의 X 좌표 및 Y 좌표로서, 글로벌 얼라인먼트 방식의 얼라인먼트에서의 반도체 웨이퍼 기준 좌표이다. ΔX, 및 ΔY는 반도체 웨이퍼의 얼라인먼트 오차에 의한 설계 데이터 상의 반도체 웨이퍼 기준 좌표 X, Y에 대한 오차이고, a∼f는 얼라인먼트 계수이다.
여기서, 본원 명세서에서, 글로벌 얼라인먼트 방식은, 처음에 반도체 웨이퍼내 수점의 얼라인먼트 마크의 위치를 계측하여 반도체 웨이퍼 내의 각 샷의 좌표를정하고, 그 좌표에 따라 반도체 웨이퍼를 이동하여, 노광을 행하는 방식을 말한다.
또, 글로벌 얼라인먼트 방식의 얼라인먼트 수학식을 구할 때, 반드시, 반도체 웨이퍼 중심 또는 그 근방 영역일 필요는 없고, 다이바이다이 얼라인먼트 방식으로 얼라인먼트하고자 하는 어느 하나의 칩 영역의 얼라인먼트 계수를 사용할 수도 있다.
또한, 상기한 노광 순서로 반도체 웨이퍼 중앙부의 칩 영역에 다이바이다이 얼라인먼트 방식에 의한 얼라인먼트를 행하기 위해서 구한 얼라인먼트 계수를 사용하여, 반도체 웨이퍼 외주부의 노광하고자 하는 칩 영역의 칩 중심 좌표, 즉 칩 좌표(x, y)에 대한 얼라인먼트 수학식 5 및 6을 작성한다.
수학식 5 및 6에서, x, y는 얼라인먼트 수학식 3 및 4를 제작하였을 때의 얼라인먼트 마크 근방의 칩 영역의 칩 중심의 설계 데이터 상의 X 좌표 및 Y 좌표이고, Δx, 및 Δy는 반도체 웨이퍼의 얼라인먼트 오차에 의한 설계 데이터 상의 칩 중심 좌표 x, y에 대한 오차이고, a'∼f'는 얼라인먼트 계수이다.
또, 계수 a'∼f'는 상기한 노광 순서로 반도체 웨이퍼 중앙부의 칩 영역에 다이바이다이 얼라인먼트 방식에 의한 얼라인먼트를 행하기 위해서 구한 얼라인먼트 계수를 사용한다.
다음으로, 작성한 얼라인먼트 수학식 3 및 4를 사용하여, 이하와 같이 반도체 웨이퍼의 반도체 웨이퍼 기준 좌표(X0, Y0)의 얼라인먼트 보정값(ΔX0, ΔY0)을 구한다.
또한, 작성한 얼라인먼트 수학식 5 및 6을 사용하여, 반도체 웨이퍼 외주부의 노광하고자 하는 칩 영역의 칩 좌표(x0, y0), 예를 들면 도 3D에 도시한 칩 영역(30)의 칩 좌표(x0, y0)의 얼라인먼트 보정값(Δx0, Δy0)을 구한다.
다음으로, 반도체 웨이퍼 기준 좌표(X0+ΔX0, Y0+ΔY0)와 칩 영역(30)의 칩 좌표(x0+Δx0, y0+Δy0)에 기초하여, 상보 4분할 스텐실 마스크(10)의 글로벌 얼라인먼트 방식에 의한 얼라인먼트를 행하고, 계속해서 칩 영역(30)의 노광을 행한다. 이와 같이 2개의 좌표를 이용함으로써, 평면적인 반도체 웨이퍼의 위치가 하나로 고정된다.
그리고, 반도체 웨이퍼 외주부에서는 글로벌 얼라인먼트 방식에 의해 상보 4분할 스텐실 마스크의 얼라인먼트를 행하고, 글로벌 얼라인먼트를 종료한 후, 노광을 행한다. 도 3D에서, 파선 화살표는 글로벌 얼라인먼트 방식에 의해 얼라인먼트하여 노광을 행할 때의 노광 샷의 이동 방향을 나타낸다.
다음으로, 도 3E에 도시한 바와 같이 마찬가지로 하여 반도체 웨이퍼 외주부의 다음의 칩 영역에 대하여 글로벌 얼라인먼트 방식에 의한 얼라인먼트를 행하여, 노광한다.
반도체 웨이퍼 외주부의 모든 칩 영역의 노광이 종료할 때까지, 상기한 순서에 따라 노광을 반복한다.
상기한 본 실시 형태에 따른 노광 방법에 의해 반도체 장치에 패턴을 전사하는 공정에서, 도 4에 도시한 바와 같이, 우선 반도체 웨이퍼에 레지스트를 도포한다(단계 ST1). 그리고, 상기한 바와 같이 반도체 웨이퍼 중앙부의 영역(제1 영역)에서는 다이바이다이 얼라인먼트 방식에 의해 상보 분할 스텐실 마스크의 얼라인먼트를 행하여 노광한다(단계 ST2). 계속해서, 상기한 바와 같이 반도체 웨이퍼 중앙부의 외측(제2 영역)의 영역에서는 글로벌 얼라인먼트 방식에 의해 상보 분할 스텐실 마스크의 얼라인먼트를 행하여 노광한다(단계 ST3). 그 후, 레지스트를 현상하고(단계 ST4), 레지스트를 에칭 마스크로 하여 반도체 웨이퍼의 패터닝을행하고(단계 ST5), 마지막으로 레지스트를 제거함으로써(단계 ST6), 반도체 장치에 원하는 패턴이 전사된다.
본 실시 형태에서는 반도체 웨이퍼 중앙부의 각 칩 영역에서는 다이바이다이 얼라인먼트 방식에 의해 상보 분할 스텐실 마스크의 얼라인먼트를 행하여 노광함으로써, 노광 샷의 위치 정밀도를 높이고 있다. 또한, 다이바이다이 얼라인먼트 방식을 적용할 수 없는 반도체 웨이퍼 외주부에서는 글로벌 얼라인먼트 방식을 적용함으로써, 다이바이다이 얼라인먼트 방식을 반도체 웨이퍼의 전체 칩 영역에 적용할 수 없다고 하는 문제를 회피하고 있다.
또한, 외주 칩 영역에 대하여 글로벌 얼라인먼트 방식으로 얼라인먼트할 때에, 반도체 웨이퍼 중앙부의 칩 영역에 다이바이다이 얼라인먼트 방식으로 얼라인먼트하였을 때에 구한 얼라인먼트 계수를 사용함으로써, 글로벌 얼라인먼트 방식을 적용할 때에 필요한 얼라인먼트 계수의 산출에 따른 시간과 비용을 경감할 수 있다.
그런데, 글로벌 얼라인먼트 방식에서는 마크 검출을 행하였을 때부터 시간이 경과하면, 마크 검출을 행하였을 때의 반도체 웨이퍼의 초기 온도와 노광 시의 스테이지 온도에 의존하는 반도체 웨이퍼 온도의 차이에 기인하여, 반도체 웨이퍼의 열 팽창, 또는 열 수축이 노광 시에 일어나, 상보 분할 스텐실 마스크의 위치 어긋남의 원인이 된다.
한편, 반도체 웨이퍼는 반도체 웨이퍼 중심에서 반도체 웨이퍼의 반경 방향에 등방적으로 반도체 웨이퍼를 억제하여 고정하는 방식이 일반적이므로, 열 팽창에 의한 반도체 웨이퍼의 형상 변화는 반도체 웨이퍼 중심이 기점이 되어, 반도체 웨이퍼 외주부로 감에 따라 변화량이 커진다.
열 팽창은 완화 현상으로서, 도 5A에 도시한 바와 같이 임의의 일정 시간을 경과하면 안정된다. 따라서, 본 실시 형태와 같이, 우선 반도체 웨이퍼 중앙부를 다이바이다이 얼라인먼트 방식에 의해 얼라인먼트하여 노광하고, 열 팽창이 안정된 후, 열 팽창에 의한 얼라인먼트 변동의 영향이 큰 반도체 웨이퍼 외주부의 칩 영역을 글로벌 얼라인먼트 방식에 의해 얼라인먼트함으로써, 전체 노광 샷 영역에 대하여, 안정적으로 얼라인먼트를 행할 수 있다.
예를 들면, 도 5A 및 도 5B에 도시한 바와 같이, 반도체 웨이퍼의 열 팽창과 경과 시간에 따라, 또는 반도체 웨이퍼 중심으로부터의 거리와 경과 시간에 따라, 다이바이다이 얼라인먼트 방식과 글로벌 얼라인먼트 방식을 구분하여 사용해도 된다.
이상과 같은 노광 방법을 이용함으로써, 반도체 장치에 형성되는 전사 패턴의 위치 정밀도가 향상되므로, 반도체 장치의 신뢰성의 향상이나 수율의 향상에 기여할 수 있다. 또한, 글로벌 얼라인먼트 방식을 적용할 때에 필요한 얼라인먼트 계수의 산출에 따른 시간과 비용을 경감시킬 수 있으므로, 반도체 장치의 제조 비용의 저하에 기여할 수 있다.
제2 실시 형태
본 실시 형태는 본 발명에 따른 상보 분할 마스크에 의한 노광 방법을, 전자선 전사형 리소그래피의 LEEPL용의 등배 전사형 상보 4분할 스텐실 마스크에 의한노광 방법에 적용한 실시 형태의 다른 예이다. 도 6A∼도 6E는 본 실시 형태의 상보 4분할 스텐실 마스크의 얼라인먼트 및 노광의 순서를 설명하는 반도체 웨이퍼 평면도이다.
본 실시 형태는 상술한 등배 전사형의 상보 4분할 스텐실 마스크(10)를 사용하여, 반도체 웨이퍼(12) 상에 노광하는 방법으로서, 이하의 순서로, 노광한다.
우선, 제1 실시 형태와 마찬가지로 노광 장치의 웨이퍼 스테이지의 위치, 및 마스크의 위치를 조정하여, 웨이퍼 스테이지 상에 놓인 반도체 웨이퍼의 얼라인먼트를 행한다.
다음으로, 도 6A에 도시한 바와 같이, 반도체 웨이퍼 중앙부의 제1 칩 영역(도 6A의 섀도우 영역의 좌측 위 부분)(32)에 대하여, 제1 실시 형태와 마찬가지로 하여, 다이바이다이 얼라인먼트 방식으로 얼라인먼트를 행하여, 노광한다.
계속해서, 도 6B에 도시한 바와 같이, 반도체 웨이퍼 중앙부의 제2 칩 영역(도 6B의 섀도우 영역의 좌측 위 부분)(34)에 대하여, 제1 실시 형태와 마찬가지로 하여, 다이바이다이 얼라인먼트 방식으로 얼라인먼트를 행하여, 노광한다.
계속해서, 도 6C에 도시한 바와 같이, 반도체 웨이퍼 중앙부의 제3 칩 영역(도 6C의 섀도우 영역의 좌측 위 부분)(36)에 대하여, 제1 실시 형태와 마찬가지로 하여, 다이바이다이 얼라인먼트 방식으로 얼라인먼트를 행하여, 노광한다.
이하, 스파이럴 형상으로 노광 샷을 이동시키면서, 다이바이다이 얼라인먼트 방식으로 얼라인먼트를 행하여, 노광을 행한다.
도 6A에서, 파선 화살표는 다이바이다이 얼라인먼트 방식으로 얼라인먼트하여 노광을 행할 때의 노광 샷의 이동 방향을 나타내고 있다.
다음으로, 도 6D에 도시한 바와 같이, 반도체 웨이퍼 외주부의 칩 영역(도 6D의 섀도우 영역의 좌측 아래 부분)(38)에 대하여, 제1 실시 형태와 마찬가지로 하여, 글로벌 얼라인먼트 방식으로 얼라인먼트를 행하여, 노광한다.
도 6D에서, 파선 화살표는 글로벌 얼라인먼트 방식으로 얼라인먼트하여 노광할 때의 노광 샷의 이동 방향을 나타내고 있다.
이하, 반도체 웨이퍼 외주를 따라 반도체 웨이퍼 외주부의 칩 영역(도 6E의 섀도우 영역)에, 글로벌 얼라인먼트 방식으로 얼라인먼트를 행하여, 노광한다.
본 실시 형태에서는 열 팽창에 따른 변동의 영향이 적은 반도체 웨이퍼 중심부(제1 영역)의 칩 영역으로부터 먼저 얼라인먼트하여 노광을 행하고, 계속해서 스파이럴 형상으로 노광 샷을 이동시켜, 반도체 웨이퍼 중심부 외측의 외주 칩 영역(제2 영역)에 대하여 글로벌 얼라인먼트 방식에 의한 얼라인먼트 및 노광을 실시한다.
이에 의해, 외주 칩 영역의 글로벌 얼라인먼트에 필요한 얼라인먼트 마크의 검출 데이터에 대한 열 팽창의 영향이 적어져, 정합 정밀도를 향상시킬 수 있다.
제3 실시 형태
본 실시 형태는 본 발명에 따른 상보 분할 마스크에 의한 노광 방법을 전자선 전사형 리소그래피의 LEEPL용의 등배 전사형 상보 4분할 스텐실 마스크에 의한 노광 방법에 적용한 또 다른 예이다. 도 7A∼도 7C는, 각각 본 실시 형태의 상보 4분할 스텐실 마스크의 얼라인먼트 및 노광의 순서를 설명하는 반도체 웨이퍼 평면도이다.
본 실시 형태는 상술한 등배 전사형의 상보 4분할 스텐실 마스크(10)를 사용하여, 반도체 웨이퍼(12) 상에 노광하는 방법으로서, 이하의 순서로, 노광한다.
우선, 제1 실시 형태와 마찬가지로, 노광 장치의 웨이퍼 스테이지의 위치, 및 마스크의 위치를 조정하여, 웨이퍼 스테이지 상에 장착된 반도체 웨이퍼의 얼라인먼트를 행한다.
그런데, 글로벌 얼라인먼트에 필요한 파라미터는 얼라인먼트의 식이 선형이라고 가정하면, 오프셋 X, 오프셋 Y, 웨이퍼 배율 X, 웨이퍼 배율 Y, 웨이퍼 회전 X, 웨이퍼 회전 Y의 6종류로, 이들 파라미터를 구하기 위해서는 최저 3칩의 마크 검출이 필요하게 된다.
따라서, 우선 도 7A에 도시한 바와 같이, 가장 중앙부의 제1 내지 제3 칩 영역에 대해서, 제1 실시 형태와 마찬가지로 하여, 다이바이다이 얼라인먼트 방식으로 얼라인먼트를 행하여, 노광한다. 도 7A에서 파선 화살표는 다이바이다이 얼라인먼트 방식으로 얼라인먼트하여 노광을 행할 때의 노광 샷의 이동 방향을 나타낸다.
다음으로, 도 7B에 도시한 바와 같이, 제1 내지 제3 칩 영역의 외측의 칩 영역에 대하여, 글로벌 얼라인먼트 방식으로 얼라인먼트를 행하여, 노광한다. 이 때, 수점 간격으로, 예를 들면 본 실시 형태에서는 2점당 다이바이다이 얼라인먼트 방식에 의한 얼라인먼트를 실행하여 노광을 행함과 함께, 그 때의 마크 검출값을 근거로 하여, 수시 글로벌 얼라인먼트 계수에 수정을 한다.
마찬가지로 하여, 도 7C에 도시한 바와 같이, 보다 외측의 칩 영역에 대하여, 글로벌 얼라인먼트 방식으로 얼라인먼트를 행하여, 노광한다. 이 때, 수점 간격으로, 예를 들면 4점당, 다이바이다이 얼라인먼트 방식으로 얼라인먼트하여, 노광한다.
마지막으로, 반도체 웨이퍼 최외주부(제2 영역)의 칩 영역에 대하여, 제1 실시 형태와 마찬가지로 하여, 글로벌 얼라인먼트 방식으로 얼라인먼트를 행하여, 노광한다.
본 실시 형태에서는 반도체 웨이퍼 가장 중심부의 복수개의 노광 샷을 행할 때, 다이바이다이 얼라인먼트 방식에 의해 얼라인먼트하고 있다. 그리고, 반도체 웨이퍼 가장 중심부 외측의 칩 영역에서는 글로벌 얼라인먼트 방식에 의해 얼라인먼트를 행한다. 그 때, 반도체 웨이퍼 가장 중심부에 다이바이다이 얼라인먼트 방식의 얼라인먼트를 적용하였을 때의 얼라인먼트 계수를 이용하여 글로벌 얼라인먼트 방식에 의한 얼라인먼트를 행한다.
반도체 웨이퍼 가장 중심부 외측의 칩 영역의 글로벌 얼라인먼트에서는 소정 노광 샷마다 다이바이다이 얼라인먼트 방식에 의한 얼라인먼트를 행하여, 글로벌 얼라인먼트 방식에 의한 얼라인먼트 오차의 발생을 억제한다.
또한, 배선 형성 공정의 후 공정 등에 있어서, 조건 변화에 따른 반도체 웨이퍼 변형의 가능성이 크기 때문에, 2노광 샷, 또는 3노광 샷마다, 다이바이다이 얼라인먼트 방식에 의한 얼라인먼트를 행하여, 얼라인먼트 오차의 발생을 억제한다.
이와 같이 외주 칩 영역의 노광으로 스파이럴 형상으로 노광 샷을 이동시킬 때, 소정 수의 노광 샷마다 다이바이다이 얼라인먼트 방식으로 상보 분할 스텐실 마스크의 얼라인먼트를 행하여, 얼라인먼트 어긋남의 보정을 행한다.
본 실시 형태에서는 다이바이다이 얼라인먼트 방식에 의한 얼라인먼트의 횟수를 합리적으로 적게 함으로써, 처리량이 많고, 정밀도가 높은 얼라인먼트를 실시할 수 있다.
제4 실시 형태
도 8은 상술한 제1∼제3 실시 형태에 따른 노광 방법을 적용할 수 있는 노광 장치의 개략 구성을 나타내는 도면이다. 도 8에 도시한 노광 장치는 LEEPL에 이용되는 노광 장치이다.
도 8에 도시한 노광 장치(111)는 조사 광학계로서, 전자선(112)을 생성하는 전자총(113) 외에, 개구(114), 컨덴서 렌즈(115), 한 쌍의 메인 디플렉터(116, 117) 및 한 쌍의 미세 조정용 디플렉터(118, 119)를 갖는다. 또한, 장치 전체의 동작을 제어하는 제어부(120)와, 반도체 웨이퍼(12) 및 상보 분할 스텐실 마스크(10)에 각각 설치된 얼라인먼트 마크를 검출하는 얼라인먼트 마크 검출부(120)를 갖는다.
개구(114)는 전자선(112)을 제한한다. 컨덴서 렌즈(115)는 전자선(112)을 평행한 빔으로 한다. 컨덴서 렌즈(115)에 의해 집광되는 전자선(112)의 단면 형상은 통상, 원형이지만, 다른 단면 형상이어도 된다. 메인 디플렉터(116, 117) 및 미세 조정용 디플렉터(118, 119)는 편향 코일로서, 메인 디플렉터(116, 117)는 전자선(112)이 상보 분할 스텐실 마스크(10)의 표면에 대하여 기본적으로 수직으로 입사하도록, 전자선(112)을 편향시킨다.
미세 조정용 디플렉터(l18, 119)는 전자선(112)이 상보 분할 스텐실 마스크(10)의 표면에 대하여 수직으로 또는 수직 방향으로부터 약간 기울어 입사하도록, 전자선(112)을 편향시킨다. 전자선(112)의 입사각은 상보 분할 스텐실 마스크(10) 상의 패턴 위치 등에 따라 최적화하지만, 전자선(112)의 입사각은 최대로도 10mrad 정도로, 전자선(112)은 상보 분할 스텐실 마스크(10)에 거의 수직으로 입사된다.
제어부(120)는 상보 분할 스텐실 마스크(10) 및 반도체 웨이퍼(12)를 보유하는 도시하지 않은 보유 수단의 동작을 제어하여, 상보 분할 스텐실 마스크(10)와 반도체 웨이퍼(12)와의 상대 위치를 제어한다.
제어부(120)는 얼라인먼트 마크 검출부(121)에 의해 검출된 얼라인먼트 마크의 위치에 기초하여 제1 실시 형태에서 설명한 바와 같은 다이바이다이 얼라인먼트 방식에 의한 얼라인먼트를 행한다.
또한, 얼라인먼트 마크의 검출에 의한 상보 분할 스텐실 마스크의 얼라인먼트를 적용할 수 없는 최외주 영역에서, 상기한 다이바이다이 얼라인먼트 방식의 경우에 요구된 얼라인먼트 계수를 이용하여, 상술한 바와 같이 최외주 영역에서의 각 칩의 좌표를 결정하여, 얼라인먼트를 행한다.
도 8에 도시한 전자선(112a∼112c)은 상보 분할 스텐실 마스크(10)를 주사하는 전자선(112)이 상보 분할 스텐실 마스크(10) 상의 각 위치에 거의 수직으로 입사하는 모습을 나타내고, 전자선(112a∼112c)이 상보 분할 스텐실 마스크(10)에 동시에 입사하는 것을 나타내는 것은 아니다. 전자선(112)의 주사는 라스터 주사와 벡터 주사 모두 가능하다.
도 8에서, 상보 분할 스텐실 마스크(10)의 홀(10a) 부분을 통과한 전자선에 의해 반도체 웨이퍼(12) 상의 레지스트 R이 노광된다. LEEPL에는 등배 마스크가 이용되고, 상보 분할 스텐실 마스크(10)와 반도체 웨이퍼(12)는 근접하여 배치된다.
상기한 노광 장치(111)로 전자선 노광을 행할 때에, 상보 분할 스텐실 마스크(10)로서, 예를 들면 도 1에 도시한 4분할의 상보 분할 스텐실 마스크(10)를 이용한다.
제5 실시 형태
도 9는 상술한 제1∼제3 실시 형태에 따른 노광 방법을 적용할 수 있는 노광 장치의 개략 구성을 나타내는 도면이다.
도 9에 도시한 전자선 노광 장치에서는 상보 분할 마스크(레티클)(10)의 패턴이 전자선을 이용하여 웨이퍼(12)에 소정의 배율로 축소 전사되는 것이다.
해당 전자선 노광 장치는 조사 광학계로서, 컨덴서 렌즈(203), 제1 투영 렌즈(204), 제2 투영 렌즈(205), 크로스오버 개구(206), 전자계 렌즈(207) 및 복수의 편향기(208a∼208i)를 갖는다. 또한, 장치 전체의 동작을 제어하는 제어부(210)와, 반도체 웨이퍼(12) 및 상보 분할 마스크(10)에 각각 설치된 얼라인먼트 마크를 검출하는 얼라인먼트 마크 검출부(211)를 갖는다. 상보 분할 마스크(10)의 직전의컨덴서 렌즈(203)와 제1 투영 렌즈(204)는 도면에서 파선으로 나타내는 상보 분할 마스크(10)로부터 반도체 웨이퍼(12)에의 방향으로 자장 분포를 발생시킨다.
제어부(210)는 상보 분할 마스크(10) 및 반도체 웨이퍼(12)를 보유하는 도시하지 않은 보유 수단의 동작을 제어하여, 상보 분할 마스크(10)와 반도체 웨이퍼(12)와의 상대 위치를 제어한다.
제어부(210)는 얼라인먼트 마크 검출부(211)에 의해 검출된 얼라인먼트 마크의 위치에 기초하여 제1 실시 형태에서 설명한 바와 같은 다이바이다이 얼라인먼트 방식에 의한 얼라인먼트를 행한다.
또한, 얼라인먼트 마크의 검출에 의한 상보 분할 스텐실 마스크의 얼라인먼트를 적용할 수 없는 최외주 영역에서, 상기한 다이바이다이 얼라인먼트 방식의 경우에 요구된 얼라인먼트 계수를 이용하여, 상술한 바와 같이 최외주 영역에서의 각 칩의 좌표를 결정하여, 얼라인먼트를 행한다.
도 9에 도시한 투영 광학계에서는 마스크(10)를 통과한 전자선이 크로스 오버 개구(206)를 통과하여 반도체 웨이퍼(12)에 수직으로 입사하도록, 복수의 편향기(208a∼208i)에서 편향 자계가 발생된다.
본 발명의 노광 방법, 노광 장치와 반도체 장치 및 그 제조 방법은 상기한 실시 형태의 설명에 한정되지 않는다.
예를 들면, 상보 분할 기술이 필요한 모든 리소그래피 기술로 적용 가능하고, 분할수도 한정할 만한 것이 아니고, 또한 스텐실 이외에도 패턴을 크롬막 등으로 형성한 멤브레인 마스크를 이용한 노광에도 적용 가능하다.
또한, LEEPL 등의 등배 근접형 노광 장치를 사용한 노광 방법 외에, PREVAIL 등의 전자선 전사 장치나 가변 성형형 전자선 직묘 장치를 사용한 노광 방법, 나아가서는 X선 리소그래피, 광 리소그래피, 이온 수속 빔 리소그래피 등을 적용하였을 때의 상보 분할 스텐실 마스크의 얼라인먼트 및 노광에도 적용할 수 있다.
본 발명의 노광 방법, 노광 장치와 반도체 장치의 제조 방법은, 반도체 장치에 전사 패턴을 형성할 때에 상보 분할 기술을 이용하는 노광 방법에 적용할 수 있다. 또한, 본 발명의 반도체 장치는, 상보 분할 기술을 이용한 노광 방법에 의해 전사 패턴을 형성할 필요가 있는 반도체 장치에 적용할 수 있다.

Claims (19)

  1. 반도체 웨이퍼 중앙부에서의 복수의 노광 대상 단위 영역을 포함하는 제1 영역에서, 각 노광 대상 단위 영역에 제공된 얼라인먼트 마크의 위치를 검출하고, 검출된 상기 얼라인먼트 마크의 위치에 기초하여 상보 분할 마스크의 얼라인먼트를 행하여 각 노광 대상 단위 영역에 노광하는 제1 공정과,
    상기 얼라인먼트 마크의 검출에 의한 상기 상보 분할 마스크의 얼라인먼트를 적용할 수 없는 상기 제1 영역의 외측의 제2 영역에서, 상기 제1 공정에서 검출된 상기 얼라인먼트 마크의 위치를 기초로, 상기 제2 영역에서의 각 노광 대상 영역의 좌표를 결정하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 제2 공정을 포함하는 상보 분할 마스크에 의한 노광 방법.
  2. 제1항에 있어서,
    상기 상보 분할 마스크로서, 스텐실 마스크를 이용하는 상보 분할 마스크에 의한 노광 방법.
  3. 제1항에 있어서,
    상기 제1 공정은,
    상기 얼라인먼트 마크의 위치 검출 결과에 기초하여 얼라인먼트 계수를 구하고, 상기 얼라인먼트 계수를 계수로 하는 상기 상보 분할 마스크의 얼라인먼트 보정값을 구하기 위한 제1 함수식을 작성하는 공정과,
    상기 제1 함수식에 따라 얼라인먼트 보정값을 구하는 공정과,
    상기 얼라인먼트 보정값에 기초하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 공정을 포함하고,
    상기 제2 공정은,
    상기 제1 공정에서 작성한 상기 함수식의 상기 얼라인먼트 계수를 사용하여, 상기 반도체 웨이퍼의 얼라인먼트 보정값 및 상기 제2 영역의 각 노광 대상 단위 영역의 얼라인먼트 보정값을 구하기 위한 제2 함수식을 작성하는 공정과,
    상기 제2 함수식을 사용하여 상기 반도체 웨이퍼의 기준 좌표 및 상기 제2 영역의 각 노광 대상 단위 영역의 좌표를 구하는 공정과,
    상기 반도체 웨이퍼의 기준 좌표 및 상기 제2 영역의 각 노광 대상 단위 영역의 좌표에 기초하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 공정을 포함하는 상보 분할 마스크에 의한 노광 방법.
  4. 제3항에 있어서,
    상기 상보 분할 마스크로서, 스텐실 마스크를 이용하는 상보 분할 마스크에 의한 노광 방법.
  5. 제1항에 있어서,
    상기 제1 공정 및 상기 제2 공정에서, 상기 제1 영역 및 상기 제2 영역에 대하여 스파이럴 형상으로 노광 위치를 이동시켜 각각 노광을 행하는 상보 분할 마스크에 의한 노광 방법.
  6. 제5항에 있어서,
    상기 상보 분할 마스크로서, 스텐실 마스크를 이용하는 상보 분할 마스크에 의한 노광 방법.
  7. 제3항에 있어서,
    상기 제1 공정 및 상기 제2 공정에서, 상기 제1 영역 및 상기 제2 영역에 대하여 스파이럴 형상으로 노광 위치를 이동시켜 각각 노광을 행하는 상보 분할 마스크에 의한 노광 방법.
  8. 제7항에 있어서,
    상기 상보 분할 마스크로서, 스텐실 마스크를 이용하는 상보 분할 마스크에 의한 노광 방법.
  9. 제1항에 있어서,
    상기 제1 공정은,
    상기 다이바이다이 얼라인먼트 방식에 의해 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 공정과,
    상기 다이바이다이 얼라인먼트 방식에 의한 노광에 의해 검출된 상기 얼라인먼트 마크의 위치 검출 결과에 기초하여, 글로벌 얼라인먼트 방식에 의해 각 노광 대상 단위 영역의 좌표를 결정하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 공정을 포함하는 상보 분할 마스크에 의한 노광 방법.
  10. 제9항에 있어서,
    상기 상보 분할 마스크로서, 스텐실 마스크를 이용하는 상보 분할 마스크에 의한 노광 방법.
  11. 제9항에 있어서,
    상기 제1 공정에서, 상기 제1 영역에 대하여 스파이럴 형상으로 노광 위치를 이동시켜 각각 노광을 행하는 상보 분할 마스크에 의한 노광 방법.
  12. 제3항에 있어서,
    상기 제1 공정은,
    상기 다이바이다이 얼라인먼트 방식에 의해 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 공정과,
    상기 다이바이다이 얼라인먼트 방식에 의한 노광에 의해 검출된 상기 얼라인먼트 마크의 위치 검출 결과에 기초하여, 글로벌 얼라인먼트 방식에 의해 각 노광 대상 단위 영역의 좌표를 결정하여 상기 상보 분할 마스크의 얼라인먼트를 행하여노광하는 공정을 포함하는 상보 분할 마스크에 의한 노광 방법.
  13. 제12항에 있어서,
    상기 상보 분할 마스크로서, 스텐실 마스크를 이용하는 상보 분할 마스크에 의한 노광 방법.
  14. 제12항에 있어서,
    상기 제1 공정에서, 상기 제1 영역에 대하여 스파이럴 형상으로 노광 위치를 이동시켜 각각 노광을 행하는 상보 분할 마스크에 의한 노광 방법.
  15. 상보 분할 마스크와 반도체 웨이퍼와의 상대 위치를 제어하는 위치 제어부와,
    상기 반도체 웨이퍼의 각 노광 대상 단위 영역에 제공된 얼라인먼트 마크의 위치를 검출하는 얼라인먼트 마크 검출 수단과,
    상기 상보 분할 마스크를 통하여 상기 반도체 웨이퍼에 노광용 빔을 조사하는 조사 광학계를 갖고,
    상기 위치 제어부는,
    반도체 웨이퍼 중앙부에서의 복수의 상기 노광 대상 단위 영역을 포함하는 제1 영역의 노광에 있어서, 상기 얼라인먼트 마크 검출 수단에 의해 검출된 각 노광 대상 단위 영역의 상기 얼라인먼트 마크의 위치에 기초하여 상기 상대 위치를제어하고,
    상기 얼라인먼트 마크의 검출에 의한 상기 상보 분할 마스크의 얼라인먼트를 적용할 수 없는 상기 제1 영역의 외측의 제2 영역의 노광에 있어서, 상기 검출된 상기 얼라인먼트 마크의 위치에 기초하여, 상기 제2 영역에서의 각 노광 대상 영역의 좌표를 결정하여 상기 상대 위치를 제어하는 노광 장치.
  16. 반도체 웨이퍼 중앙부에서의 복수의 노광 대상 단위 영역을 포함하는 제1 영역에서, 각 노광 대상 단위 영역에 제공된 얼라인먼트 마크의 위치를 검출하고, 검출된 상기 얼라인먼트 마크의 위치에 기초하여 상보 분할 마스크의 얼라인먼트를 행하여 각 노광 대상 단위 영역에 노광하는 제1 공정과,
    상기 얼라인먼트 마크의 검출에 의한 상기 상보 분할 마스크의 얼라인먼트를 적용할 수 없는 상기 제1 영역의 외측의 제2 영역에서, 상기 제1 공정에서 검출된 상기 얼라인먼트 마크의 위치에 기초하여, 상기 제2 영역에서의 각 노광 대상 영역의 좌표를 결정하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 제2 공정을 포함하는 노광 공정에 의해 형성된 반도체 장치.
  17. 반도체 웨이퍼 중앙부에서의 복수의 노광 대상 단위 영역을 포함하는 제1 영역에서, 각 노광 대상 단위 영역에 제공된 얼라인먼트 마크의 위치를 검출하고, 검출된 상기 얼라인먼트 마크의 위치에 기초하여 상보 분할 마스크의 얼라인먼트를 행하여 각 노광 대상 단위 영역에 노광하는 제1 공정과,
    상기 얼라인먼트 마크의 검출에 의한 상기 상보 분할 마스크의 얼라인먼트를 적용할 수 없는 상기 제1 영역의 외측의 제2 영역에서, 상기 제1 공정에서 검출된 상기 얼라인먼트 마크의 위치에 기초하여, 상기 제2 영역에서의 각 노광 대상 영역의 좌표를 결정하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 제2 공정을 포함하는 상보 분할 마스크에 의한 노광 공정을 포함하는 반도체 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 상보 분할 마스크로서, 스텐실 마스크를 이용하는 반도체 장치의 제조 방법.
  19. 제17항에 있어서,
    상기 제1 공정은,
    상기 얼라인먼트 마크의 위치 검출 결과에 기초하여 얼라인먼트 계수를 구하고, 상기 얼라인먼트 계수를 계수로 하는 상기 상보 분할 마스크의 얼라인먼트 보정값을 구하기 위한 제1 함수식을 작성하는 공정과,
    상기 제1 함수식에 따라 얼라인먼트 보정값을 구하는 공정과,
    상기 얼라인먼트 보정값에 기초하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 공정을 포함하고,
    상기 제2 공정은,
    상기 제1 공정에서 작성한 상기 함수식의 상기 얼라인먼트 계수를 사용하여, 상기 반도체 웨이퍼의 얼라인먼트 보정값 및 상기 제2 영역의 각 노광 대상 단위 영역의 얼라인먼트 보정값을 구하기 위한 제2 함수식을 작성하는 공정과,
    상기 제2 함수식을 사용하여 상기 반도체 웨이퍼의 기준 좌표 및 상기 제2 영역의 각 노광 대상 단위 영역의 좌표를 구하는 공정과,
    상기 반도체 웨이퍼의 기준 좌표 및 상기 제2 영역의 각 노광 대상 단위 영역의 좌표에 기초하여 상기 상보 분할 마스크의 얼라인먼트를 행하여 노광하는 공정을 포함하는 반도체 장치의 제조 방법.
KR10-2003-7009994A 2001-11-30 2002-11-29 상보 분할 마스크에 의한 노광 방법, 노광 장치와 반도체장치 및 그 제조 방법 KR20040067847A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001366326 2001-11-30
JPJP-P-2001-00366326 2001-11-30
PCT/JP2002/012505 WO2003046963A1 (fr) 2001-11-30 2002-11-29 Procede et appareil d'exposition utilisant un masque de division complementaire, dispositif semi-conducteur et procede de realisation correspondant

Publications (1)

Publication Number Publication Date
KR20040067847A true KR20040067847A (ko) 2004-07-30

Family

ID=19176239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7009994A KR20040067847A (ko) 2001-11-30 2002-11-29 상보 분할 마스크에 의한 노광 방법, 노광 장치와 반도체장치 및 그 제조 방법

Country Status (6)

Country Link
US (3) US6969571B2 (ko)
JP (1) JPWO2003046963A1 (ko)
KR (1) KR20040067847A (ko)
DE (1) DE10295954T5 (ko)
TW (1) TW584901B (ko)
WO (1) WO2003046963A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW584901B (en) * 2001-11-30 2004-04-21 Sony Corp Exposure method of using complementary dividing moldboard mask
CN100456423C (zh) * 2004-09-14 2009-01-28 尼康股份有限公司 校正方法及曝光装置
US7494828B2 (en) * 2005-08-03 2009-02-24 Asml Netherlands B.V. Substrate holder and device manufacturing method
JP2009094265A (ja) * 2007-10-09 2009-04-30 Canon Inc マーク位置検出方法および装置
US8244066B2 (en) * 2008-03-24 2012-08-14 The Aerospace Corporation Adaptive membrane shape deformation system
JP2010040732A (ja) * 2008-08-05 2010-02-18 Nuflare Technology Inc 描画装置及び描画方法
US8021803B2 (en) 2009-06-12 2011-09-20 International Business Machines Corporation Multi-chip reticle photomasks
US8299446B2 (en) * 2009-08-12 2012-10-30 Ultratech, Inc. Sub-field enhanced global alignment
JP5809409B2 (ja) 2009-12-17 2015-11-10 キヤノン株式会社 インプリント装置及びパターン転写方法
JP5832141B2 (ja) * 2011-05-16 2015-12-16 キヤノン株式会社 描画装置、および、物品の製造方法
US20150146179A1 (en) * 2013-11-25 2015-05-28 Takao Utsumi Low energy electron beam lithography
JP6027150B2 (ja) 2014-06-24 2016-11-16 内海　孝雄 低エネルギー電子ビームリソグラフィ
US11056468B1 (en) * 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
JP7433925B2 (ja) 2020-01-20 2024-02-20 キヤノン株式会社 インプリント方法、インプリント装置、および物品製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31407A (en) * 1861-02-12 Improvement in plows
DE2739502C3 (de) 1977-09-02 1980-07-03 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur Belichtung durch Korpuskularstrahlen-Schattenwurf und Vorrichtung zur Durchführung des Verfahrens
JP2951497B2 (ja) 1992-12-22 1999-09-20 ジューキ株式会社 封入装置
JPH08339957A (ja) 1995-06-13 1996-12-24 Nikon Corp 露光方法
JPH09306811A (ja) 1996-05-15 1997-11-28 Nikon Corp 露光方法
JPH10335243A (ja) 1997-06-04 1998-12-18 Nikon Corp 転写露光の評価方法
US5831272A (en) * 1997-10-21 1998-11-03 Utsumi; Takao Low energy electron beam lithography
US6447964B2 (en) 2000-03-01 2002-09-10 Nikon Corporation Charged-particle-beam microlithography methods including chip-exposure sequences for reducing thermally induced lateral shift of exposure position on the substrate
JP2001319872A (ja) 2000-03-01 2001-11-16 Nikon Corp 露光装置
JP3479024B2 (ja) * 2000-03-28 2003-12-15 Ｎｅｃエレクトロニクス株式会社 電子線露光用マスク及びそのパターン設計方法
DE10295596T1 (de) * 2001-11-12 2003-12-24 Sony Corp Komplementäre Masken und Verfahren zum Herstellen derselben, Belichtungsverfahren und Halbleiterbauteil sowie Verfahren zum Herstellen desselben
TW584901B (en) * 2001-11-30 2004-04-21 Sony Corp Exposure method of using complementary dividing moldboard mask

Also Published As

Publication number Publication date
US6969571B2 (en) 2005-11-29
US20050208395A1 (en) 2005-09-22
US20040072086A1 (en) 2004-04-15
US20070111116A1 (en) 2007-05-17
DE10295954T5 (de) 2004-04-29
US7160655B2 (en) 2007-01-09
JPWO2003046963A1 (ja) 2005-04-14
TW584901B (en) 2004-04-21
US7369213B2 (en) 2008-05-06
WO2003046963A1 (fr) 2003-06-05

Similar Documents

Publication Publication Date Title
US7369213B2 (en) Exposure method using complementary divided mask, exposure apparatus, semiconductor device, and method of producing the same
JP4421836B2 (ja) 露光装置及びデバイス製造方法
JP4996978B2 (ja) 描画方法
US6225011B1 (en) Method for manufacturing semiconductor devices utilizing plurality of exposure systems
US7473502B1 (en) Imaging tool calibration artifact and method
US6583430B1 (en) Electron beam exposure method and apparatus
JP2004356440A (ja) マスク歪データの生成方法、露光方法および半導体装置の製造方法
US5798528A (en) Correction of pattern dependent position errors in electron beam lithography
US7388213B2 (en) Method of registering a blank substrate to a pattern generating particle beam apparatus and of correcting alignment during pattern generation
US6936831B2 (en) Divided reticles for charged-particle-beam microlithography apparatus, and methods for using same
JPH1022190A (ja) 露光装置における位置合わせ誤差補正方法および該方法を用いた露光装置
US6950187B2 (en) Method for determining rotational error portion of total misalignment error in a stepper
KR20050004830A (ko) 마스크패턴 보정방법, 반도체장치의 제조방법,마스크제조방법 및 마스크
US20030034460A1 (en) Mask pattern transfer method, mask pattern transfer apparatus using the method, and device manufacturing method
US6182369B1 (en) Pattern forming apparatus
JP2003100591A (ja) 荷電粒子線露光装置における露光方法、半導体デバイスの製造方法及び荷電粒子線露光装置
KR100273785B1 (ko) 정합패턴을 갖는 패턴판의 묘화방법 및 그 방법에 의하여 묘화된 패턴판
US20030049546A1 (en) Charged-particle-beam microlithography reticles including exposure alignment marks associated with individual subfields
US7525109B2 (en) Method for writing a large-area closed curvilinear pattern with a cartesian electron beam writing system
JP2000040649A (ja) 露光方法および位置合わせマーク
JP2002170766A (ja) 転写露光方法及びデバイス製造方法
JPH1174190A (ja) Ｘ線露光装置
US6649920B1 (en) Cell projection using an electron beam
US7442474B2 (en) Reticle for determining rotational error
JP3707475B2 (ja) マスク

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid