KR20040064839A - A method for forming a capacitor of a semiconductor device - Google Patents
A method for forming a capacitor of a semiconductor device Download PDFInfo
- Publication number
- KR20040064839A KR20040064839A KR1020030001702A KR20030001702A KR20040064839A KR 20040064839 A KR20040064839 A KR 20040064839A KR 1020030001702 A KR1020030001702 A KR 1020030001702A KR 20030001702 A KR20030001702 A KR 20030001702A KR 20040064839 A KR20040064839 A KR 20040064839A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- layer
- conductive layer
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 238000003860 storage Methods 0.000 claims abstract description 165
- 238000005530 etching Methods 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 125000006850 spacer group Chemical class 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- -1 phospho Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체소자의 형성방법에 관한 것으로, 특히 반도체소자의 고집적화에 따른 정전용량을 확보할 수 있도록 저장전극의 표면에 반구형 폴리실리콘을 형성하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device, and more particularly, to a technique for forming hemispherical polysilicon on a surface of a storage electrode so as to secure capacitance due to high integration of a semiconductor device.
반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.As semiconductor devices are highly integrated and cell sizes are reduced, it is difficult to secure a capacitance that is proportional to the surface area of the storage electrode.
특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.In particular, in a DRAM device having a unit cell composed of one MOS transistor and a capacitor, it is important to reduce the area while increasing the capacitance of a capacitor, which occupies a large area on a chip, which is an important factor for high integration of the DRAM device.
그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하거나, 유전체막의 두께를 감소시켜 캐패시터를 형성하였다.Thus, the capacitance of the capacitor represented by (Eo × Er × A) / T (wherein Eo is the vacuum dielectric constant, Er is the dielectric constant of the dielectric film, A is the area of the capacitor and T is the thickness of the dielectric film) is increased. In order to achieve this, a capacitor is formed by increasing the surface area of the storage electrode, which is a lower electrode, or a capacitor is formed by decreasing the thickness of the dielectric film.
도 1a 내지 도 1d 는 종래기술의 제1실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.1A to 1D are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to a first embodiment of the prior art.
도 1a를 참조하면, 반도체기판(도시안됨)에 소자분리막(도시안됨), 워드라인(도시안됨), 랜딩 플러그 폴리(도시안됨) 및 비트라인(도시안됨)이 형성된 하부절연층(11)을 형성한다.Referring to FIG. 1A, a lower insulating layer 11 having an isolation layer (not shown), a word line (not shown), a landing plug poly (not shown), and a bit line (not shown) is formed on a semiconductor substrate (not shown). Form.
상기 하부절연층(11)을 통하여 상기 랜딩 플러그 폴리에 접속되는 저장전극 콘택플러그(13)를 형성한다. 이때, 상기 저장전극 콘택플러그(13)는 저장전극 콘택마스크를 이용한 사진식각공정으로 저장전극 콘택홀(도시안됨)을 형성하고 이를 매립하여 형성한다.A storage electrode contact plug 13 connected to the landing plug poly is formed through the lower insulating layer 11. In this case, the storage electrode contact plug 13 is formed by forming a storage electrode contact hole (not shown) by a photolithography process using a storage electrode contact mask and filling it.
전체표면상부에 식각장벽층(15) 및 저장전극용 산화막(17)을 형성한다. 이때, 상기 식각장벽층(15)은 질화막으로 형성하고 상기 저장전극용 산화막(17)은 BPSG ( boro phospho silicate glass ), PSG ( phospho silciate glass ), PECVD ( plasma enhanced chemical vapor deposition ) 방법으로 형성된 TEOS ( tetra ethyl ortho silicate ) 등과 같이 유동성이 우수한 산화 절연막으로 형성한다.An etch barrier layer 15 and an oxide film 17 for a storage electrode are formed on the entire surface. In this case, the etching barrier layer 15 is formed of a nitride film, and the storage electrode oxide layer 17 is formed of TEOS formed by borophospho silicate glass (PSP), phospho silciate glass (PSG), or plasma enhanced chemical vapor deposition (PECVD). It is formed of an oxide insulating film having excellent fluidity, such as (tetra ethyl ortho silicate).
상기 저장전극용 산화막(17) 상부에 제1감광막패턴(19)을 형성한다. 이때, 상기 제1감광막패턴(19)은 전체표면상부에 감광막을 도포하고 저장전극 마스크(도시안됨)를 이용한 노광 및 현상하여 형성한다.A first photoresist layer pattern 19 is formed on the storage electrode oxide layer 17. In this case, the first photoresist layer pattern 19 is formed by applying a photoresist layer on the entire surface and exposing and developing using a storage electrode mask (not shown).
도 1b를 참조하면, 상기 제1감광막패턴(19)을 마스크로 하여 저장전극이 형성될 영역의 상기 저장전극용 산화막(17) 및 식각장벽층(15)을 식각함으로써 상기 저장전극 콘택플러그(13)가 노출되는 저장전극 영역(21)을 정의한다.Referring to FIG. 1B, the storage electrode contact plug 13 is etched by etching the oxide layer 17 and the etching barrier layer 15 for the storage electrode in the region where the storage electrode is to be formed using the first photoresist pattern 19 as a mask. Is defined as the storage electrode region 21.
상기 제1감광막패턴(19)을 제거하고, 상기 저장전극 콘택플러그(13)에 접속되는 저장전극용 도전층(23)을 전체표면상부에 형성한다. 이때, 상기 저장전극용도전층(23)은 고농도의 불순물이 도핑된 비정질 실리콘막과 저농도의 불순물이 도핑된 비정질 실리콘막의 적층구조로 형성된 것이다.The first photoresist pattern 19 is removed, and a conductive layer 23 for storage electrodes connected to the storage electrode contact plug 13 is formed on the entire surface. At this time, the storage electrode conductive layer 23 is formed of a stacked structure of an amorphous silicon film doped with a high concentration of impurities and an amorphous silicon film doped with a low concentration of impurities.
도 1c를 참조하면, 상기 저장전극 영역(21)을 매립하는 제2감광막(25)을 전체표면상부에 평탄화시켜 형성한다.Referring to FIG. 1C, the second photoresist layer 25 filling the storage electrode region 21 is planarized on the entire surface.
도 1d를 참조하면, 상기 저장전극용 산화막(17)이 노출될때까지 평탄화식각하여 상기 저장전극 영역(21) 내에만 상기 저장전극용 도전층(23) 남긴다. 이때, 상기 평탄화식각공정은 CMP ( chemical mechanical polishing ) 공정으로 실시한다. 그러나, 상기 CMP 공정은 높은 단가의 신규장비를 필요로 하여 생산 단가를 상승시킨다.Referring to FIG. 1D, the planarization etching process is performed until the storage electrode oxide layer 17 is exposed, leaving only the storage electrode conductive layer 23 in the storage electrode region 21. In this case, the planarization etching process is performed by a chemical mechanical polishing (CMP) process. However, the CMP process requires a high cost of new equipment and increases the production cost.
상기 저장전극용 도전층(23) 표면에 반구형 폴리실리콘(27)을 형성하여 상기 저장전극을 형성한다.The storage electrode is formed by forming a hemispherical polysilicon 27 on the surface of the conductive layer 23 for the storage electrode.
후속공정으로 상기 저장전극용 산화막(17)을 제거하고 상기 저장전극용 도전층(23) 및 반구형 폴리실리콘(27)으로 형성된 저장전극의 표면에 유전체막(도시안됨)과 플레이트전극(도시안됨)을 형성하여 캐패시터를 형성한다.In a subsequent process, the storage electrode oxide layer 17 is removed and a dielectric film (not shown) and a plate electrode (not shown) are formed on the surface of the storage electrode formed of the conductive layer 23 and the hemispherical polysilicon 27 for the storage electrode. To form a capacitor.
도 2 는 종래기술의 제2실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도로서, 상기 도 1c 의 후속공정을 도시한다.FIG. 2 is a cross-sectional view illustrating a method of forming a capacitor of a semiconductor device in accordance with a second embodiment of the prior art, and illustrates a subsequent process of FIG. 1C.
도 2를 참조하면, 상기 도 1c 의 공정후에 고밀도 플라즈마를 이용한 에치백 공정으로 상기 제2감광막(25)과 저장전극용 도전층(23)을 식각하여 상기 저장전극용 산화막(17)을 노출시킨다. 이때, 상기 저장전극용 도전층(23)은 상기 저장전극 영역(21)의 측벽에 스페이서 형태로 형성되어 남게된다. 그로 인하여, 상기저장전극용 도전층(23)을 형성하는 고농도의 불순물이 도핑된 폴리실리콘막이 노출되어 반구형 폴리실리콘의 성장이 억제된다.Referring to FIG. 2, after the process of FIG. 1C, the second photoresist layer 25 and the storage electrode conductive layer 23 are etched by an etch back process using a high density plasma to expose the storage electrode oxide layer 17. . In this case, the storage electrode conductive layer 23 is formed to remain in the form of a spacer on the side wall of the storage electrode area 21. Therefore, the polysilicon film doped with a high concentration of impurities forming the conductive layer 23 for the storage electrode is exposed to suppress the growth of the hemispherical polysilicon.
도 3 은 상기 도 2 의 ⓐ 부분을 도시한 사진으로서, 반구형 폴리실리콘이 형성되지 않은 것을 도시한 사진이다.FIG. 3 is a photograph showing part ⓐ of FIG. 2, wherein a hemispherical polysilicon is not formed.
상기한 바와 같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은,As described above, a method of forming a capacitor of a semiconductor device according to the prior art,
고밀도 플라즈마를 이용한 에치백 공정을 이용하여 저장전극을 형성하는 경우에 있어 저장전극 영역 상측에 위치한 저장전극의 표면에 반구형 폴리실리콘이 성장되지 않고, 평타화식각공정을 이용한 저장전극을 형성하는 경우 저장전극 영역 상측의 저장전극용 도전층 손실이 없어 반구형 폴리실리콘의 성장에 어려움이 없지만 고가의 신규장비를 사용하여야 하므로 생산 단가를 증가시키는 문제점이 있다.In the case of forming the storage electrode using the etchback process using a high density plasma, the hemispherical polysilicon is not grown on the surface of the storage electrode located above the storage electrode region, and the storage electrode is formed using the planarization etching process. There is no difficulty in the growth of hemispherical polysilicon because there is no loss of the conductive layer for the storage electrode on the upper side of the electrode region, but there is a problem of increasing the production cost because expensive new equipment must be used.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 저장전극용 도전층이 형성된 상측에 단차피복성이 나쁜 절연막을 증착하여 에치백 공정시 상기 저장전극용 도전층이 스페이서 형태로 식각되지 않도록 함으로써 반구형 폴리실리콘의 성장을 용이하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.The present invention is to solve the problem according to the prior art, by depositing an insulating film having a poor step coverage on the upper side of the conductive layer for the storage electrode is formed so that the conductive layer for the storage electrode is not etched in the spacer form during the etch back process Accordingly, an object of the present invention is to provide a method for forming a capacitor of a semiconductor device that facilitates the growth of hemispherical polysilicon.
도 1a 내지 도 1d 는 종래기술의 제1실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.1A to 1D are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to a first embodiment of the prior art.
도 2 는 종래기술의 제2실시예에 따른 반도체소자의 형성방법을 도시한 단면도.2 is a cross-sectional view showing a method of forming a semiconductor device in accordance with a second embodiment of the prior art;
도 3 은 상기 도 2b 의 ⓐ 부분을 상세하게 도시한 사진.Figure 3 is a photograph showing in detail the part ⓐ of Figure 2b.
도 4a 내지 도 4c 는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.4A to 4C are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a first embodiment of the present invention.
도 5 는 상기 도 4c 의 ⓑ 부분을 상세하게 도시한 사진.Figure 5 is a photograph showing in detail the ⓑ part of Figure 4c.
도 6a 및 도 6b 는 본 발명의 제2실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.6A and 6B are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a second embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
11 : 하부절연층 13 : 저장전극 콘택플러그11: lower insulating layer 13: storage electrode contact plug
15,41,61 : 식각장벽층 17,43,63 : 저장전극용 산화막15,41,61: etching barrier layer 17,43,63: oxide film for storage electrode
19 : 제1감광막패턴 21,45,65 : 저장전극 영역19: first photoresist pattern 21, 45, 65: storage electrode region
23,47,67 : 저장전극용 도전층 25, : 제2감광막패턴23,47,67: conductive layer 25 for storage electrode: second photoresist pattern
27 : 반구형 폴리실리콘 49,69 : 산화막27: hemispherical polysilicon 49,69: oxide film
51 : 감광막51: photosensitive film
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,In order to achieve the above object, a method of forming a capacitor of a semiconductor device according to the present invention,
저장전극 콘택플러그가 구비되는 하부절연층을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact plug;
상기 하부절연층 상부에 식각장벽층 및 저장전극용 산화막을 형성하는 공정과,Forming an etch barrier layer and an oxide film for a storage electrode on the lower insulating layer;
저장전극 마스크를 이용한 사진식각공정으로 상기 저장전극용 산화막 및 식각장벽층을 식각하여 상기 저장전극 콘택플러그가 노출되는 저장전극 영역을 정의하는 공정과,Defining a storage electrode region to which the storage electrode contact plug is exposed by etching the storage electrode oxide layer and the etching barrier layer by a photolithography process using a storage electrode mask;
상기 저장전극 콘택플러그에 접속되는 저장전극용 도전층을 전체표면상부에 형성하는 공정과,Forming a conductive layer for a storage electrode connected to the storage electrode contact plug on an entire surface thereof;
상기 저장전극용 도전층 상부에 산화막을 형성하되, 상기 저장전극 영역의 상측에 상기 저장전극용 도전층 측면 및 상부에 오버행 형태로 형성하는 공정과,Forming an oxide film on the conductive layer for the storage electrode, and forming an oxide layer on the side and the upper portion of the conductive layer for the storage electrode on the storage electrode region;
상기 저장전극 영역을 매립하는 감광막을 전체표면상부에 평탄화시켜 형성하는 공정과,Forming a photoresist film filling the storage electrode region by planarization over an entire surface thereof;
상기 저장전극용 산화막이 노출될 때까지 상기 감광막, 산화막 및 저장전극용 도전층을 고밀도 플라즈마로 에치백하고 후속공정으로 상기 저장전극용 도전층 표면에 반구형 폴리실리콘을 공정을 포함하는 것과,Etching back the photosensitive film, the oxide film, and the conductive layer for the storage electrode with a high-density plasma until the oxide for the storage electrode is exposed, and subsequently performing hemispherical polysilicon on the surface of the conductive layer for the storage electrode;
상기 저장전극용 도전층은 고농도의 불순물이 도핑된 비정질 실리콘막과 저농도의 불순물이 도핑된 비정질 실리콘막의 적층구조로 형성하는 것과,Wherein the conductive layer for the storage electrode is formed of a laminated structure of an amorphous silicon film doped with a high concentration of impurities and an amorphous silicon film doped with a low concentration of impurities,
상기 산화막은 500∼700 와트의 전력, 8∼9 Torr 의 압력, 300∼400 ℃ 의 온도, 400∼600 sccm 의 O2 유량 및 500∼800 sccm 의 Si(OC2H5)4 유량을 이용하여 200∼300 Å 두께로 형성하는 것과,The oxide film is 200-300 kW using a power of 500-700 watts, a pressure of 8-9 Torr, a temperature of 300-400 ° C., an O 2 flow rate of 400-600 sccm and a Si (OC 2 H 5) 4 flow rate of 500-800 sccm. To form a thickness,
상기 산화막의 에치백 공정은 TCP ( transformer coupled plasma ), RIE ( reactive ion etching ), MERIE ( magnetic enhancement RIE ) 또는 ICP ( inductively coupled plasma ) 형태의 플라즈마 소오스를 이용한 에처 ( etcher )에서 60∼80 sccm 의 F 계 가스 와 10∼40 sccm 의 O2 플라즈마를 이용하여 실시하는 것을 제1특징으로 한다.The etchback process of the oxide film is 60 to 80 sccm in an etcher using a plasma source in the form of a transformer coupled plasma (TCP), reactive ion etching (RIE), magnetic enhancement RIE (MERIE) or inductively coupled plasma (ICP). The first feature is to use an F-based gas and an O 2 plasma of 10 to 40 sccm.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,In addition, the capacitor forming method of the semiconductor device according to the present invention in order to achieve the above object,
저장전극 콘택플러그가 구비되는 하부절연층을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact plug;
상기 하부절연층 상부에 식각장벽층 및 저장전극용 산화막을 형성하는 공정과,Forming an etch barrier layer and an oxide film for a storage electrode on the lower insulating layer;
저장전극 마스크를 이용한 사진식각공정으로 상기 저장전극용 산화막 및 식각장벽층을 식각하여 상기 저장전극 콘택플러그가 노출되는 저장전극 영역을 정의하는 공정과,Defining a storage electrode region to which the storage electrode contact plug is exposed by etching the storage electrode oxide layer and the etching barrier layer by a photolithography process using a storage electrode mask;
상기 저장전극 콘택플러그에 접속되는 저장전극용 도전층을 전체표면상부에 형성하는 공정과,Forming a conductive layer for a storage electrode connected to the storage electrode contact plug on an entire surface thereof;
전체표면상부에 단차피복성이 나쁜 산화막을 형성하되, 상기 저장전극 영역 상측의 저장전국용 도전층 측면 및 상부에 형성하며 상기 저장전극 영역을 상측을 막는 공정과,Forming an oxide film having a poor step coverage on the entire surface, and forming the oxide film on the side and top of the conductive layer for storage nations above the storage electrode region and blocking the storage electrode region from above;
상기 저장전극용 산화막이 노출될 때까지 상기 감광막, 산화막 및 저장전극용 도전층을 고밀도 플라즈마로 에치백하고 후속공정으로 상기 저장전극용 도전층표면에 반구형 폴리실리콘을 공정을 포함하는 것과,Etching back the photosensitive film, the oxide film, and the conductive layer for the storage electrode with a high-density plasma until the oxide for the storage electrode is exposed, and subsequently performing hemispherical polysilicon on the surface of the conductive layer for the storage electrode;
상기 저장전극용 도전층은 고농도의 불순물이 도핑된 비정질 실리콘막과 저농도의 불순물이 도핑된 비정질 실리콘막의 적층구조로 형성하는 것과,Wherein the conductive layer for the storage electrode is formed of a laminated structure of an amorphous silicon film doped with a high concentration of impurities and an amorphous silicon film doped with a low concentration of impurities,
상기 산화막은 500∼700 와트의 전력, 8∼9 Torr 의 압력, 300∼400 ℃ 의 온도, 400∼600 sccm 의 O2 유량 및 500∼800 sccm 의 Si(OC2H5)4 유량을 이용하여 400∼700 Å 두께로 형성하는 것과,The oxide film is 400-700 kW using a power of 500-700 watts, a pressure of 8-9 Torr, a temperature of 300-400 ° C., an O 2 flow rate of 400-600 sccm and a Si (OC 2 H 5) 4 flow rate of 500-800 sccm. To form a thickness,
상기 산화막의 에치백 공정은 TCP, RIE, MERIE 또는 ICP 형태의 플라즈마 소오스를 이용한 에처 ( etcher )에서 60∼80 sccm 의 F 계 가스 와 10∼40 sccm 의 O2 플라즈마를 이용하여 실시하는 것을 제2특징으로 한다.The etchback process of the oxide film is performed by using 60 to 80 sccm F-based gas and 10 to 40 sccm O2 plasma in an etcher using a plasma source in the form of TCP, RIE, MERIE or ICP. It is done.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 4a 내지 도 4b는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.4A through 4B are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a first embodiment of the present invention.
도 4a를 참조하면, 반도체기판(도시안됨)에 소자분리막(도시안됨), 워드라인(도시안됨), 랜딩 플러그 폴리(도시안됨), 비트라인(도시안됨) 및 저장전극 콘택플러그(도시안됨)가 형성된 하부절연층(도시안됨)을 형성한다. 이때, 상기 저장전극 콘택플러그는 저장전극 콘택마스크를 이용한 사진식각공정으로 저장전극 콘택홀(도시안됨)을 형성하고 이를 매립하여 형성한다.Referring to FIG. 4A, an isolation layer (not shown), a word line (not shown), a landing plug poly (not shown), a bit line (not shown), and a storage electrode contact plug (not shown) may be formed on a semiconductor substrate (not shown). A lower insulating layer (not shown) is formed. In this case, the storage electrode contact plug is formed by forming a storage electrode contact hole (not shown) by a photolithography process using a storage electrode contact mask and filling it.
전체표면상부에 식각장벽층(41) 및 저장전극용 산화막(43)을 형성한다. 이때, 상기 식각장벽층(41)은 질화막으로 형성하고 상기 저장전극용 산화막(43)은 BPSG, PSG, PECVD 방법으로 형성된 TEOS 등과 같이 유동성이 우수한 산화 절연막으로 형성한다.An etch barrier layer 41 and an oxide film 43 for storage electrodes are formed on the entire surface. In this case, the etching barrier layer 41 is formed of a nitride film, and the oxide film 43 for the storage electrode is formed of an oxide insulating film having excellent fluidity such as TEOS formed by BPSG, PSG, PECVD, or the like.
상기 저장전극용 산화막(43) 상부에 감광막패턴(도시안됨)을 형성한다. 이때, 상기 감광막패턴은 전체표면상부에 감광막을 도포하고 저장전극 마스크(도시안됨)를 이용한 노광 및 현상하여 형성한다.A photoresist pattern (not shown) is formed on the storage electrode oxide layer 43. In this case, the photoresist pattern is formed by applying a photoresist on the entire surface and exposing and developing using a storage electrode mask (not shown).
상기 감광막패턴을 마스크로 하여 저장전극이 형성될 영역의 상기 저장전극용 산화막(43) 및 식각장벽층(41)을 식각함으로써 상기 저장전극 콘택플러그가 노출되는 저장전극 영역(45)을 정의한다.By using the photoresist pattern as a mask, the storage electrode oxide plug 43 and the etching barrier layer 41 in the region where the storage electrode is to be formed are etched to define the storage electrode region 45 to which the storage electrode contact plug is exposed.
상기 감광막패턴을 제거하고, 상기 저장전극 콘택플러그에 접속되는 저장전극용 도전층(47)을 전체표면상부에 형성한다. 이때, 상기 저장전극용 도전층(47)은 고농도의 불순물이 도핑된 비정질 실리콘막과 저농도의 불순물이 도핑된 비정질 실리콘막의 적층구조로 형성된 것이다.The photosensitive film pattern is removed, and a conductive layer 47 for a storage electrode connected to the storage electrode contact plug is formed on the entire surface. In this case, the storage electrode conductive layer 47 is formed of a stacked structure of an amorphous silicon film doped with a high concentration of impurities and an amorphous silicon film doped with a low concentration of impurities.
상기 저장전극용 도전층(47) 상부에 산화막(49)을 형성한다. 이때, 상기 산화막(49)은 500∼700 와트의 전력, 8∼9 Torr 의 압력, 300∼400 ℃ 의 온도, 400∼600 sccm 의 O2 유량 및 500∼800 sccm 의 Si(OC2H5)4 유량을 이용하여 200∼300 Å 의 두께로 형성한다.An oxide film 49 is formed on the conductive layer 47 for the storage electrode. At this time, the oxide film 49 uses a power of 500 to 700 watts, a pressure of 8 to 9 Torr, a temperature of 300 to 400 ° C., an O 2 flow rate of 400 to 600 sccm, and a Si (OC 2 H 5) 4 flow rate of 500 to 800 sccm. To form a thickness of 200 to 300 mm 3.
상기 저장전극 영역(45)을 매립하는 감광막(51)을 전체표면상부에 평탄화시켜 형성한다.The photoresist film 51 filling the storage electrode region 45 is formed by planarization over the entire surface.
도 4b 및 도 4c 를 참조하면, 상기 저장전극용 산화막(43)이 노출될 때까지 고밀도 플라즈마를 이용하여 상기 감광막(51), 산화막(49) 및 저장전극용 도전층(47)을 에치백한다. 이때, 상기 저장전극용 도전층(47)의 측면이 식각되는현상을 상기 산화막(49)이 방지하여 상기 저장전극 영역(45) 내에 저장전극용 도전층(47)이 그대로 남게 된다.4B and 4C, the photosensitive film 51, the oxide film 49, and the storage electrode conductive layer 47 are etched back using a high density plasma until the storage electrode oxide film 43 is exposed. . In this case, the oxide layer 49 prevents the side surface of the storage electrode conductive layer 47 from being etched so that the storage electrode conductive layer 47 remains in the storage electrode region 45.
여기서, 상기 산화막의 에치백 공정은 TCP, RIE, MERIE 또는 ICP 형태의 플라즈마 소오스를 이용한 에처 ( etcher )에서 60∼80 sccm 의 F 계 가스 와 10∼40 sccm 의 O2 플라즈마를 이용하여 실시한다.Here, the etchback process of the oxide film is performed using an F-based gas of 60 to 80 sccm and an O 2 plasma of 10 to 40 sccm in an etcher using a plasma source of TCP, RIE, MERIE or ICP type.
후속공정으로, 상기 산화막(49)을 HF 용액이나 BOE ( buffered oxide etchant ) 용액을 이용하여 제거하고 상기 저장전극용 도전층(47) 표면에 반구형 폴리실리콘(도시안됨)을 형성하여 상기 저장전극을 형성하고, 유전체막(도시안됨)과 플레이트전극(도시안됨)을 형성하여 캐패시터를 형성한다.In a subsequent process, the oxide layer 49 is removed using a HF solution or a buffered oxide etchant (BOE) solution, and a hemispherical polysilicon (not shown) is formed on a surface of the conductive layer 47 for the storage electrode to form the storage electrode. A capacitor is formed by forming a dielectric film (not shown) and a plate electrode (not shown).
도 5 는 상기 도 4c 의 ⓑ 부분에 반구형 폴리실리콘을 성장시킨 것을 도시한 사진으로서, 반구형 폴리실리콘이 상기 저장전극 영역(45)의 저장전극용 도전층(47) 전 표면에 형성된 것을 알 수 있다.FIG. 5 is a photograph showing growth of hemispherical polysilicon in ⓑ of FIG. 4C, and it can be seen that hemispherical polysilicon is formed on the entire surface of the storage electrode conductive layer 47 of the storage electrode region 45. .
도 6a 및 도 6b 는 본 발명의 제2실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.6A and 6B are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a second embodiment of the present invention.
도 6a를 참조하면, 반도체기판(도시안됨)에 소자분리막(도시안됨), 워드라인(도시안됨), 랜딩 플러그 폴리(도시안됨), 비트라인(도시안됨) 및 저장전극 콘택플러그(도시안됨)가 형성된 하부절연층(도시안됨)을 형성한다. 이때, 상기 저장전극 콘택플러그는 저장전극 콘택마스크를 이용한 사진식각공정으로 저장전극 콘택홀(도시안됨)을 형성하고 이를 매립하여 형성한다.Referring to FIG. 6A, an isolation layer (not shown), a word line (not shown), a landing plug poly (not shown), a bit line (not shown), and a storage electrode contact plug (not shown) may be formed on a semiconductor substrate (not shown). A lower insulating layer (not shown) is formed. In this case, the storage electrode contact plug is formed by forming a storage electrode contact hole (not shown) by a photolithography process using a storage electrode contact mask and filling it.
전체표면상부에 식각장벽층(61) 및 저장전극용 산화막(63)을 형성한다. 이때, 상기 식각장벽층(61)은 질화막으로 형성하고 상기 저장전극용 산화막(63)은 BPSG, PSG, PECVD방법의 TEOS 등과 같이 유동성이 우수한 산화 절연막으로 형성한다.An etch barrier layer 61 and an oxide film 63 for a storage electrode are formed on the entire surface. In this case, the etching barrier layer 61 is formed of a nitride film, and the storage electrode oxide film 63 is formed of an oxide insulating film having excellent fluidity such as BPSG, PSG, and TEOS of PECVD.
상기 저장전극용 산화막(63) 상부에 감광막패턴(도시안됨)을 형성한다. 이때, 상기 감광막패턴은 전체표면상부에 감광막을 도포하고 저장전극 마스크(도시안됨)를 이용한 노광 및 현상하여 형성한다.A photoresist pattern (not shown) is formed on the storage electrode oxide layer 63. In this case, the photoresist pattern is formed by applying a photoresist on the entire surface and exposing and developing using a storage electrode mask (not shown).
상기 감광막패턴을 마스크로 하여 저장전극이 형성될 영역의 상기 저장전극용 산화막(63) 및 식각장벽층(61)을 식각함으로써 상기 저장전극 콘택플러그가 노출되는 저장전극 영역(65)을 정의한다.The storage electrode region 65 to which the storage electrode contact plug is exposed is defined by etching the storage electrode oxide layer 63 and the etching barrier layer 61 in the region where the storage electrode is to be formed using the photoresist pattern as a mask.
상기 감광막패턴을 제거하고, 상기 저장전극 콘택플러그에 접속되는 저장전극용 도전층(67)을 전체표면상부에 형성한다. 이때, 상기 저장전극용 도전층(67)은 고농도의 불순물이 도핑된 비정질 실리콘막과 저농도의 불순물이 도핑된 비정질 실리콘막의 적층구조로 형성된 것이다.The photosensitive film pattern is removed, and a conductive electrode layer 67 for storage electrodes connected to the storage electrode contact plug is formed on the entire surface. In this case, the storage electrode conductive layer 67 is formed of a stacked structure of an amorphous silicon film doped with a high concentration of impurities and an amorphous silicon film doped with a low concentration of impurities.
상기 저장전극용 도전층(67) 상부에 산화막(69)을 형성한다. 이때, 상기 산화막(69)은 상기 도 4a 의 산화막(49) 증착공정과 같은 조건의 PECVD 방법을 이용하여 400 ∼ 700 Å 두께만큼 형성함으로써 상기 저장전극 영역(65) 상측의 상기 저장전극용 도전층(67) 측면 및 상부에 형성되어 상기 저장전극 영역(65)의 상부를 막는다.An oxide film 69 is formed on the conductive layer 67 for the storage electrode. In this case, the oxide film 69 is formed to have a thickness of 400 to 700 Å by using a PECVD method under the same conditions as the deposition process of the oxide film 49 of FIG. 4A, so that the conductive layer for the storage electrode above the storage electrode region 65 is formed. (67) It is formed on the side and top to block the upper portion of the storage electrode region (65).
도 6b 를 참조하면, 상기 저장전극용 산화막(63)이 노출될 때까지 고밀도 플라즈마를 이용하여 상기 산화막(69)과 저장전극용 도전층(67)을 에치백한다. 이때, 상기 저장전극용 도전층(67)의 측면이 식각되는 현상을 상기 산화막(69)이 방지하여 상기 저장전극 영역(65) 내에 저장전극용 도전층(67)이 그대로 남게 된다.Referring to FIG. 6B, the oxide film 69 and the storage electrode conductive layer 67 are etched back using a high density plasma until the storage electrode oxide film 63 is exposed. In this case, the oxide layer 69 prevents the side surface of the storage electrode conductive layer 67 from being etched so that the storage electrode conductive layer 67 remains in the storage electrode region 65.
여기서, 상기 산화막(69)의 에치백 공정은 TCP, RIE, MERIE 또는 ICP 형태의 플라즈마 소오스를 이용한 에처 ( etcher )에서 60∼80 sccm 의 F 계 가스 와 10∼40 sccm 의 O2 플라즈마를 이용하여 실시한다.Here, the etch back process of the oxide film 69 is carried out using 60 to 80 sccm F-based gas and 10 to 40 sccm O2 plasma in an etcher using a plasma source in the form of TCP, RIE, MERIE or ICP. do.
후속공정으로, 상기 산화막(49)을 HF 용액이나 BOE ( buffered oxide etchant ) 용액을 이용하여 제거하고, 상기 저장전극용 도전층(67) 표면에 반구형 폴리실리콘(도시안됨)을 형성하여 상기 저장전극을 형성한 다음, 유전체막(도시안됨)과 플레이트전극(도시안됨)을 형성하여 캐패시터를 형성한다.In a subsequent process, the oxide layer 49 is removed using a HF solution or a buffered oxide etchant (BOE) solution, and a hemispherical polysilicon (not shown) is formed on a surface of the conductive layer 67 for the storage electrode. Next, a dielectric film (not shown) and a plate electrode (not shown) are formed to form a capacitor.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 형성방법은, 고가의 평탄화 식각장비 없이 저장전극 영역에 반구형 폴리실리콘이 형성된 저장전극을 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 하는 효과를 제공한다.As described above, in the method of forming a semiconductor device according to the present invention, a storage electrode in which a hemispherical polysilicon is formed in a storage electrode region without expensive planarization etching equipment is formed to ensure a sufficient capacitance for high integration of the semiconductor device. Provide effect.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0001702A KR100507366B1 (en) | 2003-01-10 | 2003-01-10 | A method for forming a capacitor of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0001702A KR100507366B1 (en) | 2003-01-10 | 2003-01-10 | A method for forming a capacitor of a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040064839A true KR20040064839A (en) | 2004-07-21 |
| KR100507366B1 KR100507366B1 (en) | 2005-08-05 |
Family
ID=37355241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0001702A KR100507366B1 (en) | 2003-01-10 | 2003-01-10 | A method for forming a capacitor of a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100507366B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861367B1 (en) * | 2007-05-17 | 2008-10-01 | 주식회사 하이닉스반도체 | Method for forming capacitor of semiconductor memory device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3187364B2 (en) * | 1998-02-19 | 2001-07-11 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| KR20000003644A (en) * | 1998-06-29 | 2000-01-25 | 김영환 | Method for manufacturing capacitor of semiconductor devices |
| US6423626B1 (en) * | 1998-11-02 | 2002-07-23 | Micron Technology, Inc. | Removal of metal cusp for improved contact fill |
| KR100333644B1 (en) * | 1999-06-30 | 2002-04-24 | 박종섭 | A method for forming storage node in semiconductor device using selective hemi-spherical silicon grain |
| KR20030002878A (en) * | 2001-06-30 | 2003-01-09 | 주식회사 하이닉스반도체 | Method of forming bottom electrode of capacitor |
-
2003
- 2003-01-10 KR KR10-2003-0001702A patent/KR100507366B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861367B1 (en) * | 2007-05-17 | 2008-10-01 | 주식회사 하이닉스반도체 | Method for forming capacitor of semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100507366B1 (en) | 2005-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100322536B1 (en) | Forming method of a polysilicon contact plug using etch-back and manufacturing method of a semiconductor device using the same | |
| US6849539B2 (en) | Semiconductor device and method of fabricating the same | |
| TWI281231B (en) | Method for forming storage node of capacitor in semiconductor device | |
| US5895250A (en) | Method of forming semicrown-shaped stacked capacitors for dynamic random access memory | |
| JP4111427B2 (en) | Capacitor manufacturing method for semiconductor device | |
| KR100846099B1 (en) | Method of manufacturing semiconductor device including recessed channel transistor | |
| TW200535990A (en) | Forming method of self-aligned contact for semiconductor device | |
| TW200522203A (en) | Method for fabricating semiconductor device | |
| KR19980020386A (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100507366B1 (en) | A method for forming a capacitor of a semiconductor device | |
| US20040209429A1 (en) | Method of forming bit line contact | |
| KR100680948B1 (en) | Method for manufacturing storage node contact of semiconductor device | |
| KR20030047373A (en) | A method for forming a capacitor of a semiconductor device | |
| KR20040049659A (en) | A method for forming a capacitor of a semiconductor device | |
| KR100360150B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100307968B1 (en) | Method of forming interlevel dielectric layers of semiconductor device provided with plug-poly | |
| TW552673B (en) | A method of fabricating a semiconductor device | |
| KR100365944B1 (en) | Forming method for storage node of semiconductor device | |
| KR100609531B1 (en) | A method for forming a capacitor of a semiconductor device | |
| TW298677B (en) | Fabrication method of cup-shaped capacitors for DRAM | |
| KR100350765B1 (en) | A forming method of semiconductor | |
| KR20010058980A (en) | Method for manufacturing capacitor in semiconductor device | |
| KR20050002351A (en) | A method for forming a storage node of a semiconductor device | |
| KR20030049390A (en) | Method for forming of landing plug | |
| KR20050067476A (en) | Method for manufacturing capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |