KR20040062166A - 유기전계 발광소자와 그 제조방법 - Google Patents

유기전계 발광소자와 그 제조방법 Download PDF

Info

Publication number
KR20040062166A
KR20040062166A KR1020020088494A KR20020088494A KR20040062166A KR 20040062166 A KR20040062166 A KR 20040062166A KR 1020020088494 A KR1020020088494 A KR 1020020088494A KR 20020088494 A KR20020088494 A KR 20020088494A KR 20040062166 A KR20040062166 A KR 20040062166A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
gate
organic light
blocking pattern
Prior art date
Application number
KR1020020088494A
Other languages
English (en)
Other versions
KR100515465B1 (ko
Inventor
고두현
이광연
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0088494A priority Critical patent/KR100515465B1/ko
Publication of KR20040062166A publication Critical patent/KR20040062166A/ko
Application granted granted Critical
Publication of KR100515465B1 publication Critical patent/KR100515465B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 유기전계 발광소자에 관한 것으로, 특히 격벽의 영향으로 이 부분에서 불균일하게 발생하는 빛을 차단하는 동시에, 보조용량(storage capacitance)을 더욱 확보할 수 있는 유기전계 발광소자의 구성과 그 제조방법에 관한 것이다.
종래에는, 화소영역의 경계에 구성한 격벽에 의해 발광층이 고르게 구성되지 못하여, 상기 격벽 부근에서 발광상태가 불균일 하였다.
이를 해결하기 위해, 격벽의 하부에 신호가 인가되는 별도의 차단층을 더욱 구성하고, 상기 차단층의 상부로 전원배선을 연장하여 구성한다.
이러한 구조는 빛샘을 차단할 수 있고, 보조 용량을 더욱 확보할 수 있는 구조이므로 고화질의 유기전계 발광소자를 제작할 수 있는 장점이 있다.

Description

유기전계 발광소자와 그 제조방법{The organic electro-luminescence device and method for fabricating of the same}
본 발명은 유기전계 발광소자에 관한 것으로 특히, 불균일한 발과영역을 차단하고 보조 용량을 더욱 확보할 수 있는 유기전계 발광소자의 구성과 그 제조방법에 관한 것이다.
일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.
상기 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.
상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.
따라서, 소형의 표시소자에 적용할 경우에는 상기 수동 매트릭스형 유기전계발광소자를 사용하는 반면, 대면적의 표시소자에 적용할 경우에는 상기 능동매트릭스형 유기전계 발광소자를 사용한다.
이하, 도 1를 참조하여 종래의 능동 매트릭스형 유기전계 발광소자의 구성을 설명한다.
도 1은 종래에 따른 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 유기전계 발광소자(10)는 투명한 제 1 기판(12)의 상부에 박막트랜지스터(T)어레이부(14)와, 박막트랜지스터 어레이부(14)의 상부에 제 1 전극(16)과 유기 발광층(18)과 제 2 전극(20)이 구성된다.
이때, 상기 발광층(18)은 적(R),녹(G),청(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.
상기 제 1 기판(12)이 흡습제(22)가 부착된 제 2 기판(28)과 실런트(26)를 통해 합착되므로서 캡슐화된 유기전계 발광소자(10)가 완성된다.
이때, 상기 흡습제(22)는 캡슐내부에 침투할 수 있는 수분과 산소를 제거하기 위한 것이며, 기판(28)의 일부를 식각하고 식각된 부분에 흡습제(22)를 채우고 테이프(25)로 고정한다.
도 2는 종래의 유기전계 발광소자에 구성되는 박막트랜지스터 어레이부를 개략적으로 도시한 평면도이다.
일반적으로, 능동 매트릭스형 박막트랜지스터 어레이부는 기판(12)에 정의된 다수의 화소마다 스위칭 소자(TS)와 구동 소자(TD)와 스토리지 캐패시터(storage capacitor : CST)가 구성되며, 동작의 특성에 따라 상기 스위칭 소자(TS) 또는 구동 소자(TD)는 각각 하나 이상의 박막트랜지스터의 조합으로 구성될 수 있다.
이때, 상기 기판(12)은 투명한 절연 기판을 사용하며, 그 재질로는 유리나 플라스틱을 예로 들 수 있다.
도시한 바와 같이, 기판(12)상에 서로 소정 간격 이격 하여 일 방향으로 구성된 게이트 배선(32)과, 게이트 배선(32)과 절연막을 사이에 두고 교차하는 데이터 배선(34)이 구성된다.
동시에, 상기 데이터 배선(34)과 평행하게 이격되며 게이트 배선(32)과 교차하는 전원 배선(35)이 구성된다.
상기 스위칭 소자(TS)와 구동 소자(TD)로 각각 게이트 전극(36,38)과 액티브층(40,42)과 소스 전극(46,48) 및 드레인 전극(50,52)을 포함하는 박막트랜지스터가 사용된다.
전술한 구성에서, 상기 스위칭 소자(TS)의 게이트 전극(36)은 상기 게이트 배선(32)과 연결되고, 상기 소스 전극(46)은 상기 데이터 배선(34)과 연결된다.
상기 스위칭 소자(TS)의 드레인 전극(50)은 상기 구동 소자(TD)의 게이트 전극(38)과 콘택홀(54)을 통해 연결된다.
상기 구동 소자(TD)의 소스 전극(48)은 상기 전원 배선(35)과 콘택홀(56)을 통해 연결된다.
또한, 상기 구동 소자(TD)의 드레인 전극(52)은 화소부(P)에 구성된 제 1 전극(16)과 접촉하도록 구성된다.
상기 전원 배선(35)과 그 하부의 다결정 실리콘층인 제 1 전극(15)은 절연막을 사이에 두고 겹쳐져 스토리지 캐패시터(CST)를 형성한다.
전술한 구성에서, 상기 데이터 배선(34)과 전원배선(35)의 상부에 대응하여, 격벽(60)이 형성되며 상기 격벽(60)은 각 화소(P)마다 특정한 색을 발광하는 유기발광층을 격리하는 역할을 하게 된다.
이때, 상기 유기 발광층(미도시)은 고분자 유기 발광층과 저분자 유기 발광층을 사용할 수 있으며, 일반적으로 저분자 유기 발광층의 경우에는 증착방법으로 형성하고, 고분자 유기 발광층의 경우에는 코팅 또는 인쇄 방법을 사용하여 형성한다.
그런데, 상기 유기발광층을 형성하고 경화하는 공정 중, 그 부피가 줄어 들게되고 이 과정에서 상기 격벽(60)의 주변(A)과 화소영역에 대응한 부분(B)의 발광층(미도시)의 두께가 달라지며, 상기 격벽(60)의 주변(A)에서 빛이 불균일하게 발광된다.
이하, 도 3을 참조하여 설명한다.
도 3은 도 2의 Ⅱ-Ⅱ`를 따라 절단한 단면도이다.
(도 2는 평면구성임으로 복잡함을 피하기 위해 제 1전극만을 도시하였으나, 도 3의 구성에서는 발광층을 표시한다.)
도시한 바와 같이, 기판(100)상에 데이터 배선(34)과 전원 배선(35)의 상부에 격벽(60)이 구성되고, 화소영역(P)에 대응하여 제 1 전극(16)이 독립적으로 패턴된다.
상기 격벽(60)사이에 대응하는 제 1 전극(60)의 상부에 앞서 설명한 유기발광층(62)을 형성하게 되는데, 보이는 바와 같이 경화하는 공정 중 유기 발광층의 부피가 줄어들면서, 격벽(60)의 측면에 대응하는 부분(A)과 화소영역의 중심(B)에 대응하는 부분의 두께가 달라진다.
따라서, 상기 격벽(60)의 측면에 대응한 부분(A)에서 발광된 빛은 화소영역의 중심부(B)에서 발광된 빛과 차이를 나타내므로, 유기전계 발광소자의 화질불균일을 초래하는 문제가 있다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 제안된 것으로, 상기 빛샘이 발생하는 부분에 별도의 차단패턴을 구성하여, 빛샘을 방지하는 구성을 제안한다.
또한, 상기 차단패턴의 상부로 설명한 전원배선을 연장하여 구성한다.
이와 같은 구성은 상기 차단패턴에 의해 발광 불균일 영역을 차단할 수 있고, 상기 차단패턴과 전원배선이 이루는 보조용량부에 의해 보조용량을 더욱 확보할 수 있는 구성이므로, 고화질의 유기전계 발광소자를 제작할 수 있는 장점이 있다.
도 1은 종래의 유기전계 발광소자의 한 화소를 개략적으로 도시한 평면도이고,
도 2는 종래의 유기전계 발광소자의 어레이배선 구성을 개략적으로 도시한 평면도이고,
도 3은 도 2의 Ⅱ-Ⅱ`를 따라 절단한 단면도이고,
도 4는 본 발명에 따른 유기전계 발광소자의 한 화소를 확대한 확대 평면도이고,
도 5a 내지 도 5g와 도 6a 내지 도 6g와 도 7a 내지 도 7g는 도 4의 Ⅴ-Ⅴ`,Ⅵ-Ⅵ`,Ⅶ-Ⅶ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 112 : 스위칭 소자의 액티브층
114 : 구동 소자의 액티브층 124 : 차단패턴
130 : 전원 배선 142 : 스위칭 소자의 소스 전극
146 : 스위칭 소자의 드레인 전극 148 : 데이터 배선
150 : 구동소자의 소스 전극 152 : 스위칭 소자의 드레인 전극
158 : 발광부의 제 1 전극 164 : 격벽
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자는 기판 상에 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하는 게이트배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차부에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와; 상기 스위칭 소자의 드레인 전극과 접촉하는 게이트 전극과, 액티브층과, 소스 전극 및 드레인 전극을 포함하는 구동 소자와; 상기 구동소자의 게이트 전극에서 분기되어 상기 화소영역의 양측으로 데이터 배선과 근접하여 수직하게 연장된 차단패턴과; 상기 구동소자의 드레인 전극과 접촉하면서, 상기 게이트 배선과 평행하게 일 방향으로 연장되고, 상기 차단패턴의 상부로 분기된 수직 분기부를 포함하는 전원 배선과; 상기 데이터 배선의 전면 및 차단패턴의 일부에 대응하는 상부에 일 방향으로 연장되어 구성된 격벽과; 상기 화소영역에 대응하여 구성된 투명한 제 1 전극과; 상기 제 1 전극의 상부에 구성된 유기 발광층과; 상기 유기발광층의 상부에 구성된 제 2 전극을 포함한다.
상기 차단패턴은 격벽의 일측과 타측의 하부에 위치하여, 격벽의 주변에서발생하는 발광 불균일 영역을 차단하는 수단이다.
상기 차단패턴을 제 1 전극으로 하고, 상기 차단패턴의 상부에 이와 평면적으로 겹쳐 구성된 전원 배선을 제 2 전극으로 하는 보조 용량부가 구성된다.
본 발명의 특징에 따른 유기전계 발광소자의 제조방법은 기판 상에 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하는 게이트배선과 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차부에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자를 형성하는 단계와; 상기 스위칭 소자의 드레인 전극과 접촉하는 게이트 전극과, 액티브층과, 소스 전극 및 드레인 전극을 포함하는 구동 소자를 형성하는 단계와; 상기 구동소자의 게이트 전극에서 분기되어 상기 화소영역의 양측으로 상기 데이터 배선과 근접하여 수직하게 연장된 차단패턴을 형성하는 단계와; 상기 구동소자의 드레인 전극과 접촉하면서, 상기 게이트 배선과 평행하게 일 방향으로 연장되고, 상기 차단패턴의 상부로 분기된 수직 분기부를 포함하는 전원 배선을 형성하는 단계와; 상기 데이터 배선의 전면 및 차단패턴의 일부에 대응하는 상부에 일 방향으로 연장되어 구성된 격벽을 형성하는 단계와; 상기 화소영역에 대응하여 투명한 제 1 전극을 형성하는 단계와; 상기 화소영역에 대응하는 제 1 전극의 상부에 유기 발광층을 형성하는 단계와; 상기 유기발광층의 상부에 제 2 전극을 형성하는 단계를 포함한다.
상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)이며, 상기 제 1 전극은 인듐-틴-옥사이드(ITO)이고, 상기 제 2 전극은 칼슘(Ca),알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 형성한다.
상기 액티브층은 상기 소스 및 드레인 전극과 접촉하고, 접촉부위에는 n+ 또는 p+, 불순물이 부분적으로 도핑된 다결정 실리콘층이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명의 특징은 격벽 주변의 발광 불균일 영역을 가려주는 차단패턴을 더욱 구성하고, 이를 이용하여 보조 용량부를 더욱 확보할 수 있는 것을 특징으로 한다.
도 4는 본 발명에 따른 유기전계 발광소자의 배선 구성을 개략적으로 도시한 도면이다.
도시한 바와 같이, 기판(100)의 일 방향으로 게이트 배선(126)을 형성하고, 게이트 배선(126)과 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(148)을 형성한다.
상기 게이트 배선(126)과 평행하게 이격되는 동시에, 상기 데이터 배선(148)과 평행한 방향으로 수직하게 분기된 수직부(130(A),130(B))를 포함하는 전원배선(130)을 형성한다.
상기 게이트 배선(126)과 데이터 배선(148)의 교차지점에는 스위칭 소자(TS)와 이에 연결된 구동소자(TD)를 형성한다.
상기 스위칭 및 구동소자(TS,TD)는 각각 게이트 전극(120,122)과 액티브층(다결정층)(112,114)과 소스 전극(142,150)과 드레인 전극(146,152)을 포함하는 박막트랜지스터이며, 상기 스위칭 소자(TS)의 소스 전극(142)은 상기 데이터 배선(148)에 연결하고, 상기 게이트 전극(120)은 게이트 배선(126)과 연결한다.
동시에, 상기 구동소자(TD)의 게이트 전극(122)은 스위칭 소자(TS)의 드레인 전극(146)에 연결하고, 소스 전극(150)은 상기 전원 배선(130)과 연결하고, 드레인 전극(152)은 표시영역에 구성되는 발광부의 제 1 전극(158)과 연결되도록 한다.
전술한 구성에서, 상기 데이터 배선(148)의 상부에는 격벽(164)이 형성되며, 격벽(164)의 양측 하부에는 상기 구동 소자(TD)의 게이트 전극(122)에서 연장된 차단패턴(124)이 상기 격벽(164)을 따라 연장된다. 이때, 상기 차단패턴(124)은 화소영역(P)마다 구성된다.
전술한 구성에서, 상기 차단패턴(124)은 전원배선(130)의 하부에 이와는 평면적으로 겹쳐진 형상으로 구성되며 이로 인해, 상기 차단패턴(124)을 제 1 전극으로 하고 상기 전원배선(130)을 제 2 전극으로 하는 보조 용량부(CST)가 형성된다.
전술한 바와 같은 구성은, 상기 차단패턴(124)으로 인해 격벽(164)의 주변에 발생하는 이상 발광을 차단할 수 있고, 종래에 비래 보조 용량부(CST)를 더욱 확보할 수 있는 구성이다.
이하, 도 5a 내지 도 5g와 도 6a 내지 도 6g와 도 7a 내지 도 7g를 참조하여, 본 발명에 따른 유기전계 발광소자의 제조방법을 설명한다.
도 5a 내지 도 5g와 도 6a 내지 도 6g와 도 7a 내지 도 7g는 4의 Ⅴ-Ⅴ`, Ⅵ-Ⅵ`, Ⅶ-Ⅶ`을 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
(도 5a 내지 도 5g와 도 6a 내지 도 6g와 도 7a 내지 도 7g는 종래의 제조공정을 마스크 공정 순서로 설명한 것이며, 상기 마스크 공정이라 함은 박막을 노광-현상-식각의 순서를 거쳐 소정의 형상으로 패터닝하는 공정을 의미한다. 또한, 스위칭 소자로 사용하는 박막트랜지스터의 액티브층을 폴리 실리콘으로 사용한 코플라나 구조(coplanar structure)의 박막트랜지스터를 중심으로 설명한다.)
먼저, 도 5a와 도 6a돠 7a에 도시한 바와 같이, 기판 상에 스위칭부(S)와 구동부(D)와 표시부(P)를 정의한다.
연속하여, 상기 기판(100)의 전면에 비정질 실리콘(a-Si:H)을 증착한 후 탈수소화 과정과 열을 이용한 결정화 공정을 진행하여, 다결정 실리콘층으로 형성한 후, 이를 패턴하여 상기 스위칭부(S)와 구동부(D)에 각각 제 1, 2 액티브 패턴(112,114)을 형성한다.
상기 제 1, 2 액티브 패턴(112,114)은 각각 제 1 액티브 영역(112a,114a)과 제 2 액티브 영역(112b,114b)으로 정의 될 수 있다.
연속하여, 상기 제 1, 2 액티브 패턴(112,114)이 형성된 기판(100)의 전면에 제 1 절연막인 게이트 절연막(116)과 제 1 금속층(118)차례로 적층한다.
상기 게이트 절연막(116)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 형성하며, 상기 제 1 금속층은 알루미늄(Al)과 알루미늄 합금과 구리(Cu)와 텅스텐(W)과 탄탈륨(Ta)과 몰리브덴(Mo)을을 포함한 도전성 금속그룹 중 선택된 하나로 형성한다.
도 5b와 6b와 도 7b에 도시한 바와 같이, 상기 제 1 금속층을 패턴하여, 상기 스위칭부(S)와 구동부(D)의 각 제 1 액티브 영역(112a,114a)에 대응하는 게이트 절연막(116)의 상부에 게이트 전극(120,122)을 형성한다.
동시에, 상기 스위칭부(S)의 게이트 전극(120)에 연결되고 일 방향으로 연장된 게이트 배선(도 4이 126)을 형성하고, 상기 구동부(D)의 게이트 전극(122)에서 양측으로 분기되어 상기 게이트 배선(도 4이 126)과 평행하지 않은 화소영역(P)의 양측을 따라 연장된 차단패턴(124)을 형성한다.
이때, 상기 차단패턴(124)은 상기 구동부(D)의 게이트 전극(122)과 연결되어 화소영역(P)마다 독립적으로 구성되도록 형성한다.
다음으로, 상기 차단패턴(124)과, 게이트 배선(도 4의 126)과, 상기 스위칭부(S)와 구동부(D)에 대응하여 각각 게이트 전극(120,122)이 형성된 기판(100)의 전면에 p+ 또는 n+를 도핑한 후 활성화하여, 상기 스위칭부(S)와 구동부(D)에 대응하는 제 2 액티브 영역(112b,114b)이 오믹 콘택영역(ohmic contact layer)이 되도록 한다.
상기 차단패턴(124)과, 게이트 배선(도 4의 126)과, 상기 스위칭부(S)와 구동부(D)에 대응하여 각각 게이트 전극(120,122)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나로 제 2 절연막(128)인 층간 절연막을 형성한다.
다음으로, 상기 제 2 절연막(120)이 형성된 기판(100)의 전면에 도전성 금속을 증착하고 패턴하여, 상기 게이트 배선(도 4의 126)과 평행하게 일 방향으로 연장되고, 상기 차단패턴(124)의 상부로 분기되어 차단패턴(124)을 따라 연장된 수직 분기부(130(A),130(B))를 가지는 전원 배선(130)을 형성한다.
도 5c와 도 6c와 도 7c에 도시한 바와 같이, 상기 전원 배선(130)이 형성된 기판(100)의 전면에 앞서 언급한 절연물질 그룹 중 선택된 하나를 증착하여, 제 3 절연막(132)을 형성하고 패턴하여, 상기 스위칭부(S)와 구동부(D)에 대응하는 제 2 액티브영역(112b,114b)을 노출하는 제 1,2,3,4 콘택홀(134a,134b,136a,136b)을 형성하고, 상기 구동부(D)에 구성된 게이트 전극(122)의 끝단 일부를 노출하는 제 5 콘택홀(138)과, 상기 전원배선(130)의 일부를 노출하는 제 6 콘택홀(140)을 형성한다.
도 5d와 도 6d와 도 7d에 도시한 바와 같이, 상기 다수의 콘택홀이 형성된 제 3 절연막(132)의 상부에 전술한 바와 같은 도전성 금속을 증착하고 패턴하여, 상기 스위칭부(S)에 대응하여 노출된 제 2 액티브 영역(112a)과 각각 접촉하는 소스 전극(142)과 드레인 전극(146)과, 소스 전극(142)과 연결되어 상기 게이트 배선(도 4의 126)과 수직하게 교차하는 데이터 배선(148)을 형성하고, 상기구동부(D)에 대응하여 노출된 제 2 액티브 영역(114b)과 각각 접촉하는 소스 전극(150)과 드레인 전극(152)을 형성한다.
동시에, 상기 스위칭 부(S)에 대응하여 형성된 드레인 전극(146)은 상기 구동부(D)에 대응한 게이트 전극(122)과 접촉하도록 구성하고, 상기 구동부(D)에 대응하여 형성한 소스 전극(150)은 상기 노출된 전원배선(130)과 접촉하도록 한다.
전술한 바와 같은 공정으로, 상기 스위칭부(S)에는 스위칭 박막트랜지스터(TS)가 상기 구동부(D)에는 구동 박막트랜지스터(TD)가 형성된다.
도 5e와 도 6e와 도 7e에 도시한 바와 같이, 상기 각 박막트랜지스터(TS,TD)의 소스 전극(142,150)과 드레인 전극(146,152)이 형성된 기판(100)의 전면에 절연막을 도포하여 제 3 절연막인 보호막(154)을 형성한다.
연속하여 상기 보호막을 패턴하여, 상기 구동 박막트랜지스터(TD)를 구성하는 드레인 전극(152)의 일부를 노출하는 드레인 콘택홀(156)을 형성한다.
도 5f와 도 6f와 도 7f에 도시한 바와 같이, 상기 보호막(152)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속 물질 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인 전극(152)과 접촉하면서 화소부(P)에 형성되는 제 1 전극(158)을 형성한다.
상기 제 1 전극(158)은 홀(hole)을 주입하는 홀 주입 전극(anode)이다.
도 5g와 도 6g와 도 7g에 도시한 바와 같이, 상기 제 1 전극(158)이 형성된 기판(100)의 전면에 제 5 절연막(160)을 형성한 후 패턴하여, 상기 제 1 전극(158)을 노출하는 공정을 진행한다.
다음으로, 상기 제 1 전극(158)의 상부의 상기 차단패턴(124)을 포함하는 데이터 배선(148)의 상부에 격벽(160)을 형성한다.
일반적으로, 상기 격벽(160)은 일반적으로 감광성 수지인 아크릴(acryl)계 수지를 패턴하여 형성한다.
다음으로, 상기 격벽(160) 안쪽의 표시부에 대응하여 유기발광물질을 증착 또는 코팅하여 발광층(166)을 형성하고, 상기 발광층(166)의 상부에 알루미늄(Al)과 같은 일 함수가 낮은 금속을 증착하여 제 2 전극(cathode)(168)을 형성한다.
이때, 상기 발광층(166)은 단층 또는 다층으로 구성할 수 있으며, 다층으로 구성할 경우에는 주발광층(166b)과 제 1 전극(158) 사이에 홀 수송층(166a)을 더욱 구성하고, 주 발광층(166b)과 제 2 전극(168)의 전자 수송층(166c)을 더욱 구성한다.
상기 제 2 전극을 형성하는 물질은 알루미늄(Al)과 칼슘(Ca)과 마그네슘(Mg)중 선택된 하나로 형성하거나 리튬플루오린/알루미늄(LIF/Al)의 이중 금속층으로 형성할 수 있다.
전술한 바와 같은 공정을 통해 본 발명에 따른 유기전계 발광소자를 제작할 수 있다.
전술한 바와 같이 제작된 본 발명에 따른 유기전계 발광소자는 상기 게이트 배선을 형성하면서, 화소영역 양측에 위치한 격벽의 일측 및 타측의 하부에 차단패턴을 형성하고, 상기 차단패턴의 상부로 전원 배선을 연장하여 형성하는 것을 특징으로 한다.
전술한 바와 같은 본 발명에 따른 유기전계 발광소자는 상기 차단패턴에 의해 상기 격벽의 주변에서 발생하는 발광 불균일 영역을 가려줄 수 있고, 상기 전원 배선과 차단패턴이 이루는 보조 용량부는 종래보다 용량성을 더욱 확보할 수 있는 구조이다.
따라서, 고화질을 구현하는 유기전계 발광소자를 제작할 수 있는 효과가 있다.

Claims (14)

  1. 기판 상에 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하는 게이트배선과 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차부에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와;
    상기 스위칭 소자의 드레인 전극과 접촉하는 게이트 전극과, 액티브층과, 소스 전극 및 드레인 전극을 포함하는 구동 소자와;
    상기 구동소자의 게이트 전극에서 분기되어 상기 화소영역의 양측으로 데이터 배선과 근접하여 수직하게 연장된 차단패턴과;
    상기 구동소자의 드레인 전극과 접촉하면서, 상기 게이트 배선과 평행하게 일 방향으로 연장되고, 상기 차단패턴의 상부로 분기된 수직 분기부를 포함하는 전원 배선과;
    상기 데이터 배선의 전면 및 차단패턴의 일부에 대응하는 상부에 일 방향으로 연장되어 구성된 격벽과;
    상기 화소영역에 대응하여 구성된 투명한 제 1 전극과;
    상기 제 1 전극의 상부에 구성된 유기 발광층과;
    상기 유기발광층의 상부에 구성된 제 2 전극
    을 포함하는 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 차단패턴은 격벽의 하부에 위치하여, 격벽의 주변에서 발생하는 발광 불균일 영역을 차단하는 수단인 유기전계 발광소자.
  3. 제 1 항에 있어서,
    상기 차단패턴을 제 1 전극으로 하고, 상기 차단패턴의 상부에 이와 평면적으로 겹쳐 구성된 전원 배선을 제 2 전극으로 하는 보조 용량부가 구성된 유기전계 발광소자.
  4. 제 1 항에 있어서,
    상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자.
  5. 제 4 항에 있어서,
    상기 제 1 전극은 인듐-틴-옥사이드(ITO)인 유기전계 발광소자.
  6. 제 4 항에 있어서,
    상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 구성한 유기전계 발광소자.
  7. 제 1 항에 있어서,
    상기 액티브층은 상기 소스 및 드레인 전극과 접촉하고, 접촉부위에는 n+ 또는 p+, 불순물이 부분적으로 도핑된 다결정 실리콘층인 유기전계 발광소자.
  8. 기판 상에 절연막을 사이에 두고 수직하게 교차하여 화소영역을 정의하는 게이트배선과 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 데이터 배선의 교차부에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자를 형성하는 단계와
    상기 스위칭 소자의 드레인 전극과 접촉하는 게이트 전극과, 액티브층과, 소스 전극 및 드레인 전극을 포함하는 구동 소자를 형성하는 단계와;
    상기 구동소자의 게이트 전극에서 분기되어 상기 화소영역의 양측으로 상기 데이터 배선과 근접하여 수직하게 연장된 차단패턴을 형성하는 단계와;
    상기 구동소자의 드레인 전극과 접촉하면서, 상기 게이트 배선과 평행하게일 방향으로 연장되고, 상기 차단패턴의 상부로 분기된 수직 분기부를 포함하는 전원 배선을 형성하는 단계와;
    상기 데이터 배선의 전면 및 차단패턴의 일부에 대응하는 상부에 일 방향으로 연장되어 구성된 격벽을 형성하는 단계와;
    상기 화소영역에 대응하여 투명한 제 1 전극을 형성하는 단계와;
    상기 화소영역에 대응하는 제 1 전극의 상부에 유기 발광층을 형성하는 단계와;
    상기 유기발광층의 상부에 제 2 전극을 형성하는 단계
    를 포함하는 유기전계 발광소자 제조방법.
  9. 제 8 항에 있어서,
    상기 차단패턴은 격벽의 하부에 위치하여, 격벽의 주변에서 발생하는 발광 불균일 영역을 차단하는 수단인 유기전계 발광소자 제조방법.
  10. 제 8 항에 있어서,
    상기 차단패턴을 제 1 전극으로 하고, 상기 차단패턴의 상부에 이와 평면적으로 겹쳐 구성된 전원 배선을 제 2 전극으로 하는 보조 용량부가 형성된 유기전계 발광소자 제조방법.
  11. 제 8 항에 있어서,
    상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자 제조방법.
  12. 제 11 항에 있어서,
    상기 제 1 전극은 인듐-틴-옥사이드(ITO)인 유기전계 발광소자 제조방법.
  13. 제 11 항에 있어서,
    상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 형성된 유기전계 발광소자 제조방법.
  14. 제 8 항에 있어서,
    상기 액티브층은 상기 소스 및 드레인 전극과 접촉하고, 접촉부위에는 n+ 또는 p+, 불순물이 부분적으로 도핑된 다결정 실리콘층인 유기전계 발광소자 제조방법.
KR10-2002-0088494A 2002-12-31 2002-12-31 유기전계 발광소자와 그 제조방법 KR100515465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0088494A KR100515465B1 (ko) 2002-12-31 2002-12-31 유기전계 발광소자와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0088494A KR100515465B1 (ko) 2002-12-31 2002-12-31 유기전계 발광소자와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040062166A true KR20040062166A (ko) 2004-07-07
KR100515465B1 KR100515465B1 (ko) 2005-09-16

Family

ID=37353599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0088494A KR100515465B1 (ko) 2002-12-31 2002-12-31 유기전계 발광소자와 그 제조방법

Country Status (1)

Country Link
KR (1) KR100515465B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562658B1 (ko) * 2004-06-25 2006-03-20 삼성에스디아이 주식회사 발광 표시 장치 및 그 제조방법
KR20190070767A (ko) * 2017-12-13 2019-06-21 엘지디스플레이 주식회사 표시장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6702457B2 (ja) * 2019-02-07 2020-06-03 セイコーエプソン株式会社 電気光学装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562658B1 (ko) * 2004-06-25 2006-03-20 삼성에스디아이 주식회사 발광 표시 장치 및 그 제조방법
KR20190070767A (ko) * 2017-12-13 2019-06-21 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR100515465B1 (ko) 2005-09-16

Similar Documents

Publication Publication Date Title
KR100544436B1 (ko) 유기전계 발광소자와 그 제조방법
KR100435054B1 (ko) 유기전계 발광소자와 그 제조방법
KR100500147B1 (ko) 유기전계 발광소자와 그 제조방법
KR100465883B1 (ko) 유기전계 발광소자와 그 제조방법
US8237351B2 (en) Organic light-emitting display device and method of manufacturing the same
JP4953166B2 (ja) 表示パネルの製造方法
JP4068520B2 (ja) 有機電界発光素子とその製造方法
KR100551131B1 (ko) 유기전계 발광소자와 그 제조방법
KR20030086166A (ko) 유기전계 발광소자와 그 제조방법
KR20080085411A (ko) 유기 발광 표시 패널 및 이의 제조방법
KR20080011829A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US6927536B2 (en) Organic electroluminescent display device with insulating layer patterns and method of fabricating the same
JP3746046B2 (ja) 有機電界発光素子とその製造方法
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR100473999B1 (ko) 유기전계 발광소자와 그 제조방법
KR101950837B1 (ko) 유기전계발광소자 및 그 제조방법
CN113097249A (zh) 电致发光显示器件
KR100590255B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR20100071704A (ko) 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법
KR100515465B1 (ko) 유기전계 발광소자와 그 제조방법
KR20040005421A (ko) 유기전계 발광소자와 그 제조방법
KR100463595B1 (ko) 유기전계 발광소자와 그 제조방법
KR20040008847A (ko) 유기전계 발광소자와 그 제조방법
KR20050068440A (ko) 유기전계 발광소자와 그 제조방법
KR100522252B1 (ko) 유기전계 발광소자와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 15