KR20040059978A - Method for fabricating capacitor in semiconductor device - Google Patents
Method for fabricating capacitor in semiconductor device Download PDFInfo
- Publication number
- KR20040059978A KR20040059978A KR1020020086486A KR20020086486A KR20040059978A KR 20040059978 A KR20040059978 A KR 20040059978A KR 1020020086486 A KR1020020086486 A KR 1020020086486A KR 20020086486 A KR20020086486 A KR 20020086486A KR 20040059978 A KR20040059978 A KR 20040059978A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor device
- thin film
- dielectric thin
- lower electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Abstract
Description
본 발명은 반도체 집적회로의 제조방법에 관한 것으로, 특히 반도체 장치의 캐패시터 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor integrated circuit, and more particularly, to a method for manufacturing a capacitor of a semiconductor device.
반도체 소자, 특히 DRAM(Dynamic Random Access Memory)의 반도체 메모리의 집적도가 증가함에 따라 정보 기억을 위한 기본 단위인 메모리 셀의 면적이 급격하게 축소되고 있다.As the degree of integration of semiconductor devices, in particular DRAM (Dynamic Random Access Memory) semiconductor memories, increases, the area of memory cells, which are basic units for information storage, is rapidly being reduced.
이러한 메모리 셀 면적의 축소는 셀 캐패시터의 면적 감소를 수반하여, 센싱 마진과 센싱 속도를 떨어뜨리고, α-입자에 의한 소프트 에러(Soft Error)에 대한 내구성이 저하되는 문제점을 유발하게 된다. 따라서, 제한된 셀 면적에서 충분한정전용량을 확보할 수 있는 방안이 필요하게 되었다.Such a reduction in the memory cell area is accompanied by a reduction in the area of the cell capacitor, thereby lowering the sensing margin and the sensing speed, and causes a problem that the durability against soft errors caused by α-particles is degraded. Therefore, there is a need for a method capable of securing sufficient capacitance in a limited cell area.
캐패시터의 정전용량(C)은 하기의 수학식 1과 같이 정의된다.The capacitance C of the capacitor is defined as in Equation 1 below.
여기서, ε은 유전률, As는 전극의 유효 표면적, d는 전극간 거리를 각각 나타낸 것이다.Is the dielectric constant, As is the effective surface area of the electrode, and d is the distance between the electrodes.
따라서, 캐패시터의 정전용량을 늘리기 위해서는 전극의 표면적을 넓히거나, 유전체 박막의 두께를 줄이거나, 유전률을 높여야 한다.Therefore, in order to increase the capacitance of the capacitor, it is necessary to increase the surface area of the electrode, reduce the thickness of the dielectric thin film, or increase the dielectric constant.
이 중에서 전극의 표면적을 넓히는 방안이 제일 먼저 고려되어 왔다. 콘케이브(concave) 구조, 실린더(sylinder) 구조, 다층 핀(fin) 구조 등과 같은 3차원 구조의 캐패시터는 모두 제한된 레이아웃 면적에서 전극의 유효 표면적을 증대시키기 위하여 제안된 것이다. 그러나, 이러한 방법은 반도체 소자가 초고집적화 되면서 전극의 유효 표면적을 증대시키는데 한계를 보이고 있다.Among these, the first method of increasing the surface area of the electrode has been considered. Capacitors of three-dimensional structures, such as concave structures, cylinder structures, multilayer fin structures, and the like, are all proposed to increase the effective surface area of electrodes in a limited layout area. However, this method has a limitation in increasing the effective surface area of the electrode as the semiconductor device is very high integration.
그리고, 전극간 거리(d)를 최소화하기 위해 유전체 박막의 두께를 감소시키는 방안은 유전체 박막의 두께가 감소함에 따라 누설전류가 증가하는 문제 때문에 역시 그 한계에 직면하고 있다.In addition, the method of reducing the thickness of the dielectric thin film in order to minimize the distance between electrodes (d) also faces the limitation due to the problem that the leakage current increases as the thickness of the dielectric thin film is reduced.
따라서, 근래에 들어서는 주로 유전체 박막의 유전율의 증대를 통한 캐패시터의 정전용량 확보에 초점을 맞추어 연구, 개발이 진행되고 있다. 전통적으로, 실리콘산화막이나 실리콘질화막을 유전체 박막 재료로 사용한 캐패시터가 주류를 이루었으나, 최근에는 Al2O3, Ta2O5등의 고유전체 물질을 유전체박막 재료로 적용하고 하는 MIS(Metal-Insulator-Poly Si) 구조의 캐패시터를 주로 사용하고 있다.Therefore, in recent years, research and development have been focused on securing capacitance of a capacitor mainly by increasing the dielectric constant of a dielectric thin film. Traditionally, capacitors using silicon oxide or silicon nitride as the dielectric thin film have become mainstream, but recently, high dielectric materials such as Al 2 O 3 and Ta 2 O 5 are used as dielectric thin film materials. -Poly Si) capacitor is mainly used.
도1a 및 도1b는 종래기술에 의한 반도체 장치의 실린더형 캐패시터 제조방법을 나타낸 공정단면도이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a cylindrical capacitor of a semiconductor device according to the prior art.
먼저 도1a에 도시된 바와 같이, 활성영역(11)이 형성된 반도체기판(10)상에 층간절연막(12)을 형성한 후, 층간절연막(12)을 관통하여 반도체기판(10)의 활성영역(11)과 연결되는 콘택홀을 형성한다. 이어서 콘택홀을 도전성 물질로 매립하여 콘택플러그(13)를 형성하고, 그 상부에 전도성 실리콘막을 이용하여 하부전극(14)을 형성한다. 이어서 하부전극(14)상에 형성된 자연산화막을 제거하는 공정을 진행한다.First, as shown in FIG. 1A, the interlayer insulating film 12 is formed on the semiconductor substrate 10 on which the active region 11 is formed, and then penetrates the interlayer insulating film 12 to form an active region ( A contact hole connected to 11) is formed. Subsequently, a contact plug 13 is formed by filling a contact hole with a conductive material, and a lower electrode 14 is formed on the upper portion of the contact plug 13 using a conductive silicon film. Subsequently, a process of removing the native oxide film formed on the lower electrode 14 is performed.
이어서 도1b에 도시된 바와같이, Si3N4플라즈마가스를 이용하거나 급속열처리 공정을 이용하여 하부전극(14)의 표면을 질화(Nitridation)시켜 질화막(15)을 형성한다.Subsequently, as shown in FIG. 1B, the nitride film 15 is formed by nitriding the surface of the lower electrode 14 using a Si 3 N 4 plasma gas or a rapid heat treatment process.
이어서 유전체 박막(16)으로 Al2O3막을 질화막(15)상에 형상하고, 그 상부에 상부전극(17)을 형성한다.Subsequently, an Al 2 O 3 film is formed on the nitride film 15 using the dielectric thin film 16, and an upper electrode 17 is formed thereon.
여기서 유전체박막(16)으로 Al2O3막을 하부전극상에 형성하기전에 Si3N4막을 이용하여 하부전극표면을 질화시키는 것은 후속공정에서 유전율 향상을 위한 산소분위기의 열처리공정에서 산소가 하부전극으로 침투하여 하부전극을 산화시키는 것을 방지하기 위함이다.In this case, nitriding the lower electrode surface using the Si 3 N 4 film before forming the Al 2 O 3 film on the lower electrode as the dielectric thin film 16 is performed by the oxygen lower electrode in the heat treatment process of the oxygen atmosphere to improve the dielectric constant in a subsequent process. This is to prevent the oxidation of the lower electrode by penetrating the.
그러나 질화막상에서는 증착되는 Al2O3막은 유전체 박막의 밀도가 낮고, 박막의 특성이 좋지않은 문제점을 나타낸다.However, the Al 2 O 3 film deposited on the nitride film exhibits a low density of the dielectric thin film and poor characteristics of the thin film.
또한 하부전극을 형성하고 난후 하부전극 표면에 생긴 자연산화막을 제거하고 Al2O3막 유전체 박막으로 형성하게 되면, Al2O3막 증착하는 도중에 하부전극표면에 산화막이 형성된다. 이 때 형성된 산화막은 질화막보다 유전율이 낮아 캐패시터의 캐패시턴스를 저하시키는 문제점을 가지고 있다.In addition, after the lower electrode is formed, the natural oxide film formed on the surface of the lower electrode is removed and formed into an Al 2 O 3 film dielectric thin film. An oxide film is formed on the lower electrode surface during the deposition of the Al 2 O 3 film. The oxide film formed at this time has a lower dielectric constant than the nitride film and thus has a problem of lowering the capacitance of the capacitor.
본 발명은 고유전체를 사용하는 캐패시터 제조공정에서 전극막과 유전체 박막사이에 산화막생성을 최대한 억제하여 고유전체 박막의 유전율 특성이 저하되지 않는 캐패시터 제조방법을 제공함을 목적으로 한다.It is an object of the present invention to provide a capacitor manufacturing method in which a dielectric constant of a high dielectric thin film is not deteriorated by suppressing the formation of an oxide film between an electrode film and a dielectric thin film as much as possible in a capacitor manufacturing process using a high dielectric material.
도1a 및 도1b는 종래기술에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 공정단면도.1A and 1B are cross-sectional views showing a method of manufacturing a capacitor of a semiconductor device according to the prior art.
도2a 내지 도2d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 공정단면도.2A through 2D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with a preferred embodiment of the present invention.
도3은 산화막과 질화막 상에 형성되는 Al2O3유전체박막의 조밀도를 나타내는 그래프.3 is a graph showing the density of an Al 2 O 3 dielectric thin film formed on an oxide film and a nitride film.
도4a는 산화막상에 원차층증착법으로 형성된 Al2O3유전체박막의 조밀도를 나타내는 전자현미경사진.Fig. 4A is an electron micrograph showing the density of an Al 2 O 3 dielectric thin film formed on the oxide film by the primary layer deposition method.
도4b는 질화막상에 원차층증착법으로 형성된 Al2O3유전체박막의 조밀도를 나타내는 전자현미경사진.4B is an electron micrograph showing the density of an Al 2 O 3 dielectric thin film formed on the nitride film by the primary layer deposition method.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
20 : 기판20: substrate
21 : 활성영역21: active area
22 : 콘택플러그22: Contact Plug
23 : 층간절연막23: interlayer insulating film
24 : 하부전극24: lower electrode
25 : 실리콘질화막25 silicon nitride film
25' : 산화처리된 질화막25 ': oxidized nitride film
26 : 유전체박막26: dielectric thin film
27 : 상부전극27: upper electrode
상기의 목적을 달성하기 위한 본 발명은 도전층이 형성된 영역에 도전성 실리콘막으로 하부전극을 형성하는 단계; 상기 하부전극 표면을 질화시켜 질화막을 형성하는 단계; 상기 질화막에 산소를 주입하여 산화질화막을 형성하는 단계; 상기 산화질화막상에 유전체 박막을 형성하는 단계; 및 상기 유전체 박막상에 도전성막으로 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공한다.The present invention for achieving the above object is a step of forming a lower electrode with a conductive silicon film in the region where the conductive layer is formed; Nitriding the lower electrode surface to form a nitride film; Injecting oxygen into the nitride film to form an oxynitride film; Forming a dielectric thin film on the oxynitride film; And forming an upper electrode on the dielectric thin film using a conductive film.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도2a 내지 도2d는 본 발명에 의한 바람직한 실시예에 따른 반도체장치의 캐패시터 제조방법을 나타내는 도면이다.2A to 2D are views showing a capacitor manufacturing method of a semiconductor device according to a preferred embodiment of the present invention.
도2a에 도시된 바와 같이, 활성영역(21)이 형성된 반도체기판(20)상에 층간절연막(22)을 형성한 후, 층간절연막(22)을 관통하여 반도체기판(20)의 활성영역(21)과 연결되는 콘택홀을 형성한다. 이어서 콘택홀을 도전성 물질로 매립하여 콘택플러그(23)를 형성한다. 층간절연막(22)은 USG(Undoped-Silicate Glass), PSG(Phospho-Silicate Glass), BPSG(Boro-Phospho-Silicate Glass), HDP(High density Plasma) 산화막, SOG(Spin On Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막 또는 HDP(high densigy plasma)를 이용한 산화막등을 사용하거나 열 산화막(Thermal Oxide; 퍼니스에서 600~1,100℃사이의 고온으로 실리콘 기판을 산화시켜 형성하는 막)으로 형성할 수 있다.As shown in FIG. 2A, after forming the interlayer insulating film 22 on the semiconductor substrate 20 on which the active region 21 is formed, the active region 21 of the semiconductor substrate 20 passes through the interlayer insulating film 22. Form a contact hole connected to the Subsequently, the contact hole is filled with a conductive material to form the contact plug 23. The interlayer insulating film 22 may be made of undoped-silicate glass (USG), phospho-silicate glass (PSG), boro-phospho-silicate glass (BPSG), high density plasma (HDP) oxide, spin on glass (SOG) film, and TEOS ( Tetra Ethyl Ortho Silicate (HDT) or oxide film using HDP (high densigy plasma) can be used or thermal oxide (Thermal Oxide) can be formed by oxidizing a silicon substrate at a high temperature between 600 and 1100 ℃ in the furnace .
이어서 도전성막으로 하부전극(24)을 형성한다. 하부전극(24)은 PH3가스를 이용하여 인시츄(In-situ) 도핑방법으로 P농도는 3.0E20 atoms/cc로 유지하여 도핑된 실리콘막으로 형성한다. 또한 본 실시예에서는 단순스택형 캐패시터의 제조방법을 제시하였으나 본 발명을 3차원구조의 실린더형 또는 콘케이브형 캐패시터에 적용할 때에는 하부전극을 형성하고, 그 상부에 표면적 증대를 위한 반구형 실리콘그레인을 형성하는 공정을 추가로 실시할 수도 있다.Subsequently, the lower electrode 24 is formed of a conductive film. The lower electrode 24 is formed of a doped silicon film by maintaining the P concentration at 3.0E20 atoms / cc by an in-situ doping method using a PH 3 gas. In addition, in the present embodiment, a method of manufacturing a simple stack type capacitor is proposed, but when the present invention is applied to a cylindrical or concave type capacitor having a three-dimensional structure, a lower electrode is formed, and a hemispherical silicon grain is formed thereon to increase the surface area. You may perform the process of forming further.
이어서 하부전극(24) 표면에 HF로 세정공정을 진행하여 공정중에 생긴 자연산화막을 제거한다.Subsequently, a cleaning process is performed on the surface of the lower electrode 24 with HF to remove the natural oxide film formed during the process.
이어서 50 ~ 500W 범위의 RF 파워에서NH3플라즈마를 이용하여 하부전극의 표면을 질화시켜 질화막(25)을 형성한다. 여기서 질화막의 두께는 5 ~ 40Å범위로 한다.Subsequently, the surface of the lower electrode is nitrided using an NH 3 plasma at an RF power in the range of 50 to 500 W to form the nitride film 25. Here, the thickness of the nitride film is in the range of 5 to 40 kPa.
여기서 도2c에 도시된 바와 같이, 질화막상에 산소를 주입하여 질화막(25)을 산화질화막(25')으로 전환시킨다. 여기서 산소를 주입하는 공정은 O2어닐공정 또는 N2O 어닐공정을 사용하거나, O2플라즈마 또는 N2O 플라즈마를 사용하거나 또는 O3어닐공정을 통해 질화막(25) 표면을 산소를 주입(terminate)한다.Here, as shown in Fig. 2C, oxygen is injected onto the nitride film to convert the nitride film 25 to the oxynitride film 25 '. In this case, oxygen is injected into the surface of the nitride film 25 by using an O 2 annealing process or an N 2 O annealing process, using an O 2 plasma or an N 2 O plasma, or an O 3 annealing process. )do.
이어서 도2d에 도시된 바와 같이, 산화질화막(25')상에 유전체박막(26)으로 알루미나(Al2O3)막을 원자층증착법을 이용하여 형성한다. Al2O3막은 소스물질로 Al(CH3)3가스를 사용하거나, Al(C8H20N) 사용하고, 반응가스로는 H2O 또는 O3를 사용하고, 퍼지가스로는 N2또는 Ar 가스를 사용한다. 또한 Al2O3막은 플라즈마 인핸스드(Plasma Enhanced) 원자층증착법을 이용하여 형성할 수 있다.Next, as shown in FIG. 2D, an alumina (Al 2 O 3 ) film is formed on the oxynitride film 25 'as the dielectric thin film 26 by the atomic layer deposition method. The Al 2 O 3 membrane uses Al (CH 3 ) 3 gas or Al (C 8 H 20 N) as the source material, H 2 O or O 3 as the reaction gas, and N 2 or Ar as the purge gas. Use gas. In addition, the Al 2 O 3 film may be formed using a plasma enhanced atomic layer deposition method.
이어서 유전체 박막(26)의 조밀화 및 박막의 조성을 균일화 하기 위해 로(furnace) 열처리 또는 급속열처리 공정을 진행한다.Subsequently, a furnace heat treatment or a rapid heat treatment process is performed to densify the dielectric thin film 26 and to uniformize the composition of the thin film.
이어서 유전체 박막(26)상에 상부전극(27)으로 TiN막을 형성한다. TiN막 형성방법은 TiCl4, NH3를 반응가스로 하고 450 ~ 630℃ 증착온도 범위내에서 증착한다.Subsequently, a TiN film is formed on the dielectric thin film 26 as the upper electrode 27. In the TiN film formation method, TiCl 4 and NH 3 are used as a reaction gas and deposited within a deposition temperature of 450 to 630 ° C.
이어서 TiN막상에 폴리실리콘막(미도시)을 추가로 형성할 수있다. 이 경우에는 TiN막과 도전성 실리콘막이 상부전극을 이루게 된다. 도전성 실리콘막을 형성할 때에는 1000Å의 두께로 정도로 증착하며, PH3가스를 이용하여 인시츄(In-situ) 도핑방법으로 P농도는 3.0E20 atoms/cc로 유지하여 도핑된 실리콘막으로 형성한다.Subsequently, a polysilicon film (not shown) may be further formed on the TiN film. In this case, the TiN film and the conductive silicon film form an upper electrode. When the conductive silicon film is formed, it is deposited to a thickness of about 1000 kV, and the P concentration is maintained at 3.0E20 atoms / cc by using an in-situ doping method using a PH 3 gas to form a doped silicon film.
도3은 산화막과 질화막 상에 형성되는 Al2O3유전체박막의 조밀도를 나타내는 그래프이다. 도3을 참조하여 살펴보면, 질화막상에서 보다 산화막상에서 Al2O3유전체박막이 더 조밀하게 형성되는 것을 알 수 있다.3 is a graph showing the density of an Al 2 O 3 dielectric thin film formed on an oxide film and a nitride film. Referring to FIG. 3, it can be seen that the Al 2 O 3 dielectric thin film is formed more densely on the oxide film than on the nitride film.
도4a는 산화막상에 원차층증착법으로 형성된 Al2O3유전체박막의 조밀도를 나타내는 전자현미경사진이고, 도4b는 질화막상에 원차층증착법으로 형성된 Al2O3유전체박막의 조밀도를 나타내는 전자현미경사진이다. 도4a 및 도4b를 참조하여 살펴보아도 전술한 바와 같이 질화막상에서 보다 산화막상에서 Al2O3유전체박막이 더 조밀하게 형성되는 것을 알 수 있다.4A is an electron micrograph showing the density of the Al 2 O 3 dielectric thin film formed on the oxide film by the primary layer deposition method, and FIG. 4B is the electron showing the density of the Al 2 O 3 dielectric thin film formed on the nitride film by the primary layer deposition method. Photomicrograph. 4A and 4B, the Al 2 O 3 dielectric thin film is more densely formed on the oxide film than on the nitride film as described above.
본 발명에서는 공정시에 생성되는 자연산화막을 제거하기 위해 형성한 질화막(25)상에서는 Al2O3유전체박막이 제대로 형성되지 않는 문제점을 해결하기 위해 질화막을 산화시킨다음 산화질화막상에서 Al2O3유전체박막을 형성하게 된다. 산화질화막의 질화된 부분으로 인해 계면상에 자연산화막이 생성되는 것을 억제하고, 산화된 부분으로 인해 Al2O3유전체박막의 우수한 특성이 유지되면서 형성될 수 있는 것이다.In the present invention, in order to solve the problem that the Al 2 O 3 dielectric thin film is not properly formed on the nitride film 25 formed to remove the natural oxide film generated during the process, the nitride film is oxidized and then the Al 2 O 3 dielectric is oxidized on the oxynitride film. A thin film will be formed. Due to the nitrided portion of the oxynitride film, it is possible to suppress the formation of the natural oxide film on the interface, and the oxidized portion may be formed while maintaining the excellent properties of the Al 2 O 3 dielectric thin film.
본 발명에 의해 종래의 MIS형 캐패시터를 가지고도 새로운 구조의 개발 없이 512Mega 또는 1Giga Dram에서 요구하는 캐패시터의 유전막 특성을 만족시킬 수 있다.According to the present invention, even with the conventional MIS type capacitor, it is possible to satisfy the dielectric film characteristics of the capacitor required by 512 Mega or 1 Giga Dram without developing a new structure.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
예컨대 본 실시예에서는 단순적층형 캐패시터에 대해 설명하였으나 본 발명을 3차원 실린더형 캐패시터나 3차원 콘케이블형 캐패시터에 적용가능하다.For example, in the present embodiment, a simple stacked capacitor has been described. However, the present invention can be applied to a three-dimensional cylindrical capacitor or a three-dimensional cone cable type capacitor.
본 발명에 의해 새로운 비용 추가없이 캐패시턴스 저하없는 고유전율의 캐패시터를 제조할 수 있어 새로운 기술개발 없이 512Mega 또는 1Giga Dram에서 요구하는 캐패시터 제조할 수 있다.According to the present invention, it is possible to manufacture a capacitor having a high dielectric constant without lowering capacitance without adding new cost, and thus it is possible to manufacture a capacitor required by 512 Mega or 1 Giga Dram without developing new technology.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086486A KR20040059978A (en) | 2002-12-30 | 2002-12-30 | Method for fabricating capacitor in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086486A KR20040059978A (en) | 2002-12-30 | 2002-12-30 | Method for fabricating capacitor in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040059978A true KR20040059978A (en) | 2004-07-06 |
Family
ID=37351932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020086486A KR20040059978A (en) | 2002-12-30 | 2002-12-30 | Method for fabricating capacitor in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040059978A (en) |
-
2002
- 2002-12-30 KR KR1020020086486A patent/KR20040059978A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5985730A (en) | Method of forming a capacitor of a semiconductor device | |
| US6300215B1 (en) | Methods of forming integrated circuit capacitors having composite titanium oxide and tantalum pentoxide dielectric layers therein | |
| JP4111427B2 (en) | Capacitor manufacturing method for semiconductor device | |
| US7741671B2 (en) | Capacitor for a semiconductor device and manufacturing method thereof | |
| JP3487407B2 (en) | Manufacturing method of capacitor | |
| KR100319171B1 (en) | Manufacturing method for capacitor of semiconductor device | |
| JP3683764B2 (en) | Capacitor manufacturing method for memory device | |
| KR100500940B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR19990048918A (en) | Semiconductor device including capacitor and manufacturing method thereof | |
| KR100550644B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR20040059978A (en) | Method for fabricating capacitor in semiconductor device | |
| KR100513804B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100463245B1 (en) | Capacitor Manufacturing Method of Memory Device_ | |
| KR100235973B1 (en) | Manufacturing method of capacitor in the semiconductor device | |
| KR20000039607A (en) | Method for fabricating capacitor of semiconductor device | |
| KR100381028B1 (en) | Method for forming capacitor capable of reducing leakage current | |
| KR100875648B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR100344250B1 (en) | Method of fabricating capacitor | |
| KR20010105885A (en) | Semiconductor fabrication method capable of preventing misalign between bottom electrode and storage node contact and oxidation of diffusion barrier layer | |
| KR100795683B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR20040061278A (en) | Method for fabricating capacitor of semiconductor device | |
| KR20000038514A (en) | Method for manufacturing dram cell capacitor having improved leakage current feature | |
| KR20050003020A (en) | Method for fabricating capacitor in semiconductor device | |
| KR20040059752A (en) | Capacitor in semiconductor device and Method for fabricating the same | |
| KR19990001005A (en) | Capacitor Formation Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |