KR20040058427A - 에이티엠 스위치 보드의 데이터 업데이트 장치 및 방법 - Google Patents

에이티엠 스위치 보드의 데이터 업데이트 장치 및 방법 Download PDF

Info

Publication number
KR20040058427A
KR20040058427A KR1020020084442A KR20020084442A KR20040058427A KR 20040058427 A KR20040058427 A KR 20040058427A KR 1020020084442 A KR1020020084442 A KR 1020020084442A KR 20020084442 A KR20020084442 A KR 20020084442A KR 20040058427 A KR20040058427 A KR 20040058427A
Authority
KR
South Korea
Prior art keywords
signal
board
data
cpu
dpram
Prior art date
Application number
KR1020020084442A
Other languages
English (en)
Inventor
신준효
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020084442A priority Critical patent/KR20040058427A/ko
Publication of KR20040058427A publication Critical patent/KR20040058427A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/505—Corrective measures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM(Asynchronous Transfer Mode) 스위치 보드에 관한 것으로, 특히 액티브 보드와 스탠바이 보드간의 데이터 업데이트를 DPRAM(Dual Port RAM, 공통 입출력 램)을 이용하여 처리함으로서 데이터의 CPU에 걸리는 부하를 줄이고 업데이트 처리 속도를 빠르게 할 수 있는 ATM 스위치 보드에서의 데이터 업데이트 장치 및 방법에 관한 것이다.
본 발명에 의하면, NCP로부터 입력되는 SVC 데이터를 라이팅하는 액티브 보드와, 상기 액티브 보드에 라이팅된 SVC 데이터를 인터럽트 신호에 의해서 읽어서 라이팅하는 스탠바이 보드를 포함하여 구성되는 것을 특징으로 한다. 상기와 같은 구성에 의하면, 데이터의 CPU에 걸리는 부하를 줄이고 업데이트 처리 속도를 빠르게 할 수 있는 이점이 있다.

Description

에이티엠 스위치 보드의 데이터 업데이트 장치 및 방법{Device and Method of Update in ATM Switching Board}
본 발명은 이동통신 시스템 기지국 제어기의 ATM(Asynchronous Transfer Mode) 스위치 보드에 관한 것으로, 특히 액티브 보드와 스탠바이 보드간의 데이터업데이트를 DPRAM(Dual Port RAM, 공통 입출력 램)을 이용하여 처리함으로서 데이터의 CPU(Central Processor Unit)에 걸리는 부하를 줄이고 업데이트 처리 속도를 빠르게 할 수 있는 ATM 스위치 보드에서의 데이터 업데이트 장치 및 방법에 관한 것이다.
일반적으로 이동통신 시스템은 사람, 자동차, 선박, 열차, 항공기 등 이동체를 대상으로 하는 통신 시스템으로, 이에는 키폰 시스템, 이동전화(휴대전화, 차량전화), 항만전화, 항공기전화, 이동공중전화(열차, 유람선, 고속버스 등에 설치), 무선호출, 무선전화, 위성이동통신, 아마추어무선, 어업무선 등이 포함된다.
이러한 이동통신 시스템에는 아날로그 방식을 사용하는 AMPS(Advanced Mobile Phone Service) 시스템, 디지털 방식을 사용하는 CDMA(Code Division Multiple Access, 부호 분할 다원 접속) 시스템 및 TDMA(Time Division Multiple Access, 시분할 다원 접속) 시스템, FDMA(Frequency Division Multiple Access, 주파수 분할 다원접속) 시스템, WLL(Wireless Local Loop, 무선 가입자 망), CDMA2000-1x, IMT-2000(International Mobile Telecommunication in the year 2000, 범세계 이동통신) 시스템 등이 있다.
도 1은 일반적인 이동통신 시스템의 블록구성도이다.
이에 도시된 바와 같이, 이동통신 시스템의 무선운용을 수행하는 무선운용 장치(Base Station Manager, BSM)(100)와, 상기 무선운용 장치(100)와 연결되어 무선링크 및 유선링크를 제어하고 가입자가 이동 중에도 통화의 지속성을 유지시키기 위한 핸드오프 기능을 수행하는 기지국 제어기(110)와, 상기 무선운용 장치(100)와연결되고, 단말기와 함께 무선구간에서 프로토콜을 이용하여 통신을 수행하는 기지국(120)을 포함하여 구성된다.
도 2에는 일반적인 NCP와 ATM 스위치 보드의 연결 구성도가 도시되어 있다.
상기 NCP(Network Control Processor, 네트워크 제어 프로세서)(200)는 상기 기지국 제어기(110)에 위치하여, ATM(Asynchronous Transfer Mode, 비동기 전송 방식) 네트워크 제어 프로세서로써 VP(Virtual Path)/VC(Virtual Channel) 라우팅(Routing) 정보를 관리하고 운용 및 관리(Operation and Management, 구성, 로딩, 장애, 상태, 통계, 시험) 기능을 수행하며, AAL(ATM Adaptation Layer) 타입 2 연결(AAL TYPE 2 Connection)을 설정 및 해제하는 기능을 수행한다.
그리고, 상기 NCP(200)에는 ATM 스위치 보드(300)가 연결된다. 상기 ATM 스위치 보드(300)는 각각의 링크로 들어오는 ATM 셀(Cell)들의 VP/VC에 대하여 상기 NCP로부터 받은 PVC(Permanent Virtual Channel) 또는 SVC(Switched Virtual Connection, 스위치 가상 접속) 테이블에 따라 라우팅하는 기능을 수행한다.
그리고, 상기 ATM 스위치 보드(300)는 일반적으로 이중화로 구현되어 있다. 즉, 상기 ATM 스위치 보드(300)는 액티브 보드(Active Board)(310)와 스탠바이 보드(Stand by Board)(320)의 이중화로 구성되어 있다.
상기 액티브 보드(310)는 실제로 들어오는 셀에 대하여 정상적인 처리를 수행하는 보드이고, 상기 스탠바이 보드(320)는 액티브 보드(310)에 데이터 처리 실패(Fail)하거나 비정상적인 상태(Abnormal State)가 되는 경우 자동적으로 절체되어서 액티브 보드(310)의 역할을 수행하는 보드이다.
다음은 종래 기술에 의한 ATM 스위치 보드에서의 데이터 업데이트 방법에 대하여 기술한다.
종래 기술에 의한 ATM 스위치 보드 이중화 시 액티브 보드(310)만 실장되어 있어서 액티브 보드(310)로만 운영하다가 많은 호(call)가 걸렸을 경우에는 SVC가 많아지는데, 이를 위해 HDLC(High-level Data Link Control)를 이용하여 스탠바이 보드(320)를 실장한 후 스탠바이 보드(320)로 SVC 데이터를 옮겨서 데이터를 지속적으로 업데이트 한다.
즉, 종래 기술에 의하면, HDLC를 이용하여 SVC 데이터를 스탠바이 보드(320)로 업데이트 한다.
그러나, 상기와 같은 종래 기술에 의한 ATM 스위치 보드에서의 데이터 업데이트 방법은 다음과 같은 문제점이 제기된다.
즉, 상기 스탠바이 보드(320)로 HDLC를 이용하여 데이터를 업데이트하는 경우, HDLC의 로드가 많이 걸리게되고, 그 결과 처리 속도가 늦어져 지연(delay)이 많이 걸리는 문제점이 있다.
예컨대, 기지국 제어기(110)에 10000 호 정도가 걸려있을 경우, SVC 접속은 30,000 ~ 40,000 정도가 되는데, 이 때 HDLC를 이용하여 데이터를 업데이트할 경우 1 ~ 2초 정도의 지연이 발생한다.
상기와 같이 지연이 발생할 경우, 액티브 보드(310)가 처리하고 있던 HDLC 정보를 100% 모두 전달 받지 못하게 되는 문제점이 생긴다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창작된 것으로 본 발명에 의한 ATM 스위치 보드에서의 데이터 업데이트 장치 및 방법의 목적은, 액티브 보드와 스탠바이 보드간의 데이터 업데이트를 DPRAM(Dual Port RAM, 공통 입출력 램, 이중 포트 램)을 이용하여 처리함으로서 데이터의 CPU에 걸리는 부하를 줄이고 업데이트 처리 속도를 빠르게 할 수 있는 ATM 스위치 보드에서의 데이터 업데이트 장치 및 방법을 제공하는 데 있다.
도 1은, 일반적인 이동통신 시스템의 블록 구성도.
도 2는, NCP와 ATM 스위치 보드의 연결 구성도.
도 3은, 본 발명에 의한 ATM 스위치 보드의 상세 블록 구성도.
도 4는, 본 발명에 의한 데이터 업데이트를 구현하기 위한 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 ; BSM 110 ; 기지국 제어기
120 ; 기지국 200 ; NCP
300 ; ATM 스위치 보드 310 ; 액티브 보드
350 ; 스탠바이 보드 312, 352 ; CPU
314, 354 ; DPRAM 316, 356 ; 제어부
상기와 같은 목적을 달성하기 위한 본 발명인 ATM 스위치 보드에서의 데이터 업데이트 장치는, NCP로부터 입력되는 SVC 데이터를 라이팅하는 액티브 보드와, 상기 액티브 보드에 라이팅된 SVC 데이터를 인터럽트 신호에 의해서 읽어서 라이팅하는 스탠바이 보드로 구성되는 것을 특징으로 한다.
본 발명인 ATM 스위치 보드에서의 데이터 업데이트 장치는, 상기 액티브 보드는, NCP로부터 SVC 데이터를 입력받은 후, CS(Chip Select) 신호와 데이터 신호와 어드레스 신호와 RW(Read Write) 신호를 출력하는 CPU와, 상기 CPU로부터 입력된 CS 신호를 디코딩하는 제어부와, 상기 제어부에서 디코딩된 CS 신호와 상기 CPU로부터 입력된 신호의 제어에 의해 SVC 데이터가 라이팅되어 있는 DPRAM으로 구성되는 것을 특징으로 한다.
상기 CS(Chip Select) 신호는 어드레스 신호를 출력해서 라이팅 또는 리딩하고자 하는 데이터의 어드레스가 설정되는 칩을 선택하는 신호이다.
본 발명인 ATM 스위치 보드에서의 데이터 업데이트 장치는, 상기 스탠바이보드는, 상기 액티브 보드에 기억된 SVC 데이터를 인터럽트 신호에 의해서 읽어오는 CPU와, 상기 CPU로부터 입력되는 CS 신호를 디코딩하는 제어부와, 상기 제어부에서 디코딩된 CS 신호와 상기 CPU로부터 입력된 신호의 제어에 의해 SVC 데이터가 라이팅되어 있는 DPRAM으로 구성되는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명인 ATM 스위치 보드에서의 데이터 업데이트 방법은, SVC 데이터를 액티브 보드의 DPRAM에 라이팅하는 단계와, DPRAM의 특정번지를 액세스하여 인터럽트를 발생시키는 단계와, 발생된 인터럽트에 의하여 스탠바이 보드의 DPRAM에 라이팅하는 단계를 포함하여 구성되는 것을 특징으로 한다.
상기와 같은 구성에 의하면, 데이터의 CPU에 걸리는 부하를 줄이고 업데이트 처리 속도를 빠르게 할 수 있는 이점이 있다.
다음은 본 발명인 ATM 스위치 보드에서의 데이터 업데이트 장치 및 방법의 바람직한 실시예를 첨부한 도면을 기초로 상세하게 설명한다.
도 3은 본 발명에 의한 ATM 스위치 보드의 상세 블록 구성도이다.
도 3에 도시된 바와 같이, ATM 스위치 보드(300)는 액티브 보드(310)와 스탠바이 보드(350)로 구성된다. 상기 액티브 보드(310)는 NCP(200)(도 2 도시)에 연결되어서 상기 NCP(200)로부터 입력되는 SVC 데이터를 라이팅하며, 상기 스탠바이 보드(350)는 상기 액티브 보드(310)에 라이팅된 SVC 데이터를 인터럽트 신호에 의해서 읽어서 라이팅한다.
그리고, 상기 액티브 보드(310)는, NCP로부터 SVC 데이터를 입력받은 후,CS(Chip Select) 신호와 데이터 신호와 어드레스 신호와 RW(Read Write) 신호를 출력하는 CPU(312)와, 상기 CPU(312)로부터 입력된 CS 신호를 디코딩하는 제어부(316)와, 상기 제어부(316)에서 디코딩된 CS 신호와 상기 CPU(314)로부터 입력된 신호의 제어에 의해 SVC 데이터가 라이팅되어 있는 DPRAM(314)으로 구성되어 있다.
상기 CPU(312)가 CS 신호를 출력하는 이유는 어드레스 신호는 모든 칩들이 공통적으로 사용하고 있기 때문에 어느 칩에 어드레스 신호에 의해서 어드레스할 것인지를 지정하기 위해서 CS 신호를 출력한다.
그리고, 상기 스탠바이 보드(350)는, 상기 액티브 보드(310)의 DPRAM(314)에 기억되어 있는 SVC 데이터를 인터럽트 신호에 의해서 읽어오는 CPU(352)와, 상기 CPU(352)로부터 입력되는 CS 신호를 디코딩하는 제어부(356)와, 상기 제어부(356)에서 디코딩된 CS 신호와 상기 CPU(352)로부터 입력된 신호의 제어에 의해 SVC 데이터가 라이팅되어 있는 DPRAM(354)으로 구성되어 있다.
다음은 상기와 같은 구성을 가지는 본 발명인 ATM 스위치 보드에서의 데이터 업데이트 과정에 대하여 상세하게 기술한다.
도 4는 본 발명에 의한 데이터 업데이트를 구현하기 위한 순서도이다.
먼저 도 2 도시의 NCP(200)에서 상기 액티브 보드(310)로 SVC 정보(또는 데이터)가 입력된다(제410단계).
상기 CPU(312)는 ATM 스위치 보드가 이중화로 운용되는지 여부를 판단하여(제412단계), 이중화로 운용되지 않는 경우에는 입력된 SVC 정보를 지정된VCRAM(Virtual Channel Random Access Memory, 가상 채널 메모리)에만 라이트한다(제414단계).
상기 제412단계의 판단 결과, 이중화로 운용되는 경우에는 상기 DPRAM(314)에 SVC 정보를 라이트 한다(제414단계).
상기 DPRAM(314)에 SVC 정보를 라이트하는 과정을 상세하게 기술하면, 먼저, 상기 CPU(312)는 상기 DPRAM(314)과 제어부(316)로 CS(Chip Select) 신호를 보낸다. 그리고, 상기 제어부(316)는 CPU(312)로부터 입력된 CS 신호를 디코딩한 후 RW 신호(Read Write Signal)와 OE(Out Put) 신호를 DPRAM(314)으로 보내는 동시에 CPU(312)로부터 DPRAM(314)으로의 데이터 버퍼를 연다.
상기와 같이 데이터 버퍼가 열리면, 상기 CPU(312)는 어드레스 신호와 데이터 신호를 DPRAM(314)으로 보내서 DPRAM(314)에 SVC 정보를 라이트한다.
이제 모든 SVC 정보가 DPRAM(314)에 라이트 된 경우(제416단계), 상기 CPU(312)는 DPRAM(314)의 특정 번지(예컨대, 1FFFF)를 셋하면 인트럽트 신호를 발생시킨다(제418단계).
상기 제418단계에 의해서 발생된 인터럽트 신호는 상기 스탠바이 보드(350)의 CPU(352)로 입력되고, 인트럽트 신호를 입력받은 CPU(352)는 상기 DPRAM(314)에 기억되어 있는 SVC 정보를 읽어온다(제420단계).
상기 DPRAM(314)로부터 SVC 정보를 읽어온 CPU(352)는 스탠바이 보드(350)의 DPRAM(354)에 읽어 온 정보를 라이팅한다(제422단계).
상기 제422단계의 스탠바이 보드(350)의 DPRAM(354)에 SVC 정보를 라이팅하는 과정을 상세하게 설명한다.
즉, 상기 CPU(352)는 DPRAM(354)과 제어부(356)로 CS 신호를 출력한다. 상기 CPU(352)로부터 CS 신호를 입력받은 제어부(356)는 입력받은 CS 신호를 디코딩한 후, RW 신호와 OE 신호를 DPRAM(354)으로 보내는 동시에 CPU(352)로부터 DPRAM(354)으로의 데이터 버퍼를 연다.
상기와 같이 데이터 버퍼가 열리면 상기 CPU(352)는 어드레스와 데이터를 DPRAM(354)으로 보낸다.
이제 모든 SVC 정보가 라이팅된 데이터가 업데이트 된 경우, 상기 CPU(352)는 액티브 보드(310)의 특정 번지를 액세스하여 라이팅을 종료했다는 인터럽트 신호를 발생시키고(제426단계), 이 때 액티브 보드(310)는 인트럽트 신호를 인터럽트를 릴리스(release) 시킨다(제428단계).
상기 제426단계와 제428단계에서, 상기 CPU(352)가 CS 신호를 제어부(316)로 보내고, 이를 입력받은 제어부(316)는 CS 신호를 디코딩한 후 CS 신호와 RW 신호를 상기 DPRAM(314)으로 보냄은 물론이다.
상기의 본 발명의 실시예는 본 발명의 기술적 사상의 일실시예에 불과하며, 동업계의 통상의 기술자에 있어서는, 본 발명의 기술적인 사상 내에서 다른 변형된 실시가 가능함은 물론이다.
상기와 같은 구성과 동작 과정을 가지는 본 발명인 ATM 스위치 보드에서의 데이터 업데이트 장치 및 방법은 다음과 같은 효과가 있다.
액티브 보드와 스탠바이 보드간의 데이터 업데이트를 DPRAM을 이용하여 처리함으로서 데이터의 CPU에 걸리는 부하를 줄이고 업데이트 처리 속도를 빠르게 할 수 있는 효과가 있다.

Claims (4)

  1. NCP로부터 입력되는 SVC 데이터를 라이팅하는 액티브 보드와;
    상기 액티브 보드에 라이팅된 SVC 데이터를 인터럽트 신호에 의해서 읽어서 라이팅하는 스탠바이 보드로 구성되는 것을 특징으로 하는 ATM 스위치 보드에서의 데이터 업데이트 장치.
  2. 제 1 항에 있어서, 상기 액티브 보드는,
    NCP로부터 SVC 데이터를 입력받은 후, CS(Chip Select) 신호와 데이터 신호와 어드레스 신호와 RW(Read Write) 신호를 출력하는 CPU와;
    상기 CPU로부터 입력된 CS 신호를 디코딩하는 제어부와;
    상기 제어부에서 디코딩된 CS 신호와 상기 CPU로부터 입력된 신호의 제어에 의해 SVC 데이터가 라이팅되어 있는 DPRAM으로 구성되는 것을 특징으로 하는
    ATM 스위치 보드에서의 데이터 업데이트 장치.
  3. 제 1 항에 있어서, 상기 스탠바이 보드는,
    상기 액티브 보드에 기억된 SVC 데이터를 인터럽트 신호에 의해서 읽어오는 CPU와;
    상기 CPU로부터 입력되는 CS 신호를 디코딩하는 제어부와;
    상기 제어부에서 디코딩된 CS 신호와 상기 CPU로부터 입력된 신호의 제어에의해 SVC 데이터가 라이팅되어 있는 DPRAM으로 구성되는 것을 특징으로 하는 ATM 스위치 보드에서의 데이터 업데이트 장치.
  4. SVC 데이터를 액티브 보드의 DPRAM에 라이팅하는 단계와;
    DPRAM의 특정번지를 액세스하여 인터럽트를 발생시키는 단계와;
    발생된 인터럽트에 의하여 스탠바이 보드의 DPRAM에 라이팅하는 단계를 포함하여 구성되는 것을 특징으로 하는 ATM 스위치 보드에서의 데이터 업데이트 방법.
KR1020020084442A 2002-12-26 2002-12-26 에이티엠 스위치 보드의 데이터 업데이트 장치 및 방법 KR20040058427A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020084442A KR20040058427A (ko) 2002-12-26 2002-12-26 에이티엠 스위치 보드의 데이터 업데이트 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084442A KR20040058427A (ko) 2002-12-26 2002-12-26 에이티엠 스위치 보드의 데이터 업데이트 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20040058427A true KR20040058427A (ko) 2004-07-05

Family

ID=37350531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084442A KR20040058427A (ko) 2002-12-26 2002-12-26 에이티엠 스위치 보드의 데이터 업데이트 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20040058427A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9771741B2 (en) 2015-01-19 2017-09-26 T2 Systems Canada Inc. Dual cam lock apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9771741B2 (en) 2015-01-19 2017-09-26 T2 Systems Canada Inc. Dual cam lock apparatus

Similar Documents

Publication Publication Date Title
US5072440A (en) Self-routing switching system having dual self-routing switch module network structure
WO1998053619A2 (en) Background software loading in cellular telecommunication systems
KR20040058427A (ko) 에이티엠 스위치 보드의 데이터 업데이트 장치 및 방법
KR100428756B1 (ko) 이중화로된 이동통신 제어국의 엠시피유보드
CN215773583U (zh) 基站冗余装置
JPH08251203A (ja) セルスイッチング回路網
KR100448218B1 (ko) 이중화 보드 시스템 및 그의 이중화 보드 절체 방법
KR100265954B1 (ko) 이동통신교환기의과금데이터제어방법
KR0162842B1 (ko) 전자 교환기에서의 자동 복구기능을 가지는 회의 통화장치
KR100260621B1 (ko) 이동통신시스템에서 통화 내용 저장방법
KR20010059942A (ko) 통신 시스템 메인 보드의 스위치 동작 이중화 장치 및 그제어방법
KR100328445B1 (ko) 이동통신교환기의프로세서로딩방법
KR19990075768A (ko) 이동통신 시스템의 리던던시 오버헤드채널 관리방법
KR200304838Y1 (ko) 이동통신 시스템의 기지국 제어기의 중계선 보드리던던시 장치
KR100285321B1 (ko) 아이엠티-2000망 시스템의 제어국내 에이에이엘 데이터의 분리회로
JPH05244225A (ja) 無中断系切り替え方法
KR100287337B1 (ko) 개인휴대통신 교환기의 상위제어 프로세스 장치
KR200231685Y1 (ko) 유니트간 절체를 위한 디바운싱 장치
CN113423117A (zh) 基站冗余装置及方法
KR20020036051A (ko) 5×5 매트릭스 이용한 타임 스위칭 보드
KR100290091B1 (ko) 셀룰러 시스템의 이브이알시 알고리즘 서비스 장치
JPS61120597A (ja) 自動交換機
JPH1065810A (ja) データ蓄積再生システム
KR20040044228A (ko) 이동통신 시스템에서 에이티엠 스위치 초기화 방법
JPH05244261A (ja) 中断点再開方式

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination