KR100285321B1

KR100285321B1 - 아이엠티-2000망 시스템의 제어국내 에이에이엘 데이터의 분리회로

Info

Publication number: KR100285321B1
Application number: KR1019990005802A
Authority: KR
Inventors: 황상철; 김대식
Original assignee: 박종섭; 현대전자산업주식회사
Priority date: 1999-02-22
Filing date: 1999-02-22
Publication date: 2001-03-15
Also published as: KR20000056464A

Abstract

본 발명은 ATM을 기반으로 하는 IMT-2000망 시스템의 제어국에 있어서, 입력단 또는 출력단에 있는 버퍼를 AAL 데이터의 형태에 상관없이 사용하여 기지국으로부터 입력되는 AAL 데이터를 저장하고, 출력단에서 AAL2 데이터와 AAL5 데이터로 분리하여 줌으로써 버퍼의 낭비를 줄일 수 있도록 한 IMT-2000망 시스템의 제어국내 AAL 데이터의 분리회로에 관한 것으로, 기지국으로부터 입력되는 AAL 데이터를 수신하여 두 개의 버퍼중 임의로 하나의 버퍼를 선택하여 쓰기 제어신호에 따라 상기 수신되는 AAL 데이터를 저장하고, 이어 AAL 데이터의 저장이 완료되는대로 상기 버퍼에 저장된 AAL 데이터의 형태를 구분한 후 읽기 제어신호에 따라 버퍼로부터 AAL 데이터를 읽어들여 이 AAL 데이터의 형태가 AAL2인지 아니면 AAL5인지를 나타내는 신호와 함께 출력하도록 함을 특징으로 하며, 입력단에서 AAL 형태에 따라 각각 해당된 버퍼에 저장하지 않고 AAL 형태에 상관없이 저장하고 출력단에서 AAL 형태에 따라 AAL2 데이터와 AAL5 데이터를 분리하여 줌으로써 버퍼의 낭비를 막을 수 있으며, AAL 형태의 분리를 위해 상용칩을 사용하지 않고 FPGA나 EPLD로 구현하여 분리회로의 효율을 높일 수 있게 되는 효과가 있다.

Description

아이엠티-2000망 시스템의 제어국내 에이에이엘 데이터의 분리회로 {The ALL data division circuit in base control station of the IMT 2000 network system}

본 발명은 비동기전송모드(Asynchronous Transfer Mode ; 이하, 'ATM'라 칭함)를 기반으로 하는 아이엠티(International Mobile Telecommunication ; 이하, 'IMT'라 칭함)-2000망 시스템의 제어국에 있어서, 입력단 또는 출력단에 있는 버퍼를 AAL(ATM Adaptation Layer) 데이터의 형태(type)에 상관없이 사용하여 기지국으로부터 입력되는 AAL 데이터를 저장하고, 출력단에서 AAL2 데이터와 AAL5 데이터로 분리하여 줌으로써 버퍼의 낭비를 줄일 수 있도록 한 IMT-2000망 시스템의 제어국내 AAL 데이터의 분리회로에 관한 것이다.

최근 세계 공통의 주파수 대역을 이용하여 음성계 및 비음성계의 이동 멀티미디어 서비스를 제공하기 위해 새롭게 대두되는 IMT-2000망 시스템은 종래의 이동통신 시스템보다 더욱 향상된 서비스를 제공하기 위해 ATM을 기반으로 하여 시스템 형상을 구현함으로써 이동통신 시스템에서 처리하지 못하는 고속의 데이터 및 멀티 미디어 서비스를 제공할 수 있도록 하고 있다.

도 1은 일반적인 ATM을 이용한 IMT-2000망 시스템의 전체 블록 구성도로서, 음성 단말, 영상/데이터 단말과의 인터페이스를 수행하는 사용자 인터페이스부(11), 이동국의 전체 동작을 제어하는 이동국 제어부(12), 기저대역 신호와 IF(Intermediate Frequency)신호를 상호 변환하는 CDMA(Code Division Multiple Access) 및 디지털 변복조부(13), IF신호와 RF(Radio Frequency)신호를 상호 변환하는 무선 송수신부(14)로 이루어진 이동국(10)과, RF신호와 IF신호를 상호 변환하는 무선 송수신부(21), 기지국의 전체 동작을 제어하는 기지국 제어부(22), IF신호와 기저대역 신호를 상호 변환하는 CDMA 및 디지털 변복조부(23), ATM 인터페이스를 수행하는 ATM 인터페이스부(24)로 이루어진 기지국(20)과, ATM 인터페이스를 수행하는 ATM 인터페이스부(31), 입출력 ATM 셀 데이터를 PCM(Pulse Code Modulation) 인코딩/디코딩 처리하는 트랜스코더(Transcoder)부(32), 제어국의 전체 동작을 제어하는 주 제어부(33), ATM 셀 데이터를 스위칭하는 ATM 스위치(34), 제어국 전체의 동작을 운용 관리하는 시스템 운용 관리부(35), ATM 인터페이스를 수행하는 ATM 인터페이스부(36)로 이루어진 제어국(30)과, ATM 인터페이스부(41), 셀 제어기(42), 모빌러티(Mobility) 제어기(43)와, 패킷 제어기(44)로 이루어진 교환국(40)으로 구성된다.

상기와 같이 ATM을 기반으로 하는 IMT-2000망 시스템은 종래 이동통신 시스템과 비교하여 다음과 같은 특징적인 구조를 갖는다.

즉, ATM을 기반으로 함에 따라 기지국(20)과 제어국(30)간의 신호/데이터의 전송을 위해 ATM 연결이 제공되고, 제어국(30)내의 서브시스템간의 통신을 위해 ATM 연결이 제공되며, 제어국(30)과 교환국(40)간의 신호/데이터의 전송을 위해 ATM 연결이 제공된다.

그리고, 프로토콜 구조에 있어서는, 제어국(30)내 서브시스템간의 신호용, 기지국(20)과 제어국(30)간의 신호용, 기지국(20)과 제어국(30)간의 패킷 데이터용, 제어국(30)과 교환국(40)간의 패킷 데이터용으로 AAL5 프로토콜(Protocol)을 사용하고, 기지국(20)과 제어국(30)간의 음성 데이터용으로 AAL2 프로토콜을 사용한다.

또한, 제어국(30)과 교환국(40)간의 신호용으로 TIA/EIA IS-634A(SS7 #7 over ATM)를 사용하고, 제어국(30)과 교환국(40)간의 음성 데이터용으로 AAL1 프로토콜을 사용하며, RMS와 FCS간의 운용 데이터용으로 이더넷(Ethernet) 프로토콜을 사용한다.

상기와 같이 제어국(30)은 가입자의 다양한 요구를 수용하기 위해 ATM을 기반으로 하고, 이때 효과적인 서비스를 위해 AAL 타입으로는 AAL2, AAL5, AAL1 등을 사용한다.

도 2는 일반적인 ATM을 이용한 IMT-2000망 시스템의 제어국(30)의 블록 구성도로서, 다수의 AFDA(ATM Frame/Deframe board Assembly)(110∼140)와 AMDA(ATM Mux/Demux board Assembly)(150)로 구성되어, IMT-2000망 시스템의 기지국(20)에서 출력되는 2.048Mbps의 E1급 ATM 셀 데이터를 AAL5와 AAL2로 분리하여 출력하거나, 입력되는 ATM 셀 데이터가 AAL5인지 AAL2인지를 구분하여 기지국(20)으로 출력하는 BIS(BTS Interface Subsystem)(100)와, 상기 BIS(100)로부터 출력되는 AAL5 또는 AAL2의 ATM 셀 데이터를 스위칭하여 해당 경로로 출력하거나, 입력되는 AAL5 또는 AAL2의 ATM 셀 데이터를 스위칭하여 상기 BIS(100)로 출력하는 ATM 스위치(200)와, SMDA(Switch Mux/Demux board Assembly)(310,320)와 다수의 STIA(Selector Transcoder Interface Assembly)(330∼360)로 구성되어, 상기 ATM 스위치(200)에서 출력되는 ATM 셀 데이터를 AAL5와 AAL2로 분리하여 AAL5의 경우 155M 선로를 통해 교환국(40)으로 전송하고 AAL2의 경우 25M 선로를 통해 출력하거나, 입력되는 ATM 셀 데이터가 AAL1인지 AAL2인지를 구분하여 AAL1의 경우 상기 교환국(40)으로 전송하고 AAL2의 경우 155M 선로를 통해 상기 ATM 스위치(200)로 출력하는 AMS(ATM Mux/demux Subsystem)(300)와, STIA(410)와 STBA(Selector Transcoder Board Assembly)(420)로 구성되어, 상기 AMS(300)에서 출력되는 AAL2의 ATM 셀 데이터를 보코딩하여 PCM 데이터로 변환한 후 AAL1의 ATM 셀 데이터로 만들어 상기 AMS(300)로 출력하는 SDS(Selector Distribution Subsystem)(400)와, 상기 BIS(100)와 SDS(400)의 동작 동기를 위한 기준클럭을 제공하는 CKD(ClocK Distributer)(500)로 구성된다.

한편, 상기와 같이 구성된 제어국(30)의 BIS(100)내 AFDA(110∼140)에서는 기지국(20)에서 출력되는 2.048Mbps의 E1급 ATM 셀 데이터를 AAL5와 AAL2로 분리하는 회로를 구비하게 되는데, 이 AAL 데이터 분리회로는 회로의 입력단이나 또는 출력단에 각각 FIFO(First In First Out)의 AAL2용 버퍼와 AAL5용 버퍼를 별도로 두어 기지국(20)에서 출력되는 AAL 데이터의 형태에 따라서 사용하도록 하고 있다.

즉, 입력되는 AAL 데이터를 입력단에서 AAL2와 AAL5로 분리하여 AAL2의 데이터인 경우에는 AAL2용 버퍼를 사용하고, AAL5의 데이터인 경우에는 AAL5용 버퍼를 각각 사용하여 해당 데이터를 저장하도록 하는 것이다.

그러나, 만약 AAL2 데이터와 AAL5 데이터의 비율이 항상 50:50인 경우라면 버퍼의 사용에 있어서 문제가 없지만, 한 쪽의 데이터가 다른 쪽의 데이터에 비해 많다면 데이터가 적은 쪽의 버퍼는 낭비가 발생하게 되는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 ATM을 기반으로 하는 IMT-2000망 시스템의 제어국내 BIS의 AFDA에 있어서, 입력단 또는 출력단에 있는 버퍼를 AAL 데이터의 형태에 상관없이 사용하여 기지국으로부터 입력되는 AAL 데이터를 저장하고, 출력단에서 ATM 셀 헤더(Header)의 VCI(Virtual Channel Identifier) 값을 이용하여 AAL2 데이터와 AAL5 데이터로 분리하여 줌으로써 버퍼의 낭비를 줄일 수 있도록 한 IMT-2000망 시스템의 제어국내 AAL 데이터의 분리회로를 제공하는 데에 있다.

도 1은 일반적인 비동기전송모드를 이용한 아이엠티-2000망 시스템의 전체 블록 구성도,

도 2는 일반적인 비동기전송모드를 이용한 아이엠티-2000망 시스템의 제어국의 블록 구성도,

도 3은 본 발명에 의한 아이엠티-2000망 시스템의 제어국내 에이에이엘 데이터 분리회로의 블록 구성도,

도 4의 (가)는 본 발명의 에이에이엘 데이터 분리회로에서 사용되는 버퍼 사용 허락신호(buf1_avail, buf2_avail)와 버퍼 쓰기 사용 선택신호(W_buf_sel)의 관계를 보인 표이고, (나)는 버퍼 사용 허락신호(buf1_avail, buf2_avail)와 버퍼 읽기 사용 선택신호(R_buf_sel)의 관계를 보인 표.

<도면의 주요부분에 대한 부호의 설명>

111 : 쓰기 선택부 112 : 읽기 선택부

113 : 메모리 제어부 114,115 : 제1,제2 버퍼

이러한 목적을 달성하기 위한 본 발명의 IMT-2000망 시스템의 제어국내 AAL 데이터의 분리회로는, 기지국으로부터 입력되는 AAL 데이터를 수신하여 두 개의 버퍼중 임의로 하나의 버퍼를 선택하여 쓰기 제어신호에 따라 상기 수신되는 AAL 데이터를 저장하고, 이어 AAL 데이터의 저장이 완료되는대로 상기 버퍼에 저장된 AAL 데이터의 형태를 구분한 후 읽기 제어신호에 따라 버퍼로부터 AAL 데이터를 읽어들여 이 AAL 데이터의 형태가 AAL2인지 아니면 AAL5인지를 나타내는 신호와 함께 출력하도록 함을 특징으로 한다.

이때, 상기 버퍼에 AAL데이터의 저장이 완료될 때까지 해당 버퍼로부터의 읽기 동작을 정지하도록 함을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 IMT-2000망 시스템의 제어국내 AAL 데이터 분리회로의 구성 및 동작을 상세히 설명한다.

도 3은 본 발명에 의한 IMT-2000망 시스템의 제어국내 AAL 데이터 분리회로의 블록 구성도로서, 기지국으로부터 입력되는 AAL 데이터(data)를 수신하여 쓰기 인에이블 신호(W_en) 및 쓰기 어드레스 신호(W_addr)와 함께 메모리 제어부로 출력하고, 메모리 제어부에서 출력되는 버퍼 사용 허락신호(buf1_avail, buf2_avail)에 따라 버퍼 쓰기 사용 선택신호(W_buf_sel)를 메모리 제어부로 출력하는 쓰기 선택부(111)와, 메모리 제어부에서 출력되는 버퍼 사용 허락신호(buf1_avail, buf2_avail)에 따라 버퍼 읽기 사용 선택신호(R_buf_sel)와 읽기 인에이블 신호(R_en)를 메모리 제어부로 출력하여 메모리 제어부로부터 AAL 데이터(R_data)와 읽기 어드레스 신호(R_addr) 및 AAL 데이터의 형태신호(AAL_type)를 입력받아 AAL2 데이터와 AAL5 데이터로 분리하여 출력하는 읽기 선택부(112)와, 상기 쓰기 선택부(111)에서 출력되는 버퍼 쓰기 사용 선택신호(W_buf_sel)에 따라 AAL 데이터를 저장하기 위한 제1 버퍼와 제2 버퍼중 하나의 버퍼를 선택하고, 이 선택된 버퍼로 쓰기 인에이블 신호(w_en1, w_en2)와 쓰기 어드레스 신호(w_addr1, w_addr2) 및 AAL 데이터(w_data1, w_data2)를 출력하고, 상기 읽기 선택부(112)에서 출력되는 버퍼 읽기 사용 선택신호(R_buf_sel)에 따라 AAL 데이터를 읽어들이기 위한 제1 버퍼와 제2 버퍼중 하나의 버퍼를 선택하고, 이 선택된 버퍼로 읽기 인에이블 신호(r_en1, r_en2)와 읽기 어드레스 신호(r_addr1, r_addr2)를 출력하여 버퍼로부터 AAL 데이터(r_data1, r_data2)를 입력받아 그 형태를 결정한 후, AAL 데이터(R_data)와 읽기 어드레스 신호(R_addr) 및 AAL 데이터의 형태를 알려주기 위한 AAL 데이터의 형태신호(AAL_type)를 상기 읽기 선택부(112)로 출력하는 메모리 제어부(113)와, 상기 메모리 제어부(113)에서 출력되는 쓰기 인에이블 신호(w_en1, w_en2)와 쓰기 어드레스 신호(w_addr1, w_addr2)에 따라 AAL 데이터(w_data1, w_data2)를 어드레스에 저장하고, 다시 메모리 제어부(113)에서 출력되는 읽기 인에이블 신호(r_en1, r_en2)와 읽기 어드레스 신호(r_addr1, r_addr2)에 따라 어드레스에 저장된 AAL 데이터(r_data1, r_data2)를 읽어 상기 메모리 제어부(113)로 출력하는 제1, 제2 버퍼(114,115)로 구성된다.

상기 메모리 제어부(113)는 쓰기 선택부(111)에서 입력받은 쓰기 어드레스 신호(W_addr)가 일정 번지, 즉 52가 되면 52번지까지 AAL 데이터를 저장한 버퍼로부터 AAL 데이터가 다 읽어질 때까지 쓰기 동작을 막기 위해 해당되는 버퍼 사용 허락신호(buf_avail)를 '1'로 하여 쓰기 선택부(111)와 읽기 선택부(112)로 출력하고, 이어 읽기 선택부(112)에서 입력받은 읽기 어드레스 신호(R_addr)가 52가 되면 다시 버퍼에 AAL 데이터를 저장할 수 있게 해당되는 버퍼 사용 허락신호(buf_avail)를 '0'으로 하여 쓰기 선택부(111)와 읽기 선택부(112)로 출력한다.

그리고, 상기 메모리 제어부(113)는 1비트 레지스터(Register)를 구비하고 있으므로 ATM 셀 데이터 헤더의 VCI 값을 통해 현재 버퍼로부터 읽고 있는 데이터의 AAL 형태를 결정하여 AAL 데이터의 형태신호(AAL_type)를 읽기 선택부(112)로 출력하는데, 즉 AAL2라면 AAL 데이터의 형태신호(AAL_type)를 '0'으로 하고, AAL5라면 AAL 데이터의 형태신호(AAL_type)를 '1'로 하여 출력한다.

상기 제1 버퍼(114)와 제2 버퍼(115)는 53×8비트 듀얼 포트 램(Dual Port RAM)을 구성으로 하고 있다.

상기와 같이 구성된 본 발명에 의한 IMT-2000망 시스템의 제어국내 AAL 데이터 분리회로의 동작을 도 4의 (가),(나)에 도시된 표를 참조로 하여 설명하면 다음과 같다.

먼저, UTOPIA 레벨 1을 따르고 있는 입력단의 쓰기 선택부(111)에서는 ATM 셀 데이터 수신 허가를 요구하는 신호(clav)가 입력되는대로 인에이블 신호(Enb)를 출력하여 기지국으로부터 입력되는 ATM 셀의 시작 데이터(soc)를 포함한 AAL 데이터(data)를 입력받는다.

이때, 상기 쓰기 선택부(111)에서 ATM 셀의 시작 데이터(soc)가 검출되면 쓰기 인에이블 신호(W_en)와 쓰기 어드레스 신호(W_addr) 및 AAL 데이터(W_data)를 상기 메모리 제어부(113)로 출력한다.

이와 동시에 상기 쓰기 선택부(111)에서는 메모리 제어부(113)에서 출력되는 버퍼 사용 허락신호(buf1_avail, buf2_avail)의 값을 확인하여 그 값이 '0'인 것을 선택한다.

여기서, 상기 버퍼 사용 허락신호(buf1_avail, buf2_avail)의 초기값은 모두 '0'이고, 만약 둘다 '0'이면 제1 버퍼(114)에 대한 버퍼 사용 허락신호(buf1_avail)가 우선 순위가 높다.

상기와 같이 쓰기 선택부(111)에서는 상기 버퍼 사용 허락신호(buf1_avail, buf2_avail)의 값을 참조로 하여 버퍼 쓰기 사용 선택신호(W_buf_sel)를 결정하여 메모리 제어부(113)로 출력한다.

상기 버퍼 사용 허락신호(buf1_avail, buf2_avail)와 버퍼 쓰기 사용 선택신호(W_buf_sel)의 관계는 도 4의 (가)에 도시된 바와 같다.

이후, 상기 메모리 제어부(113)에서는 상기 쓰기 선택부(111)에서 입력받은 버퍼 쓰기 사용 선택신호(W_buf_sel)에 의해 제1 버퍼(114)와 제2 버퍼(115) 중에 하나를 선택한다.

즉, 도 4의 (가)에 도시된 표에서와 같이 버퍼 쓰기 사용 선택신호(W_buf_sel)가 '1'이면 제1 버퍼(114)에 대한 버퍼 사용 허락신호(buf1_avail)의 값이 '0'이므로 제1 버퍼(114)가 선택되고, '2'이면 제2 버퍼(115)에 대한 버퍼 사용 허락신호(buf2_avail)의 값이 '0'이므로 제2 버퍼(115)가 선택되며, 버퍼 사용 허락신호(buf1_avail, buf2_avail)가 모두 '0'이면 두 개의 제1, 제2 버퍼(114,115) 모두 선택되지 않는다.

예를 들어, 버퍼 쓰기 사용 선택신호(W_buf_sel)의 값이 '1'로 0제1 버퍼(114)를 선택하게 되면, 메모리 제어부(113)에서는 제1 버퍼(114)로 쓰기 인에이블 신호(w_en1)와 쓰기 어드레스 신호(w_addr1) 및 AAL 데이터(w_data1)를 출력하여 제1 버퍼(114)의 52번지까지 AAL 데이터(w_data1)를 저장한다.

한편, 상기 메모리 제어부(113)는 쓰기 선택부(111)에서 입력받은 쓰기 어드레스 신호(W_addr)가 일정 번지, 즉 52가 되면 52번지까지 AAL 데이터를 저장한 제1 버퍼(114)로부터 AAL 데이터가 다 읽어질 때까지 쓰기 동작을 막기 위해 제1 버퍼(114)에 대한 버퍼 사용 허락신호(buf1_avail)를 '1'로 하여 쓰기 선택부(111)와 읽기 선택부(112)로 출력하고, 이어 읽기 선택부(112)에서 입력받은 읽기 어드레스 신호(R_addr)가 52가 되면 다시 저장할 수 있게 상기 버퍼 사용 허락신호(buf1_avail)를 '0'으로 하여 쓰기 선택부(111)와 읽기 선택부(112)로 출력한다.

이후, 제1 버퍼(114)에 대한 AAL 데이터(w_data1)의 저장이 완료되면, 읽기 선택부(112)에서는 상기 메모리 제어부(113)에서 출력되는 버퍼 사용 허락신호(buf1_avail, buf2_avail)의 값을 확인하고, 그 값이 '1'인 해당 버퍼에 대한 버퍼 사용 허락신호(buf_avail)를 선택하여 이에 따른 버퍼 읽기 사용 선택신호(R_buf_sel)와 읽기 인에이블 신호(R_en)를 메모리 제어부(113)로 출력한다.

이에 따라, 메모리 제어부(113)에서는 상기 읽기 선택부(112)에서 입력받은 버퍼 읽기 사용 선택신호(R_buf_sel)에 의해 제1 버퍼(114)와 제2 버퍼(115) 중에 AAL 데이터를 읽어들일 하나의 버퍼를 선택한다.

여기서, 상기 버퍼 사용 허락신호(buf1_avail, buf2_avail)의 초기값은 모두 '0'이고, 만약 둘다 '1'이면 제1 버퍼(114)에 대한 버퍼 사용 허락신호(buf1_avail)가 우선 순위가 높다. 이때 버퍼 사용 허락신호(buf1_avail, buf2_avail)가 '1'이 됐다라는 것은 해당 버퍼에 AAL 데이터가 가득히 저장되었다라는 것을 의미하므로 읽기 선택부(112)에서 이 순간부터 읽기 동작을 지정하도록 한다.

상기와 같이 읽기 선택부(112)에서는 상기 버퍼 사용 허락신호(buf1_avail, buf2_avail)의 값을 참조로 하여 버퍼 읽기 사용 선택신호(R_buf_sel)를 선택하여 메모리 제어부(113)로 출력한다.

상기 버퍼 사용 허락신호(buf1_avail, buf2_avail)와 버퍼 읽기 사용 선택신호(R_buf_sel)의 관계는 도 4의 (나)에 도시된 바와 같다.

이어, 메모리 제어부(113)에서는 상기 읽기 선택부(112)에서 입력받은 버퍼 읽기 사용 선택신호(R_buf_sel)에 의해 제1 버퍼(114)와 제2 버퍼(115) 중에 AAL 데이터를 읽어들일 하나의 버퍼를 선택한다.

즉, 도 4의 (나)에 도시된 표에서와 같이 버퍼 읽기 사용 선택신호(R_buf_sel)가 '1'이면 제1 버퍼(114)에 대한 버퍼 사용 허락신호(buf1_avail)가 '1'로 제1 버퍼(114)가 선택되고, '2'이면 제2 버퍼(115)에 대한 버퍼 사용 허락신호(buf2_avail)가 '1'로 제2 버퍼(115)가 선택되며, 버퍼 사용 허락신호(buf1_avail, buf2_avail)가 '0'이면 두 개의 제1, 제2 버퍼(114,115) 모두 선택되지 않는다.

예를 들어, 버퍼 읽기 사용 선택신호(R_buf_sel)의 값이 '1'로 제1 버퍼(114)를 선택하게 되면, 메모리 제어부(113)에서는 제1 버퍼(114)로 읽기 인에이블 신호(r_en1)와 읽기 어드레스 신호(r_addr1)를 출력하여 제1 버퍼(114)로부터 AAL 데이터(r_data1)를 입력받아 헤더내 VCI 값을 통해 AAL 데이터의 형태가 AAL2인지 AAL5인지를 구분한다.

즉, 상기 메모리 제어부(113)내에 1비트 레지스터가 현재 읽고 있는 데이터의 AAL 형태를 결정하여 읽기 선택부(112)로 출력하는데, 이때 AAL2라면 AAL 데이터의 형태신호(AAL_type)를 '0'으로 하고, AAL5라면 AAL 데이터의 형태신호(AAL_type)를 '1'로 하여 읽기 선택부(112)로 출력한다.

그러면, 읽기 선택부(112)에서는 상기 메모리 제어부(113)에서 출력되는 AAL 데이터의 형태신호(AAL_type)의 값에 따라 AAL 데이터를 AAL2 데이터 또는 AAL5 데이터로 분리하여 출력하도록 한다.

한편, 본 발명은 AAL 형태에 따라서 분리해야 되는 곳에 본 발명에서 사용한 설계기법을 이용하여 FPGA나 EPLD로 구현할 수 있으며, 입출력단은 UTOPIA 레벨 1이나 2로 구현하여 UTOPIA 기능이 내장된 상용칩과 쉽게 인터페이스할 수 있다.

이상, 상기 설명에서와 같이 본 발명은 입력단에서 AAL 형태에 따라 각각 해당된 버퍼에 저장하지 않고 AAL 형태에 상관없이 저장하고 출력단에서 AAL 형태에 따라 AAL2 데이터와 AAL5 데이터를 분리하여 줌으로써 버퍼의 낭비를 막을 수 있으며, AAL 형태의 분리를 위해 상용칩을 사용하지 않고 FPGA나 EPLD로 구현하여 분리회로의 효율을 높일 수 있게 되는 효과가 있다.

Claims

ATM을 기반으로 하는 IMT-2000망 시스템 제어국의 BIS(100)내 AFDA(110∼140)에서 기지국(20)으로부터 입력되는 ATM 셀 데이터를 AAL5와 AAL2로 분리하는 회로에 있어서,

기지국으로부터 입력되는 AAL 데이터(data)를 수신하여 쓰기 인에이블 신호(W_en) 및 쓰기 어드레스 신호(W_addr)와 함께 메모리 제어부로 출력하고, 메모리 제어부에서 출력되는 버퍼 사용 허락신호(buf1_avail, buf2_avail)에 따라 버퍼 쓰기 사용 선택신호(W_buf_sel)를 메모리 제어부로 출력하는 쓰기 선택부(111)와, 메모리 제어부에서 출력되는 버퍼 사용 허락신호(buf1_avail, buf2_avail)에 따라 버퍼 읽기 사용 선택신호(R_buf_sel)와 읽기 인에이블 신호(R_en)를 메모리 제어부로 출력하여 메모리 제어부로부터 AAL 데이터(R_data)와 읽기 어드레스 신호(R_addr) 및 AAL 데이터의 형태신호(AAL_type)를 입력받아 AAL2 데이터와 AAL5 데이터로 분리하여 출력하는 읽기 선택부(112)와, 상기 쓰기 선택부(111)에서 출력되는 버퍼 쓰기 사용 선택신호(W_buf_sel)에 따라 AAL 데이터를 저장하기 위한 제1 버퍼와 제2 버퍼중 하나의 버퍼를 선택하고, 이 선택된 버퍼로 쓰기 인에이블 신호(w_en1, w_en2)와 쓰기 어드레스 신호(w_addr1, w_addr2) 및 AAL 데이터(w_data1, w_data2)를 출력하고, 상기 읽기 선택부(112)에서 출력되는 버퍼 읽기 사용 선택신호(R_buf_sel)에 따라 AAL 데이터를 읽어들이기 위한 제1 버퍼와 제2 버퍼중 하나의 버퍼를 선택하고, 이 선택된 버퍼로 읽기 인에이블 신호(r_en1, r_en2)와 읽기 어드레스 신호(r_addr1, r_addr2)를 출력하여 버퍼로부터 AAL 데이터(r_data1, r_data2)를 입력받아 그 형태를 결정한 후, AAL 데이터(R_data)와 읽기 어드레스 신호(R_addr) 및 AAL 데이터의 형태를 알려주기 위한 AAL 데이터의 형태신호(AAL_type)를 상기 읽기 선택부(112)로 출력하는 메모리 제어부(113)와, 상기 메모리 제어부(113)에서 출력되는 쓰기 인에이블 신호(w_en1, w_en2)와 쓰기 어드레스 신호(w_addr1, w_addr2)에 따라 AAL 데이터(w_data1, w_data2)를 어드레스에 저장하고, 다시 메모리 제어부(113)에서 출력되는 읽기 인에이블 신호(r_en1, r_en2)와 읽기 어드레스 신호(r_addr1, r_addr2)에 따라 어드레스에 저장된 AAL 데이터(r_data1, r_data2)를 읽어 상기 메모리 제어부(113)로 출력하는 제1, 제2 버퍼(114,115)로 구성됨을 특징으로 하는 아이엠티-2000망 시스템의 제어국내 에이에이엘 데이터의 분리회로.
제1항에 있어서, 상기 메모리 제어부(113)는 쓰기 선택부(111)에서 입력받은 쓰기 어드레스 신호(W_addr)가 일정 번지를 나타내는 경우 이 일정 번지까지 AAL 데이터를 저장한 버퍼로부터 AAL 데이터가 다 읽어질 때까지 쓰기 동작을 막기 위해 해당되는 버퍼 사용 허락신호(buf_avail)를 '1'로 하여 상기 쓰기 선택부(111)와 읽기 선택부(112)로 출력하고, 읽기 선택부(112)에서 입력받은 읽기 어드레스 신호(R_addr)가 일정 번지를 나타내는 경우 다시 버퍼에 AAL 데이터를 저장할 수 있게 해당되는 버퍼 사용 허락신호(buf_avail)를 '0'으로 하여 쓰기 선택부(111)와 읽기 선택부(112)로 출력함을 특징으로 하는 아이엠티-2000망 시스템의 제어국내 에이에이엘 데이터의 분리회로.
제1항에 있어서, 상기 메모리 제어부(113)가 1비트 레지스터를 구비하여, ATM 셀 데이터 헤더의 VCI 값을 통해 현재 버퍼로부터 읽고 있는 데이터의 AAL 형태를 결정하여 AAL2라면 AAL 데이터의 형태신호(AAL_type)를 '0'으로 하고, AAL5라면 AAL 데이터의 형태신호(AAL_type)를 '1'로 하여 상기 읽기 선택부(112)로 출력함을 특징으로 하는 아이엠티-2000망 시스템의 제어국내 에이에이엘 데이터의 분리회로.
제1항에 있어서, 상기 제1 버퍼(114)와 제2 버퍼(115)는 53×8비트 듀얼 포트 램으로 구성됨을 특징으로 하는 아이엠티-2000망 시스템의 제어국내 에이에이엘 데이터의 분리회로.