KR20040052444A - 광 집적 회로 - Google Patents

광 집적 회로 Download PDF

Info

Publication number
KR20040052444A
KR20040052444A KR10-2003-7007785A KR20037007785A KR20040052444A KR 20040052444 A KR20040052444 A KR 20040052444A KR 20037007785 A KR20037007785 A KR 20037007785A KR 20040052444 A KR20040052444 A KR 20040052444A
Authority
KR
South Korea
Prior art keywords
forming
substrate
core
optical element
cladding
Prior art date
Application number
KR10-2003-7007785A
Other languages
English (en)
Inventor
세실리아와이. 맥
존엠. 화이트
캠에스. 로
댄 메이댄
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20040052444A publication Critical patent/KR20040052444A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

일 실시예에서, 본 발명은 넓은 면적 기판에 광학 소자를 형성하는 방법 및 장치가 제공된다. 대형 소자는 석영, 실리카 또는 용융 실리카로 제조되는 것이 바람직하다. 넓은 면적 기판은 큰 광학 소자가 단일 다이에 형성된다. 다른 실시예에서, 본 발명은 석영, 실리카 또는 용융 실리카 기판과 같은 넓은 기판에 집적된 광학 소자를 형성하는 방법 및 장치가 제공된다. 또 다른 실시예에서, 본 발명은 넓은 기판 또는 실리콘 기판에 다마스크 기술을 이용하여 광학 소자를 형성하는 방법 및 장치가 제공된다. 또 다른 실시예에서, 하부 클래딩 및 코어에 상부 클래팅 층을 접착함으로써 광학 소자를 형성하는 방법이 제공된다.

Description

광 집적 회로{OPTICAL INTEGRATED CIRCUITS (ICS)}
광학 부품들(예를 들어, 스플리터(splitter), 라우터(router), 커플러(coupler), 필터 등)을 이용하는 통신 시스템들은 통신 산업계에서 대역폭 이슈(bandwidth issue)를 어드레스하는데 사용된다. 그러한 광학 부품들은 평면형 광학 도파관(waveguide) 구조물로서 제조될 것이다. 도 1 은 예시적인 도파관 구조물(100)의 단면도이다. 평면형 광학 도파관 구조물은 기판(102)의 평평한 표면상에 형성되고 통상적으로 하나 이상의 클래딩(cladding) 층(106, 108)에 의해 둘러싸인 코어(104)를 포함한다. 광학적 도파관내에서 전파되는 광선을 광학적으로 제한하기 위해, 코어 물질은 하나 이상의 클래딩 재료 보다 높은 굴절율을 가진다. 지금까지, 코어(104), 하부 클래딩(106), 및 상부 클래딩(108) 각각을 형성하는데 에는 별도의 재료가 사용되었다.
현재, 실리콘 및 실리카 기판상에 평면형 광학 부품을 제조하고 있다. 바람직하게, 이러한 제조 방법은 집적 회로(IC) 제조에 통상적으로 사용되는 프로세싱 장비의 이용을 도모한다. 지금까지, 공통의 기판상의 집적 회로 및 광학 소자들의크기, 형상 및 집적도는 기판의 크기 및 형상에 의해 제한되었었다. 또한, IC 장치 디자인 및 제조시에 수직 및 수평 구조물 모두를 일반적으로 이용하는 IC 디자이너와 달리, 광학적 장치는 통로 곡률반경에 엄격한 제한을 받으면서 단일 평면내에서 연장하는 통로로 일반적으로 제한된다. 이러한 제한의 결과, 광학적 장치의 배치(layout) 및 제조 방법은 긴 직사각형 치수를 가지는 다이(die) 형상을 선호한다.
집적 광학 소자 시스템 제조를 위해, 단일 기판상에서 제조될 수 있는 장치의 개수는 원형 기판상에 형성될 수 있는 장치의 크기 및 그 장치들을 서로 연결하기 위한 장치 상호 접점에 의해 제한된다. 이러한 광학 소자의 크기 제한으로 인해, 다수의 광학 소자를 포함하는 회로는 종종 하나 이상의 기판상에 형성되어야 하며, 원하는 광학 시스템을 형성하기 위해 광섬유에 의해 서로 외부 연결되어야 한다. 광학 소자들을 연결하기 위해 외부 광섬유를 이용하는 것은 광손실을 증대시키고 그리고 회로의 만족스런 기능을 보장하지 못할 정도로 광섬유를 이용하는 광학 시스템의 신뢰성을 저하시킨다.
원형 형상외에, 실리콘 기판과 관련한 문제점은 도파관을 따라 이동하는 빛 파동과의 간섭을 피하기 위해 기판이 도파관과 분리되어야 한다는 것이다. 도파관내에서 이동하는 빛은 두개의 직교 편광 모드를 포함한다. 도파관 이용시에, 하나의 편광은 기판에 수평이고 다른 편광은 기판에 수직이다. 만약 하부 클래딩이 너무 얇다면, 두개의 직교 모드는 전송 윈도우(transmission window)의 폭을 제한하는 결과적인 분산 현상(dispersion phenomenon) 즉, 복굴절(birefringence)을 초래하는 상이한 유효 굴절율을 나타낼 것이다. 실리콘 기판상에 형성된 광학 소자의 복굴절 효과를 최소화하기 위해, 비교적 두꺼운 즉, 약 15㎛ 내지 약 30㎛의 하부 클래딩이 버퍼 층으로서 기능할 것이 요구된다.
통상적인 도파관 구조물은 셋 이상의 도포 단계 및 하나의 마스크 레벨(mask level)을 필요로 한다. 예를 들어, 하부 클래딩 층은 도파관으로부터 기판을 분리시키도록 먼저 도포되어야 한다. 이어서, 코어 층이 도포되고 패턴화되어 도파관 경로를 형성한다. 그 후에, 상부 클래딩 층이 그 위에 도포된다. 상부 클래딩 층은 외부 주변 빛 즉, 장치 외부의 환경으로부터의 빛에 의한 간섭을 충분히 방지할 수 있도록 두꺼워야 한다. 또한, 이러한 각각의 층들은 원하는 광학적 성질을 얻기 위해 사후 도포 열처리될 필요가 있을 것이고 또 그렇게 실시되고 있다.
도파관 구조물을 구성하는 재료 층과 기판이 각각 상이한 열팽창 계수(CTE)를 가지기 때문에, 광학 소자 제조시에 실리콘 기판과 관련한 다른 문제가 발생한다. 제조 중에, 도파관 구조물의 재료 층과 기판은 몇 번의 열 싸이클에 노출된다. 이러한 열 싸이클 및 상이한 열팽창 계수는 도파관 구조물의 재료 층을 기판 보다 더 수축시킬 것이며, 바람직하지 못하게 기판을 굽힐 것이다. 또한, 이것은 박막내에 응력을 유발시킨다. 이러한 효과는 사용되는 실리콘 기판이 클 수록 더욱 증대된다.
본 발명은 광집적회로(광 ICs)와 같은 광학 소자를 형성하는 방법 및 장치에 관한 것이다.
도 1 은 예시적인 도파관 구조물의 단면도.
도 2 는 집적된 광학 소자의 개략도.
도 3 은 다수의 입력/출력 접점을 가지는 넓은 장치의 개략도.
도 4 는 고용량 집적 광학 소자의 개략도.
도 5 는 본 명세서에 기재된 실시예의 실시에 사용할 수 있는 예시적인 프로세싱 시스템의 개략적인 평면도.
도 6 내지 도 8 은 본 발명의 실시예에 따라 기판상에 또는 기판내에 형성된 여러 장치들의 단면도.
도 9 는 광학 소자의 다른 코어 구조물의 단면도.
도 10 은 광학 소자의 다른 코어 구조물의 단면도.
도 11 은 광학 소자의 다른 코어 구조물의 단면도.
도 12 는 광학 소자의 다른 코어 구조물의 단면도.
집적된 광학 소자를 형성하는 방법은 약 400cm2이상의 면적을 가지는 기판상에 하나 이상의 광학적 도파관 부품을 형성하는 단계를 포함한다.
기판에 광학 소자를 형성하는 방법은 하나 이상의 하부 클래딩, 코어 및 상부 클래딩을 도포하는 단계와 하나 이상의 하부 클래딩, 코어 및 상부 클래딩을 도포 후 인-시츄방식으로(in situ) 열처리하는 단계를 포함한다.
기판에 광학 소자를 형성하는 방법은 기판상에 하부 클래딩을 형성하는 단계; 상기 하부 클래딩에 코어 재료를 도포하는 단계; 상기 코어 재료를 패턴화하고 에칭하여 하나 이상의 광학 소자를 형성하는 단계; 상부 클래딩의 적어도 일부를 도포하고 도포된 부분을 인-시츄방식으로 열처리함으로써 하부 클래딩 및 광학 소자상에 상부 클래딩을 도포하는 단계를 포함한다.
다수의 광학 소자를 기판상에 제조하는 방법은 제 1 프로세싱 챔버내에 기판을 위치시키는 단계; 유리 패널상에 하부 클래딩을 도포하는 단계; 도포된 하부 클래딩을 고밀화하는(densifying) 단계; 제 2 프로세싱 챔버내에 유리 패널을 위치시키는 단계; 하부 클래딩상에 코어 층을 도포하는 단계; 코어 층을 패턴화하고 에칭하여 광학 소자의 패턴을 형성하는 단계; 제 3 프로세싱 챔버내에 유리 패널을 위치시키는 단계; 및 패턴화된 광학 소자상에 상부 클래딩을 도포하는 단계를 포함한다.
광학 소자를 형성하기 위한 프로세싱 시스템은 로봇이 내부에 배치된 이송 챔버; USG 챔버, PSG 챔버, 및 BPSG 챔버로 이루어진 그룹에서 선택되고 상기 이송 챔버에 연결된 하나 이상의 도포 챔버; 및 상기 이송 챔버에 연결된 하나 이상의 고밀화 챔버를 포함한다.
평면형 패널상에 광학 소자의 일부를 형성하는 방법은 평면형 패널을 프로세싱 시스템상의 제 1 프로세싱 챔버내에 위치시키는 단계; 하부 클래딩 층을 기판상에 도포하는 단계; 상기 기판을 동일 프로세싱 시스템상의 고밀화 챔버내에 위치시키고 내부의 기판을 처리하는 단계; 상기 하부 클래딩 층상에 코어 층을 도포하기 위해 제 2 도포 챔버내에 기판을 위치시키는 단계; 및 프로세싱 시스템상의 고밀화 챔버내에 기판을 위치시키고 그 내부의 기판을 처리하는 단계를 포함한다.
도파관 구조물 형성 방법은 하부 클래딩내에 광 전파 채널을 형성하는 단계; 상기 광 전파 채널을 코어 재료로 충진하여 코어를 형성하는 단계; 및 상기 코어상에 상부 클래딩을 형성하는 단계를 포함한다.
도파관 구조물 형성 방법은 기판상에 하부 클래딩을 도포하는 단계; 상기 하부 클래딩내에 광 전파 채널을 형성하는 단계; 상기 광 전파 채널내에 코어 재료를 도포하는 단계; 및 상기 하부 클래딩의 상부면 및 코어에 상부 클래딩을 부착하는 단계를 포함한다.
일 실시예에서, 본 발명은 복굴절을 최소화시키기에 충분한 광학적 성질 또는 광학 소자의 일부로서 기능하기에 충분한 광학적 성질을 가지는 평면형 광학 소자를 기판상에 형성하는 방법 및 장치를 제공한다.
다른 실시예에서, 다마스크(damascene) 프로세스를 이용하는 광학 소자 형성 방법이 제공된다.
다른 실시예에서, 상부 클래딩이 코어 및 하부 클래딩의 상부면에 접착되는 광학 소자 형성 방법이 제공된다.
다른 실시예에서, 넓은 면적의 기판상에 광학 소자를 형성하는 방법이 제공된다.
다른 실시예에서, 광학 소자들이 형성되거나 또는 장착될 수 있는 보드(board)로서 석영, 실리카 또는 융합 실리카 기판이 사용되는 집적 광학 소자 제조 방법이 제공된다.
본 발명의 사상은 첨부된 도면과 관련하여 후술되는 상세한 설명을 참조함으로써 용이하게 이해할 수 있다.
일 실시예에서, 본 발명은 석영, 실리카, 용융 실리카 등과 같은 재료로 만들어진 넓은 기판상에 광학 소자를 형성하는 방법을 제공한다. 평판형 패널 디스플레이 분야에서 알려진 기술을 이용하여, 실리콘상에 형성된 광학 소자들 보다 우수한 성능을 가지는 광학 소자들이 넓은 기판 상에 제조되고 집적될 수 있어 장치의 복잡한 연결 및 회로 집적을 가능하게 한다. 다른 실시예에서, 장치들이 직접 상부에 형성될 수 있게 하고 그리고 적어도 일부의 장치들이 제조된 기판상에 기타 장치들이 조립될 수 있도록 넓은 기판이 사용된다. 다른 실시예에서, 재료의 도포 및 도포된 층의 인-시츄방식 고밀화 즉, 층의 대기 노출 없는 고밀화을 가능하게 하는 집적된 프로세싱 시스템 및 프로세스들이 제공된다. 다른 실시예에서, 본 발명의 실시예들은 다마스크 제조 기술을 이용하는 광학 소자의 제조에 관한 것이다. 또 다른 실시예에서, 실시예들은 광학 소자상에 상부 클래딩을 형성하는데 사용되는 적층 제조 기술에 관한 것이다.
바람직하게, 본 발명의 실시예들에 따라 형성되는 광학 소자는, 광학 소자의 일부로서 작용하도록 또는 복굴절 효과를 최소화하도록, 충분한 광학적 품질의 기판으로 형성된다. 기판의 바람직한 일 실시예는 기판을 광학 소자내의 클래딩 재료로서 적합하게 만드는 굴절율이다. 또한, 코어 재료의 효과적인 광학 작용에 부정적인 영향을 미치지 않으면서 클래딩 층으로서 기판이 사용될 수 있도록 충분한 광학적 성질을 가지는 재료로 기판이 제조될 수도 있다. 본 발명의 실시예에 적합한 기판의 예를 들면 석영, 실리카 및 용융 실리카 기판과 같은 유리 패널을 포함하며, 그 기판들로 제한되는 것은 아니다.
바람직하게, 사용될 수 있는 기판은 약 400cm2이상의 면적을 가지는 비원형 기판을 포함하며, 그러한 기판으로 제한되는 것은 아니다. 예시적인 기판은 예를 들어 약 370mm x 470mm 또는 그 보다 큰 크기를 가지고 평판 디스플레이 제조에 이용되는 직사각형 또는 정사각형 기판을 포함하며, 그러한 기판으로 제한되는 것은 아니다. 1m x 1.5m 크기의 직사각형 치수를 가지는 기판이 평판 디스플레이 제조에 사용되기 위해 연구되었으며, 그 평판은 광학 소자 제조에 적합하다.
A. 넓은 기판 및 광학 소자의 넓은 면적의 집적
하나의 실시예에서, 본 발명은 큰 치수의 광학적 프로세싱 장치의 제조, 광학 프로세싱 장치의 증대된 용량, 및 하나의 기판상에 형성된 광학 프로세싱 장치내로 다수의 광학적 프로세싱 기능을 통합하는 것을 가능하게 하도록 넓은 면적의 기판을 이용하는 실시예를 제공한다. 본 발명의 다른 실시예에서, 예를 들어 기판이 클래딩으로 작용하는 것과 같이 장치의 일부를 기판이 형성하도록, 기판 재료가 선택될 수도 있다.
1. 넓은 면적의 기판
넓은 면적의 기판의 사용은, 현재의 광학 소자 제조 기술을 이용하여, 종래의 가장 큰 크기 및 형상의 기판 보다 전체 크기가 큰 하나의 다이(die) 광학 프로세싱 구조물을 제조할 수 있게 한다. 지금까지 광학 소자의 제조는 장치가 제조되는 기판의 이용가능한 면적에 의해 제한되었다. 통상적인 제조 기술은 지름이 100mm,125mm 또는 150mm 인 원형의 예를 들어 실리콘 기판을 이용한다. 기판상에 형성된 광학 소자가 일반적으로 평면형 전달 경로를 이용하기 때문에, 보다 긴 전달 경로를 원하는 디자인은 기판 형태(real estate)에 디자인을 맞추기 위해 굽힘부(bend)를 도입하는 디자인을 부과할 것이다. 상기 굽힘부는 추가적인 손실을 초래하며, 절충된 디자인은 장치 기능에 부정적인 영향을 미치는 기타 부정적 작동 제한을 초래할 것이다. 예를 들어 평판 디스플레이를 제조하는데 사용되는 기판과 같은 넓은 기판상에 광학 프로세싱 장치를 제조하는 것은 현재의 작은 기판상에 제조될 수 있는 것 보다 긴 선형 전달 경로를 포함할 수 있는 장치 또는 부품을 제조할 수 있게 한다. 예를 들어, 약 15 인치 길이의 전달 경로를 가지는 광학 프로세싱 부품의 선형의 또는 거의 선형의 배열체(arrangement)는 400mm x 500mm(약 15.7 인치 x 19.6 인치) 평판과 같은 넓은 기판상에 형성될 수 있다. 몇몇 평판들은 1 평방 미터 보다 크며, 그에 따라 보다 큰 부품 배열체가 실현될 수 있다. 특별한 광학 소자를 위한 광학 부품의 선형의 또는 거의 선형의 직렬(cascading) 배열체를 형성할 수 있는 능력은 종래 크기 및 형상의 기판에서 발견되지 않는 디자인의 자유를 제공한다. 대조적으로, 원형 기판상의 동일한 정도의 부품 집적도는 원하는 부품을 수용하기 위해 굽힘 반경이 디자인내로 통합될 것을 요구한다. 통상적인 크기 및 형상의 기판에서 이용가능한 보다 좁은 면적은 또한 많은 광학 부품들이 다른 곳에서 제조되고 기판상에 조립되도록 만든다. 이들 외부로 형성된 부품의 집적화는 추가의 부품들 사이에 추가의 광 경로를 제공하여 소망의 디자인을 실현할 것을 요구한다. 통상적으로, 섬유광 케이블은 부품들 사이의 광학 커넥터로서 기능하여 소망의 디자인을 달성한다. 그러나, 종래 크기와 형상의 기판에 사용한 바와 같이 굽힘 반경과 광학 커넥터 양자는 광 신호가 프로세싱될 때 전파 손실을 가져온다. 결국, 이런 신호 프로세싱 디자인에 대한 변경은 신호를 유용한 레벨 아래로 감쇠시킬 수 있어서, 증폭의 필요성을 야기한다.
따라서, 본 발명의 한 실시예에서, 광학 소자는 약 400cm2이상의 면적을 가지는 넓은 면적 기판상에 형성되어 있다. 넓은 면적 기판과 이런 기판을 효율적으로 프로세싱하도록 디자인된 장비를 사용해서, 소자를 보다 낮은 손실 전파 경로(lower loss propagation pathways)(즉, 굽힘 디자인 또는 외부 광학 커넥터로 회복할 필요가 없는 전파 경로)로 디자인할 수 있다.
광학 소자의 제작시 넓은 면적 기판을 사용하는 다른 장점은 기판 공간의 이용을 증가시키는 것이다. 상업적 생산시에, 비원형 넓은 면적 기판은 기판의 이용율을 높이면서, 싱글 기판에 많은 수의 종래 광학 소자를 생산하는데 사용될 수 있다.
추가로, 정사각형 또는 직사각형 기판을 사용하면 기판과 소자가 형성되어질 다이사이에 공통 형상 요소를 제공해서 기판의 이용율을 보다 효율적으로 한다. 표 1은 이 이용율이 적합하게는 약 75%이상이고 100%만큼 높일 수 있다.
여기에 직사각형과 원형 기판의 비교를 위한 예가 제공되어 있으며, 각각에는 직사각형의 다이가 형성되어 있다. 본 발명의 양태는 모든 넓은 면적 비원형 기판을 고려한다. 일반적으로, 본 발명의 양태는 약 400cm2이상의 전체 면적을 가지고 다이가 형성될 수 있는 기판을 고려한다. 표 1은 장치의 수, 설명적으로 4mm ×100mm 또는 2mm ×50mm 소자, 300mm 원형 기판과 400mm ×500mm 기판상에 달성될 수 있는 면적 이용율의 비교를 도시한다.
표 1
소자 크기 4mm ×100mm 2mm ×50mm
기판 크기 300mm 400×500 300mm 400×500
소자수 110 500 564 2000
면적 이용율 62% 100% 80% 100%
추가로, 620mm ×750mm 기판은 2mm ×50mm 소자를 4650개를 생산하면 기판의 100% 이용율을 가지며, 4mm ×100mm 소자를 1122개 생산하면 96% 이용율을 가진다. 넓은 면적외에 다이와 기판의 유사한 형상 요소는 기판의 효율적인 상업적 이용율을 제공하면서 다이에서의 높은 생산성을 제공한다.
추가로, 보다 큰 다이 길이는 넓은 면적 기판을 사용해서 제조될 수 있다. 예를 들어, 종래의 400mm ×500mm 기판은 20cm의 길이를 가지는 다수의 다이를 만드는데 사용될 수 있다. 200mm 원형 기판을 사용하면, 다이 길이는 20cm 이하로 제한되고, 기판 공간상의 구속으로 인해서 약 20cm의 길이를 가지는 단지 하나의 기판만이 각 기판상에 제작될 수 있다. 그러나, 400cm2보다넓은 면적을 가지는 비원형 기판을 사용해서 예를 들어 20cm 이상의 긴 길이를 가지는 다중 소자를 제작할수 있다. 추가로, 기판 크기가 증가함에 따라, 예를 들어 1 평방미터 만큼 증가하면, 보가 긴 길이를 가지는 더 많은 장치를 제작할 수 있다. 싱글 기판에 제작될 수 있는 다이 크기는 다수, 예를 들어 하나 이상을 포함하며, 다이는 적어도 약 6인치 내지 약 1.5미터의 길이를 가진다.
한 실시예에서, 넓은 면적 기판은 양호하게 주 치수와 부 치수를 가지는 광학 부품 또는 소자 다이를 제조하는데 사용되며, 여기서 광학 부품 또는 소자 다이의 주 치수는 약 15cm보다 긴 것이다. 다른 실시예에서, 광학 부품 또는 다이의 주 치수는 소자를 형성하는데 사용된 넓은 면적 기판의 주 치수에 따라 길어진다. 또 다른 실시예에서, 싱글 광학 소자 또는 부품 다이의 주 치수는 약 15cm 내지 약 1.5미터이다.
1. 넓은 면적 접적화
i. 싱글 프로세싱 집적화
광학 소자 이득이 통신 및 다른 시스템내에서의 용도가 증가함에 따라, 보다 셈세한 소자를 형성하기 위한 소자의 집적화가 예상된다. 본 발명의 실시예들은 싱글 기판에 형성된 다중 광학 신호 프로세싱 부품을 제공하는 것이며, 이음부 없는 전파 통로 또는 코어는 다양한 광학 프로세싱 부품을 결합한다. 넓은 면적 집적화는 광학 신호 프로세싱 부품 집적화를 할 수 있어서, 다중 부품은 싱글 집적된 광학 신호 프로세싱 소자 다이상에 제작되어어 소망의 신호 프로세싱 단계들을 달성할 수 있다. 본 명세서에서, 집적된 광학 신호 프로세싱 소자는 개별 광학 부품과 함께 결합할 수 있도록 이음부 없는 전파 통로 또는 코어의 사용을 언급하는 것이다. 그러므로, 넓은 면적 기판의 사용으로 또한 다양한 평면 광학 프로세싱 부품사이의 외부의 섬유 광학 접점을 이용하지 않고 다중 광학 신호 프로세싱 부품을 싱글 기판상에 집적시킬 수 있다.
광학 프로세싱 부품의 넓은 면적 집적화는 광학 부품 디자이너로 하여금 다수의 광학 프로세싱 부품을 정렬하여 소망의 결과의 광학 신호를 생산할 수 있게 한다. 한 예에서, 집적된 광학 소자는 본 발명에 따라서 일체로 함께 형성하고 이음부 없는 전파 경로에 의해서 결합된 몇개의 패시브 광학 프로세싱 부품을 제작함으로써 형성될 수 있다. 도 2는 멀티플럭스 또는 디-멀티플럭스(202), 어드/드랍 필터(add/drop filter, 204), 스위치(206) 및 멀티플럭스 또는 디-멀티플럭스(208)와 같은 부품을 포함할 수 있는 광학 소자(200)의 예를 도시하며, 이들 부품들 모두는 싱글 다이상에서 소자의 다앙한 부품사이의 광학 신호를 전파하도록 이음부 없는 코어를 이용해서 제작될 수 있다. 위의 예는 도시를 위한 것이지 제한할 의도는 없으며 단지 예시적인 집적된 광학 부품 광학 신호 프로세싱 소자를 나타낸다. 예를 들어, 커플러, 스프리터, 필터, 어레이 도파관 그레이팅(array waveguide gratings), 브래그 그레이팅(Bragg gratings), 탭, 감쇠기(attenuators), 멀티플러스, 디-멀티플러스와 같은 다양한 광학 부품은 싱글 기판상에 집적화될 수 있고 함께 연결되어 집적 광학 회로를 형성하여 소망의 신호 프로세싱을 달성할 수 있다. 본 발명의 넓은 면적 집적화 양태는 폭 넓은 집적된 부품 광학 프로세싱 소자를 제작할 수 있게 한다. 이 기술분야의 통상의 기술자는 본 발명의 실시예가 폭 넓은 집적된 부품 광학 프로세싱 소자를 디자인하고 제작할 수 있다고 생각할 것이다.개별 광학 부품이 이음부 없는 코어에 의해서 집적화되고, 이음부 없는 코어를 통해서 집적된 부품 광학 소자의 작업이 달성되는 것을 생각할 수 있다.
종래 제작 기술은 개별 부품을 제작해서 외부 접점을 사용해서 서로 접속해서 전체 소자를 형성해야 한다. 외부 접점을 사용하면 소자에서 전파 손실을 발생시킬 수 있다. 부품 사이에 이음부 없는 코어를 사용하면 개별 광학 부품사이의 외부 광학 섬유 접점의 사용과 관련된 손실을 제거하거나 거의 줄일 수 있다. 이들 손실은 광학 섬유 커넥터와 광학 부품사이의 접점에 존재하는 어떠한 갭과, 접속되어지는 광학 부품 구조의 변경 또는 커넥터를 구성하는 재료의 변화에 의해서 발생된 광학 섬유 커넥터의 오정렬 관련된 전파 및 인서트 손실을 포함할 수 있다. 소자 집적화는 외부 섬유 접점을 제거함으로써 신뢰성을 증가시키는 이익을 준다. 또한 둥근 섬유 커넥터를 일반적인 정사각형 코어에 결합함으로써, 집적화 소자내에서 적어도 형성되는 통상적인 인서트 손실은 제거된다.
본 발명의 다른 양태에서, 넓은 면적 집적화는 증가된 수의 입력/출력 광학 섬유를 광학 소자에 바로 연결하는데 사용된다. 도 3은 대량의 I/O 접점(302A-302B)을 가지는 광학 부품(300)을 도시한다. 일반적으로 말하면, 기판을 증가하면 이런 기판상에 형성된 광학 프로세싱 소자의 I/O 용량을 증가시킬 수 있다. 일반적으로, 광 섬유는 구조물의 전체 직경이 약 125 마이크론이 되도록 클래딩에 의해서 둘러싸인 약 8마이크론 직경의 원형 코어를 가진다. 소자에 연결된 광 섬유의 수를 증가하면, 보다 넓은 면적이 각 광 섬유 입력/출력 접점의 전체 코어/클래딩 구조물을 수용하는데 필요하다.
이런 넓은 면적 집적화 장점은 보다 큰 치수를 제공하여 보다 많은 입력/출력 광 섬유를 수용한다. 장치 용도가 증가하고 밴드폭에 대한 필요성이 증가하면, 입력 및/또는 출력의 수가 증가된 보다 큰 기판상에 ㅎ여성된 보다 큰 소자의 집적화가 제작될 수 있다. 대부분의 소자가 현재에 긴 거리에 거쳐서 또는 소자 사이에 전송 광에 이용된 외부 광 섬유에 약간의 포인트에서 접속되어 있기 때문에, 섬유와 광학 소자 사이의 접점을 제공하기 위해서는 추가의 면적이 필요하다. 한 예에서, 크로스 접점(상호 접점)은 양호하게 접점 및 코어의 수를 증가해서 제작될 수 있어 소자의 필요한 용량의 증대를 수용할 수 있다. 크로스 접점의 한 예에서, 넓은 면적 기판을 사용하면 광 케이블용의 보다 많은 입력/출력 접점을 수용할 수 있는 보다 큰 크로스 접점 다이의 디자인을 할 수 있다. 추가로, 석영, 실리카 또는 융착 실리카 기판을 사용하면 광 섬유와 광 부품사이의 양호한 융착 본딩을 제공한다. 종래 크기 및 형상의 기판을 사용해서 형성한 광학 프로세싱 소자는 제작될 수 있는 소자의 크기를 제한하고 증가된 수의 섬유 광 케이블을 수용할 수 있는 크기의 소자의 능력을 제한한다. 그러므로, 다중 광 섬유를 소자에 연결하기 위해서는 광학 부품에 물리적 연결을 수용하도록 충분한 기판 공간을 필요로 한다. 추가의 섬유 광 접점을 물리적으로 수용할 수 있어서 광 신호 프로세싱의 영역을 보다 넓힐 수 있다.
본 발명의 다른 양태에서, 넓은 면적 집적화는 광학 신호 프로세싱 소자의 디자인으로 하여금 고 용량 광학 신호 프로세싱 부품을 디자인하고 사용할 수 있게 한다. 싱글 광학 섬유상에 광 신호의 멀티플럭싱 용량이 증가하고 광학 소자에 결합될 수 있는 개별 섬유 광 케이블의 수가 증가하면, 또한 프로세싱되어질 개별 광학 신호의 수도 증가한다. 그러므로, 디자인너가 증가된 광학 신호 프로세싱 용량을 가지는 개별 광학 프로세싱 부품을 자유롭게 디자인하는 것은 필요하다. 약간의 디자인은 다수의 개별 광학 신호가 평행하게 프로세싱될 수 있었던 전파 경로를 디자인할 수 있는 넓은 면적으로 인해 이익을 가진다. 도 4는 소자로 도입된 많은 수의 광학 신소를 프로세싱할 수 있는 다중 광학 부품을 가지는 집적된 광학 소자(400)를 도시한다. 도 4에 도시한 대표적인 소자는 좌측의 입력부와 우측의 출력부와 "높은 신호 프로세싱 용량"을 나타내는 광 프로세싱 소자(404A-404B)를 포함한다. 예를 들면, (a) 소자에 연결된 다수의 광 섬유 및/또는 (b) 각각이 높은 멀피플럭스된 광 신호를 운반하는 하나 이상의 광 섬유로부터 나온 신호를 인플럭스(influx)프로세싱하는 용량을 가진 필터이다. 신호는 예를 들어 기판에 형성된 고 용량 프로세싱 부품에 의해서 추가로 프로세싱하기 위해서, 입력되어 디멀티플럭스된다. 프로세싱 부품은 추가의 전파 경로를 수용해서 소망의 프로세싱 용량을 달성하는데 추가의 면적을 필요로 한다.
ii. 넓은 면적 기판상에 소자의 조립 집적화 집적화
본 발명의 한 양태에서, 넓은 면적 기판은 소자가 바로 형성될 수 있고 다른 광학 소자가 장착될 수 있는 통상의 캐리어로서 사용된다. 그리고 나서 소자는 광학 섬유 접점 또는 피그테일(pigtails)을 이용하는 종래 기술을 사용해서 서로 연결되어진다. 광학 부품은 광학 신호 프로세싱 패널로서 언급되는, 넓은 면적 기판상에 형성될 수 있으며, 다른 부품은 넓은 면적 기판상에 장착되거나 부착되어 있다. 여기서 기술한 바와 같은 광학 프로세싱 패널은 집적된 광학 프로세싱 부품을 제작하여 광학 프로세싱 소자를 제작하기 위한 조립 프로세스를 가르킨다. 한 실시예에서, 본 발명의 양태에 따른 광학 프로세싱 패널은 광학 프로세싱 패널상에 형성되거나 제작된 다수의 패시브 광학 프로세싱 부품을 포함한다. 한 양태에서, 이들 패시브 광학 프로세싱 부품의 클래딩 또는 코어의 약간 또는 모두는 여기서 기술한 프로세싱 시스템과 방법을 사용해서 형성된다. 예를 들면, 광학 프로세싱 패널은 다수의 광학 프로세싱 부품이 형성되어 있는 클래딩의 일부분을 형성하기에 충분한 광학 품질과 특성을 가진 기판을 포함할 수 있다. 본 발명의 다른 양태에서, 다수의 광학 프로세싱 부품의 약간 또는 모두는 아래에 보다 상세히 설명되어진 다마스크 프로세싱 기술(damascene processing technique)를 사용해서 형성된다. 또 다른 양태에서는, 아래에 기술된 클러스터 툴 프로세싱 기술은 광학 프로세싱 패널상에 형성된 다수의 광학 프로세싱 부품의 모두 또는 일부분을 제작하는데 사용될 수 있다. 본 발명의 다른 실시예로 여기서 기술한 본 발명의 다양한 양태의 조합도 사용할 수 있음을 알아주기 바란다. 예를 들면, 광학 프로세싱 패널은 클래딩 재료로서 기판을 사용하고, 다마스크 프로세스를 사용해서 이음부 없는 코어를 형성해서 만든 다수의 패시브 광학 프로세싱 부품을 포함하며, 다마스크 프로세스에서는 코어 또는 다른 도포된 클래딩 재료의 도포 및/또는 고밀화를 클러스터 프로세싱 시스템내에서 인-시츄방식으로 실행한다.
광학 프로세싱 패널의 변경 실시예에서, 약간의 패시브 광학 프로세싱 부품은 상술한 바와 같이 광학 프로세싱 패널상에 형성되고 다른 부품은 다른 곳에서제작되어 그리고 나서 광학 프로세싱 패널에 적당히 본딩, 결합, 층상 또는 다른 방법으로 적당히 부착된다. 다른 곳에서 제작된 부품은 패시브 광학 프로세싱 부품, 액티브 광학 프로세싱 부품 또는 전자 부품을 포함한다. 또한 유리상의 IC 기술도 광학 프로세싱 소자의 작업과 전자 집적 회로의 작업을 통합하는데 사용될 수 있음을 생각할 수 있다.
집적된 광학 소자를 형성하는 한 방법은 약 400cm2이상의 면적을 가지는 기판상에 하나 이상의 패시브 광학 소자를 형성하는 단계를 포함한다. 적합하게, 기판은 광학 소자가 형성되어지는 다이의 공통 형상에 맞는 정사각형 또는 직사각형 형상이다. 추가로, 하나 이상의 액티브 및/또는 패시브 소자는 기판상에 조립될 수 있고 기판 상에는 패시브 소자가 형성되어 집적 광학 소자를 형성한다. 기판상에 형성될 수 있는 패시브 소자의 예는 도파관, 스플리터, 필터, 커플러, 크로스 접점, 멀티플럭스, 디-멀티플럭스와 이들의 조합을 포함하며, 이에 국한되지 않는다.
상술한 설명에서 개별의 광학 소자를 설명하였지만, 본 발명의 방법 및 장치는 여러 개의 광학 부품을 하나의 기판 상에 형성된 하나의 집적된 구조물로 통합한 광학 소자를 조립하여 이용하는 것이 유리하다. 이러한 집적된 광학 소자는 여러 개의 장치를 개별적으로 조립한 후, 함께 결합하여 장치를 형성하거나, 또는 함께 연결하여 특정 광학 프로세싱 기능을 실행하는 경우 요구되는 것과 동수의 상호연결 단계를 필요로 하지 않는다.
ⅲ. 전기 및 광학 부품 집적화
집적화의 다른 영역은 광학 소자 및 전기 장치 모두를 동일한 기판 상에 조립하는 단계를 포함한다. 일 실시형태에 있어서, 광학 프로세싱 패널을 사용하여, 집적된 광학 프로세싱 장치에 광학 신호 프로세싱 부품 및 전기 신호 프로세싱 부품 모두를 사용하는 광학 프로세싱 장치를 형성한다. 전기 신호 프로세싱 부품은 다른 장소에서 형성된 후, 유리 테크닉(glass techniques) 상에 예컨대 IC를 사용하여 상술한 바와 같이 광학 프로세싱 패널에 고정될 수도 있다. 그러나, 본 발명의 방법 및 장치는 광학 프로세싱 패널 상에 광학 프로세싱 부품 및 전기 프로세싱 부품 모두가 통합적으로 형성된 광학 프로세싱 패널을 제조하는데 사용될 수 있다. 일 실시형태에 있어서, 광학 프로세싱 패널을 패턴화하여 광학 부품을 형성하고, 전기 프로세싱 부품용으로 확보된 영역을 마스킹(masking)한다. 광학 프로세싱 부품 및 장치 조립을 완성한 후, 이들 영역을 마스킹하고 전기 프로세싱 부품용으로 확보된 영역을 언마스킹(unmasking)하여, 그 위에 전기 프로세싱 부품을 형성한다. 광학 프로세싱 부품이든지 전기 프로세싱 부품이든지 어느 것을 처음으로 제조하는지의 순서는 반대로 될 수 있음을 이해한다. 또한, 본 발명의 실시형태는 여기에 설명된 프로세싱 시퀀스 또는 클러스터 툴의 방법 및 실시예를 사용하여 전기 프로세싱 부품 및 광학 프로세싱 부품 모두를 동시에 제조하는데 사용될 수도 있음을 이해한다.
B. 집적된 프로세싱 시스템
본 발명의 실시예에 따른 집적된 프로세싱 시스템은 프로세스 시퀀스 선택(process sequence selection)에 적용되어 특별한 구조물의 정렬된 도포를 가능하게 할 뿐만 아니라, 도포 프로세스 선택(deposition process selection)에 적용되어 특별한 물질의 도포를 가능하게 한다. 도포 프로세스 선택의 실예는, 제한적이지는 않지만, 광학 부품에 사용된 클래딩(cladding) 또는 코어(core) 물질의 도포를 위한 프로세스를 포함한다. 프로세스 선택은 또한 광학 프로세싱 부품의 제조에 유용한 다른 물질을 도포하는데 사용되는 프로세스를 포함한다. 예컨대, 밑면에 도포된 물질(들) 또는 층(들)의 습기 흡수, 미립자 손상 또는 다른 품질저하의 방지를 위해 광학 프로세싱 부품의 층 위로 캡슐화(encapsulation) 물질이 도포될 수 있다. 특수한 실예에서는, 도포되고 고밀화된 BPSG 클래딩 층 위로 캡슐화 층을 도포하여, BPSG 박막 안으로 습기가 흡수되는 것을 방지한다. 프로세스 선택은 또한, 예컨대, 나중의 리소그래피(lithography) 및 패터닝 프로세싱 단계에 사용되는 코어 또는 클래딩 위로 도포된 하드마스크(hardmask) 물질과 같은 다른 물질의 도포를 포함할 수 있다. 이들 및 다른 형태의 프로세스 선택이 가능하도록 선택되어 여러 물질의 도포가 가능한 프로세싱 챔버는, 제한적이지는 않지만, 도핑(doping)되지 않은 실리카 유리(USG); 예컨대 붕소 및 인 도핑 실리카 유리(boron and phosphorus doped silica glass, BPSG) 또는 인 도핑 실리카 유리(phosphorus doped silica glass, PSG)과 같은 도핑된 실리카 유리; 비결정 실리콘, 폴리실리콘, 실리콘 질화물(Si3N4), 실리콘 옥시니트라이드(SiON), 게르마늄 옥사이드(GeO2), 희토산화물(rare earth)(에르븀, 프라세오디뮴 등과 같은 란탄족 물질) 도핑 물질 등이 도포될 수 있는 챔버이다.
집적된 프로세싱 시스템은 또한 클러스터 툴 상의 특별한 프로세싱 챔버의 유리한 배열체에 적용되어, 높은 수율 광학 부품 및 장치 조립을 가능하게 할 뿐만 아니라, 광학 소자 및 부품 조립의 구체적인 시도를 제기하도록 프로세싱 시퀀스의 특수화된 집적화를 가능하게 한다.
광학 부품 및 광학 소자 조립을 위해 프로세스 시퀀스 선택 및 클러스터 툴 프로세싱 챔버 성능 모두를 제공할 수 있는 프로세싱 시스템은 미국 캘리포니아 산타 클라라에 소재한 AKT, Inc.에서 시판된다. 이러한 시스템 중 하나는 도 5에 개략적으로 도시된 AKT 1600 프로세싱 시스템이다. 이러한 프로세싱 시스템(500)은, 제한적이지는 않지만, USG 챔버, PSG 챔버 및/또는 BPSG 챔버, 물리 기상 도포(PVD) 챔버, 및 가열 어닐링(thermal anneal) 챔버와 같은 하나 이상의 포스트 증착 프로세싱 챔버(504)와 같은 하나 이상의 프로세싱 챔버(502A-502C)를 포함한다. 마스킹 물질뿐만 아니라 캡슐화 물질의 도포를 위해, 다른 프로세싱 챔버를 포함할 수도 있거나, 또는 상술한 챔버를 사용할 수도 있다. 여기에 개시되고 참조되는 바와 같은 광학 소자에 하나 이상의 물질을 형성하기 위해, 유기(폴리머 코팅) 및 무기 물질의 도포 및 형성(formation) 뿐만 아니라, 픽-온 코팅(pin-on coating), 실크 스크린, 모세관 코팅, 스프레이-온 코팅, 솔 겔 코팅(sol gel coating)과 같은 다른 도포 시스템 및 프로세스를 고려한다.
필요한 경우, 광학 프로세싱 부품 및 장치의 조립에 사용된 도포된 박막의 고밀화(densification), 강화(consolidation) 및 응력 해소 프로세싱(stress relif processing)을 실행하기 위해, 포스트 프로세싱 챔버(504)가 유용하다. 광학 신호부품 및 장치 조립의 환경에서의 적절한 열 처리 프로세스는, 반드시 제한적이지는 않지만, 물질의 고밀화, 강화 및 응력 해소를 포함한다. 예시적인 프로세싱 챔버는 AKT 1600 PECVD 챔버이며, 예시적인 가열 어닐링 챔버는, 램프 가열식 가열 어닐링 챔버와 같은 신속 가열 어닐링 챔버이고, 이 램프 가열식 가열 어닐링 챔버는 미국 캘리포니아 산타 클라라에 소재한 Applied Material, Inc에서 시판된다. 다른 챔버 및 프로세스는 물리 기상 증착(PVD) 챔버 및 프로세스를 포함한다. 리소그래피 및 에칭 시스템과 같은 추가의 시스템을 또한 사용하여, 종래의 패터닝 및 에칭 프로세스를 통해 원하는 구조물을 형성시킨다.
위에 포스트 증착 프로세싱 챔버가 증착된 상술한 AKT 시스템과 같은 클러스터 툴 시스템의 한 가지 장점은 시스템에 도포된 박막이 고밀화, 강화 또는 그렇지 않으면 현장(in situ)(즉, 노(furnace)와 같은 외부의 열 처리 장치를 사용하지 않은) 열 처리되어, 대기에 대해 노출 도포된(exposing deposited), 비열처리된(non-heat treated) 박막과 연관된 위험을 제거할 수 있다는 것이다. 또한, 복수의 도포과 고밀화 프로세스를 제공하도록 챔버의 수와 이들 챔버를 조작하는 시퀀스를 유리하게 선택하여, 대기에 기판의 노출없이 순서적으로 실행시킬 수 있다. 일 실시형태에서, 프로세싱 시스템에 도포된 박막을 신속하게 어닐링(annealing)하고 고밀화하기 위해 신속 가열 어닐링 챔버를 사용할 수 있다. 프로세싱 시스템은 아래에 기술하는 프로세스 시퀀스와, 광학 프로세싱 부품 및 장치를 제조하는데 유용한 다른 시퀀스를 실행하도록 구성될 수 있다.
집적된 프로세싱 시스템을 이용하는 하나의 프로세스 시퀀스에서, 하나의 프로세스 챔버 내에 클래딩 층과 코어 층이 도포될 수 있다. 이 프로세싱 시스템은 클래딩 및 코어 층으로서 사용하기에 적합한 물질을 도포할 수 있는 하나 이상의 챔버를 포함하도록 구성된다. 예컨대, 클래딩 층은 USG의 층을 도포함으로써 형성될 수도 있고, 코어 층은 PSG의 층을 도포함으로써 형성될 수도 있다. 이후, 기판은 다른 시스템으로 이동되는데, 이 다른 시스템에서 적절한 패터닝과 에칭이 실행될 수 있다. 코어 광(light) 전파 채널의 패터닝 및 형성 이후에, 기판은 동일 도포 프로세싱 시스템 또는 상이한 프로세싱 시스템으로 복귀할 수 있는데, 이 상이한 프로세싱 시스템에서는 패터닝된 코어 구조물 위로 BPSG와 같은 상부 클래딩이 도포될 수 있다. 상부 클래딩의 도포 이후에, 기판은 인-시츄방식으로 신속 가열 어닐링 챔버 또는 다른 가열 어닐링 챔버로 이동될 수 있어서, 상부 클래딩 층 상에서 적절한 열 처리 프로세스가 가열 어닐링 챔버될 수 있다. 상술한 프로세스에서는 전체 다층 스택(multi-layer stack)의 도포 이후에 열 처리를 이용함을 기재하였지만, 다층 스택에 하나의 층의 형성을 위한 프로세스 시퀀스는 도포 챔버와 열 프로세싱 챔버에서 실행되는 순차적인 프로세스를 포함할 수 있다.
집적된 프로세싱 시스템에서 실행되는 다른 프로세스에 있어서, USG와 같은 하부 클래딩이 제 1 챔버에 도포되고, PSG와 같은 코어가 동일한 챔버 또는 상이한 챔버에서 클래딩 밑면 위로 도포된 후, 폴리 실리콘 또는 비결정 실리콘과 같은 하드마스크가 다른 챔버에서 코어 위로 도포된다. 이 프로세싱 시스템은 밑면 클래딩, 코어, 및 하드마스크를 도포할 수 있는 챔버를 갖추도록 구성되어, 기판이 패터닝 및 에칭 챔버로 이동되기 전에 하나의 시스템에서 프로세싱될 수 있다. 이들박막은 동일 챔버 또는 개별의 챔버에 도포될 수 있다. 박막이 하나의 챔버에 도포되는 실시형태에서, 프로세싱 시스템은 박막의 각각을 도포할 수 있는 3개의 챔버를 갖추도록 구성될 수 있다.
집적된 프로세싱 시스템에서 실행되는 다른 프로세스에 있어서, 복수의 챔버에 순차적으로 하나의 물질이 도포된다. 이 시스템은 동일한 박막을 도포하도록 설계된 하나 이상의 챔버를 갖추도록 구성되어, 원하는 박막 두께로 도포되도록 기판이 챔버를 통해 순차적으로 이동될 수 있다. 전체 박막이 하나의 챔버에 도포된다면 입자가 발생할 수도 있는 박막 두께가 필요한 곳에서 이러한 기판의 순차적인 이동은 유리하다. 실예와 같이, 챔버 내에 물질의 선택량이 도포된 후, 통상 챔버는 세정된다. 하나의 층을 형성하는데 필요한 도포의 양이, 입자 발생없이 챔버 내에 안전하게 도포될 수 있는 양을 초과한다면, 이후 순차적인 도포 단계를 이용할 수 있다.
집적된 프로세싱 시스템에서 실행되는 다른 프로세스에 있어서, 복수 단계 도포 프로세스가 실행될 수 있고, 여기에 박막의 일부분이 도포되고 나서, 연속적인 도포에 앞서 어닐링되어, 완전한 박막을 제공한다. 하나의 실예와 같이, 시스템은 박막을 고밀화시키도록, 하부 클래딩, 코어, 상부 클래딩 또는 이들 중 어느 것의 조합체를 도포하도록 구성된 하나 이상의 프로세싱 챔버와 포스트 프로세싱 챔버를 갖추도록 구성될 수 있다. 이러한 도포/고밀화 사이클은 총 박막 두께가 충분하고 적절하게 고밀화될 수 있는 두께를 초과하는 응용분야에 필요하다.
집적화된 프로세싱 시스템에서 실행되는 다른 프로세스에 있어서, 예컨대 하부 클래딩, 코어 및 상부 클래딩과 같은 각각의 박막은 개별의 챔버 내에 도포되고, 진공을 파괴하지 않고 박막을 처리할 수 있도록 포스트 프로세싱 챔버도 제공될 수 있다.
박막을 도포시키는데 사용되는 프로세싱 챔버는 광범위한 프로세스 조건에 걸쳐 CVD 박막을 도포할 수 있는 CVD를 포함한다. 이 프로세싱 챔버는 저온 프로세스 박막 및 고온 프로세스 박막을 포함한 여러 다양한 CVD 박막을 도포시키는데 사용될 수 있다. 일부 특정한 응용 분야는, 붕소 인 실리케이트 유리(BPSG), 인 실리케이트 유리(PSG) 및 불소-도핑 실리케이트 유리(FSG)와 같은 도핑된 실리콘 산화물과 도핑되지 않은 실리콘 산화물(USG)의 도포를 포함한, TEOS(테트라에틸오르토실리케이트) 또는 실란 본위(silane based) PECVD 및 SACVD(대기중보다 낮은 CVD) 화학 작용을 포함한다. 유사하게, 본 발명의 장치를 사용하여, 실리콘 질화물(Si3N4), 실리콘 카바이드, SiOxNy, 비결정 실리콘 및 다른 층들이 도포될 수 있다. CVD 챔버는, 박막 안으로의 도핑제(dopant) 혼합을 포함하여, 박막 조직을 제어할 수 있는 복합 주파수 챔버를 포함한다. 또한, 에르븀 도핑 코어 구조물도 제조될 수 있다.
광학 소자의 제조에 사용되는 물질을 도포하는데 사용될 수 있는 다른 프로세스는 PVD 챔버 내에서 실행되는 물리 기상 증착(PVD)을 포함한다. 이 챔버는 스퍼터링 기술을 사용하여 커다란 영역 기판 상에 물질을 도포하도록 되어 있다.
가열 어닐링 챔버는 도포된 층을 고밀화하거나 균일화하는데 사용된다. 균일화 및 고밀화는 도포된 층의 광학 품질을 향상시키는데 사용될 수 있다. 열 어닐링 프로세스는 층 내에서 결합되지 않은 어떤 성분을 제거하는데, 이러한 결합되지 않은 성분은 광학 소자의 바람직한 광학 성능을 저하시킬 수 있다. 또한, 층의 열 처리는 박막의 격자 구조에 영향을 미쳐서, 층의 광학 특성을 향상시킨다. 열 어닐링은 또한, BPSG와 같은 물질이 인접 코어 광 전파 채널 사이에서 유동하는 갭 충진 프로세스(gap fill process)에서 유동을 제공한다. 또한, 열 어닐링 프로세스는 도포된 박막에 응력 해소를 제공한다.
통합 프로세싱 시스템(integrated processing system)과 전술된 재료 도포 프로세스 과정은 바람직하게 도포 재료와 코어 사이에 약 0.6%의 굴절률(△n) 차이를 갖는 소자와 광학 프로세싱 부품을 제조하는데 이용될 수도 있다. 본 발명에 따른 실시예는 바람직하게 재료를 도포하고 약 0.6% 이상의 △n을 갖는 소자와 광학 프로세싱 부품의 제조를 가능케 하는 구조물을 제조하는데 이용될 수도 있다.
C. 다마스크 프로세스 과정의 예
도 6 및 도 7은 각각 다마스크 방법의 제조 프로세스를 이용하여 형성된 광학 신호 프로세싱 소자(600 및 700)의 횡단면도이다. 다마스크 기술에서, 소자의 미세구조물 또는 구조물의 하부층은 에칭되고 그 후 구조물 또는 미세구조물이 형성되는 재료로 충진된다. 이는 구조물을 형성하는 도포된 재료의 패턴화 및 에칭에 의해 수반되는 벌크 재료의 도포를 포함하는 종래 기술과 대조적이다. 광학 신호 부품 제조에 적용되는 다마스크 방법의 제조 프로세스에서, 코어 또는 광학 신호 전파 경로(602, 702)는 소정의 실시예에서 기판일 수도 있는 도포 재료(604,704)에 패턴화된다. 그 다음, 광학 전송 특성으로 인해 선택된 적절한 코어 재료는 패턴화된 광학 신호 전파 경로 내에 도포된다. 코어 막은 △n이 거의 0.6%인 광학 소자 내의 PSG와 같은 도핑된 막이거나 약 0.6% 이상의 △n을 갖는 광학 소자 내의 도핑되지 않은 막일 수도 있다. △n이 약 0.6%인 광학 소자에 대한 특정 실시예에서, 코어는 바람직하게 PSG와 같은 도핑된 재료로부터 형성된다.
다마스크 방법의 제조 프로세스는 다양한 도포 재료 내에 광학 전파 경로를 패턴화하는데 이용될 수도 있다. 도 6에 도시된 실시예에서, 다마스크 프로세스는 기판(606) 상에 도포된 하부 도포층(604)을 패턴화하는데 사용될 수도 있다. 하부 도포층(604)은 코어(602) 아래에 하부층을 제공하기 위해 코어 높이 보다 두꺼울 수 있다(도 6에 도시됨). 이러한 방식은 기판이 코어의 광학 전파 특성과 간섭하는 것을 방지하기 위해 어느 정도 두꺼운 도포층이 요구될 때 적절하다. 예를 들어, 기판이 실리콘으로부터 형성되면, 하부 도포층(604)의 두께는 실리콘으로부터 도파관을 고립시키기 위해 수 미크론 또는 10 미크론일 수도 있다.
선택적으로, 기판이 도포층으로 작용하기에 충분한 광학성을 갖는 경우에, 기판이 하부 도포층으로서 작용하여 코어(702)가 기판 상에 직접 도포된다(도 7에 도시됨). 선택적으로, 보다 얇은 하부 도포층이 이용될 수 있다. 이러한 경우에 기판은 코어 아래에서 하부 도포층으로 작용하고 도포 및 패턴화된 하부 도포층(704)은 코어의 측벽을 형성하고 측벽 도포과 같은 응용 분야에 참조될 수 있다.
기판이 도포층으로 작용하기에 충분한 광학성을 갖는 또다른 선택적인 실시예에서, 코어 또는 광학 전파 경로는 기판 내에 직접 패턴화될 수도 있다. 이러한 실시예에서, 기판은 하나 이상의 측면 상에 연속적으로 도포된 코어와 접촉하는 도포층으로 작용한다.
다마스크 프로세스 작업 중에, 도포 재료 내에 코어 또는 광학 전파 경로를 형성하기 위해 도포 재료는 패턴화되고 에칭된다. 광학 신호 프로세싱 소자를 형성하는데 이용되는 재료에 적용될 수 있는 관련 리소그래피 프로세스 및 건식 에칭과 같은 종래 기술이 이용될 수도 있다. 패턴화 후에, 코어 재료가 패턴화된 미세구조물 내에 도포된다. 도포층과 코어층의 상부면은 그 후 상부 도포층이 도포될 수 있는 일반적으로 평탄한 상부면을 형성하기 위해 평탄화된다. 평탄화는 에칭, 화학적 기계 연마, 또는 본 발명이 속하는 기술 분야에서 공지된 다른 기술들을 이용하여 수행될 수도 있다. 상부 도포층은 도포층 또는 결합층, 예를 들어 하부 도포층의 상부면 및 코어층의 상부면 상에 위치된 기판과 같은 재료 시이트일 수 있다(후술됨).
본 발명의 소정 실시예에서, 형성된 광학 신호 프로세싱 소자는 약 10 내지 15㎛ 범위의 두께를 갖는 하부 도포층, 약 6 ×6㎛ 또는 약 8 ×8㎛ 치수를 갖는 코어층, 및 약 10 내지 18㎛ 범위의 두께를 갖는 상부 도포층을 포함한다. 또한 보다 작은 소자 구조물이 본원에서 설명된 프로세스들을 이용하여 형성될 수 있다. 본원에서 설명된 프로세스들은 소자 구조물, 예를 들어 0.35㎛ 이하 범위의 코어 구조물을 형성할 수 있다.
도 8은 구조물 내에 코어 패턴(802)을 형성하기 위해 패턴화되고 에칭된 기판(800)의 또다른 실시예를 도시한다. 패턴이 기판 내에 형성되면, 코어 재료가 코어 패턴 내에 도포된다. 기판의 상부면은 그 후 기판 내에 도포된 코어 채널의 상부면을 평탄화하기 위해 에칭(예를 들어, 에치백(etchback)), CMP, 등과 같은 기술들을 이용하여 평탄화된다. 상부 도포층은 그후 코어 및 기판의 상부면 상에 도포된다. 선택적으로, 상부 도포층(806)은 코어 및 기판의 상부면에 결합될 수도 있다. 상부 도포층은 코어 재료의 굴절률과 다른 굴절률을 갖는 BPSG 또는 다른 재료와 같은 도포층일 수도 있다. 기판 내에 코어를 형성하고 그 후 상부 도포층으로서 또다른 유사한 기판을 이용하는 장점은 코어의 모든 측면이 동일한 재료로 둘러싸인다는 것이다. 코어의 모든 측면이 유사한 재료로 둘러싸일 때 이러한 코어의 광학 신호 전파 특성은 상이한 재료로 둘러싸인 코어에 비해 개선된다.
전술된 다마스크 프로세스는 도 6, 도 7 및 도 8에 도시된 내장형 코어 구조물과 같은 특정 코어 구조물을 형성하는 것에 한정되지 않는다. 전술된 다마스크 프로세스의 예는 바람직하게 또한 예를 들어 리브형 코어 구조물과 같은 다른 코어 구조물을 형성하는데 이용될 수도 있다. 도 9는 대표적인 리브형 코어 구조물(900)을 도시한다. 리브형 코어 구조물(900)은 리브형 코어 구조물로서 그 크기와 형상이 정해진 광학 신호 전파 채널(910)을 갖는 기판(905)을 패턴화함으로써 형성된다.
기판(905)이 패턴화되면, 광학 신호 전파 채널(910)은 적절한 코어 재료(915)로 충진된다. 적절한 두께(920)의 코어 재료(915)가 기판 상에 제공된다. 코어 재료의 두께(920)는 코어 재료(915)의 광학 특성, 리브형 코어구조물(900)의 작동 환경 및 다른 인자에 따라 선택된다. 리브형 코어 구조물(900)의 실시예에서, 코어 재료(915)는 높은 굴절률을 갖는 재료이고 코어 재료(920)는 본 실시예의 리브형 코어 구조물(900)이 상부 도포층(즉, 별도의 상부 도포층이 도포되고, 결합되고 형성되지 않거나 그렇지 않으면 코어층(915) 상에 제공됨)으로서 공기와 작용할 수도 있는 충분한 두께를 갖는다. 리브형 코어 구조물(900)의 선택적인 실시예에서, 코어층(915)은 전술된 형태로 형성되고, 게다가, 도포층은 코어층(915) 상에 도포된다.
코어 구조물(915)의 제조는 전술된 소정의 기술들에 의해 수행될 수도 있다. 예를 들어, 코어(915)는 CVD 또는 PVD 도포 기술 또는 전술된 다른 층 제조 기술에 의해 도포될 수 있다. 추가적으로, 도포된 코어 및/또는 상부 도포층의 인-시츄방식 고밀화가 또한 이용될 수도 있다.
전술된 다마스크 프로세스의 실시예는 넓은 기판 또는 유리 패널형 기판에 한정되는 것은 아니다. 광학 신호 소자의 제조에 이용되는 종래 크기와 형상의 기판은 전술되고 광학 신호 프로세스 소자의 제조에 적절한 다마스크 제조 기술의 장점을 이용할 수 있다.
D. 적층 프로세스 과정의 예
본 발명의 또다른 측면은 하부 도포층 내에 또는 하부 도포층 상에 코어의 제조를 수반하는 장치 상에 상부 도포층을 결합함으로써 광학 소자의 형성을 제공한다. 광학 소자의 형성에 관한 이러한 접근 방법은 도포 프로세스를 제거하고 상부 도포층의 도포를 어셈블리 프로세스로 대체한다. 석영, 실리카 및 용융 실리카와 같은 기판이 하부 도포층 및 코어의 상부면 상에 결합되는 상부 도포층을 형성하는데 이용될 수 있다. 예를 들어, 상부 도포층은 전술된 다마스크 과정에 따라 형성된 구조물 상에 결합될 수 있다.
상부 도포층이 또다른 기판과 같은 결합된 재료 피이스인 응용 분야에서, 상부 도포층은 결합, 용융되거나 그렇지 않으면 기판 및 코어 재료에 부착된다. 일 실시예에서, 상부 도포층은 하부 기판과 유사한 재료로 구성된 제 2 기판일 수 있다. 다마스크 방법이 기판 내에 코어를 형성하기 위해 사용되는 특정 프로세스 과정에서, 유일하게 요구되는 도포 단계는 코어 재료를 형성하는 단계이다. 결과적으로, 예를 들어 BPSG와 같은 상부 도포 재료의 도포이 제거된다. BPSG 도포 단계의 제거와 함께 BPSG의 도포에 수반되는 소정의 유동 또는 재유동 프로세스의 제거가 요구된다. 그 결과에 의하면 제조 프로세스는 증가된 처리량의 프로세스 과정으로 전환될 수도 있는 단계를 거의 갖지 않는다.
일 예로서, 광학 소자를 형성하는 방법은 기판 상에 하부 도포층을 도포하는 단계; 하부 도포층 내에 빛 전파 채널을 형성하는 단계; 빛 전파 채널 내에 코어 재료를 도포하는 단계; 및 상부 도포층을 코어 및 하부 도포층의 상부면에 결합시키는 단계를 포함한다. 하부 도포층은 USG, 도핑되지 않은 실리카, 또는 소정의 광학 특성을 갖는 다른 도핑되지 않은 재료로부터 선택된 재료로 제조될 수 있다. 상부 도포층은 상부 도포층 또는 하부 도포층과 함께 이용될 수 있는 굴절률을 갖는 접착제를 이용하여 코어의 상부면 및 하부 도포층의 상부면에 결합된다. 접착제의 예는 에폭시이다.
상부 도포 재료를 코어 및 도포 구조물에 결합시키는 선택적인 방법은 벌크 재료를 도포한 후 상기 재료를 경화하여 도포층 아래에 남기는 방법이다. 상부 도포층을 형성하는 액체/경화 기술의 이용은 상부 코어 및 도포면의 평탄도(planarity)가 요구되는 것보다 덜하여 전술한 것과 같은 단일 패널 도포층의 적층이 비실제적일 때 특히 유용하다. 비평탄 상부 코어 및 도포면에 의해 도입된 난점을 극복하는 일 예는 휘발성 재료에 부유된 무기 재료를 포함하는 도포 재료 혼합물을 도포하는 것일 수도 있다. 도포 재료 혼합물을 코어 도포 구조물에 도포한 후에, 휘발성 재료는 제거되어 코어 및 도포 구조물 상의 적절한 위치에 무기 재료를 남긴다. 도포 재료로서 작용하는데 적절한 크기의 굴절률을 갖는 무기 재료가 선택된다. 도포 재료로서의 추후 사용을 위해 휘발성 재료 내에 무기 또는 유기 재료가 부유될 수도 있다.
도 6에 도시된 내장 코어 구조물과 같은 장방형 및 정방형 횡단면 코어 구조물을 참조하여 실시예들이 설명되지만, 예를 들어 이들 코어 구조물을 형성하는 다른 형상 및 프로세스를 갖는 코어 구조물이 또한 예상된다. 도 10은 기판(1052) 상에 형성된 하부 도포층(1054)을 갖는 코어 구조물(1050)을 나타낸다. 연속 패턴화 프로세스가 코어(1056)의 횡단면을 형성하기 위해 이용된다. 도포층이 그 후 최종 코어 구조물(1056) 상에 형성된다.
도 11은 과에칭 코어 구조물(1170)로서 참조된 또다른 코어 구조물을 도시한다. 과에칭 코어 구조물(1170)이란 명칭은 코어 패턴화 단계가 코어층을 통해 하부 도포층으로 계속되어 상승된 도포층(1174) 상에 코어층(1172)이 야기되기 때문이다. 도 12는 리브형 코어 구조물(1280)을 도시한다. 과에칭 코어 구조물(1270)과 대조적으로, 코어 구조물(1282)의 에칭/패턴화는 코어층을 통한 하부 도포층으로의 에칭 전에 에칭/패턴화 프로세스의 단계화를 야기한다. 코어 구조물(1280)과 같은 리브형 코어 구조물에 대한 패턴화/에칭 프로세스는 최종 코어층(1282)이 상승부(1284)를 포함하도록 정지된다.
게다가 정방형 또는 일반적으로 장방형 횡단면 코어 구조물이 설명되었지만, 패싯 코너, 곡선 측면 및 원형 횡단면과 같은 다른 횡단면 형상이 본 발명의 범위 내에 포함될 수 있다.

Claims (113)

  1. 도파관 구조의 형성 방법으로서,
    하부 클래딩에 광 전파 채널을 형성하는 단계와,
    코어를 형성하는 코어 재료로 상기 광 전파 채널을 충전하는 단계, 및
    상기 코어 위에 상부 클래딩을 형성하는 단계를 포함하는,
    도파관 구조의 형성 방법.
  2. 제 1 항에 있어서,
    상기 코어 위에 상부 클래딩을 형성하기 이전에 상기 코어 재료와 상기 하부 클래딩을 평탄화하는 단계를 더 포함하는,
    도파관 구조의 형성 방법.
  3. 제 2 항에 있어서,
    상기 코어 재료와 하부 클래딩을 평탄화하는 단계는 에칭 또는 화학 기계적 연마 단계를 포함하는,
    도파관 구조의 형성 방법.
  4. 제 1 항에 있어서,
    상기 하부 클래딩은 기판 상에 도포되는,
    도파관 구조의 형성 방법.
  5. 제 1 항에 있어서,
    상기 하부 클래딩은 상기 코어 재료의 굴절지수 보다 낮은 굴절지수를 갖는 재료를 포함하는,
    도파관 구조의 형성 방법.
  6. 제 1 항에 있어서,
    상기 하부 클래딩은 기판인,
    도파관 구조의 형성 방법.
  7. 제 1 항에 있어서,
    상기 하부 클래딩에 광 전파 채널을 형성하는 단계는 상기 하부 클래딩에 광 전파 채널을 패턴화하고 에칭하는 단계를 포함하는,
    도파관 구조의 형성 방법.
  8. 제 6 항에 있어서,
    상기 하부 클래딩에 광 전파 채널을 형성하는 단계는 상기 기판에 광 전파 채널을 패턴화하고 에칭하는 단계를 포함하는,
    도파관 구조의 형성 방법.
  9. 제 4 항에 있어서,
    상기 코어 재료는 PSG, GeO2, SiON, Si3N4및 실리콘을 포함하는,
    도파관 구조의 형성 방법.
  10. 제 9 항에 있어서,
    상기 하부 클래딩은 USG 및 비도프 실리콘으로 이루어진 그룹으로부터 선택되는,
    도파관 구조의 형성 방법.
  11. 제 10 항에 있어서,
    상기 상부 클래딩은 BPSG를 포함하는,
    도파관 구조의 형성 방법.
  12. 제 9 항에 있어서,
    상기 상부 클래딩을 형성하는 단계는 화학 기상 증착 또는 물리 기상 증착 기술을 이용하여 박막을 도포하하는 단계를 포함하는,
    도파관 구조의 형성 방법.
  13. 제 1 항에 있어서,
    상부 클래딩을 형성하는 단계는 상기 하부 클래딩 및 코어에 예비 형성된 상부 클래딩을 접착시키는 단계를 포함하는,
    도파관 구조의 형성 방법.
  14. 제 1 항에 있어서,
    상기 상부 클래딩은 졸 겔 프로세스를 사용하여 형성되는,
    도파관 구조의 형성 방법.
  15. 제 13 항에 있어서,
    상기 상부 클래딩은 접착제를 사용하여 상기 코어에 접착되는,
    도파관 구조의 형성 방법.
  16. 제 15 항에 있어서,
    상기 접착제는 에폭시를 포함하는,
    도파관 구조의 형성 방법.
  17. 제 15 항에 있어서,
    상기 접착제는 상기 상부 클래딩과 동일하거나 유사한 굴절지수를 가지는,
    도파관 구조의 형성 방법.
  18. 제 7 항에 있어서,
    상기 광 전파 채널은 상기 하부 클래딩에 형성되며 상기 하부 클래딩의 적어도 일부분은 상기 광 전파 채널 아래에 배열되는,
    도파관 구조의 형성 방법.
  19. 제 7 항에 있어서,
    상기 광 전파 채널은 상기 하부 클래딩에 형성되며 상기 하부 클래딩이 상부에 도포되는 기판은 상기 코어의 하부면을 형성하는,
    도파관 구조의 형성 방법.
  20. 제 18 항에 있어서,
    상기 코어 하부에 배열되는 상기 하부 클래딩은 5 ㎛ 이하인,
    도파관 구조의 형성 방법.
  21. 제 20 항에 있어서,
    상기 코어 하부에 배열되는 하부 클래딩은 3 ㎛ 이하인,
    도파관 구조의 형성 방법.
  22. 제 15 항에 있어서,
    상기 접착제는 상기 코어를 통해 안내되는 광의 손실 또는 산란을 최소화하기에 적합한 굴절지수를 갖도록 선택되는,
    도파관 구조의 형성 방법.
  23. 제 18 항에 있어서,
    상기 하부 클래딩의 일부는 복굴절 효과를 최소화하도록 상기 코어의 하부에 배열되는,
    도파관 구조의 형성 방법.
  24. 제 6 항에 있어서,
    상기 기판은 클래딩으로서 작용하기에 적합한 광 특성을 갖도록 선택되며 상기 코어의 적어도 일부분을 한정하는,
    도파관 구조의 형성 방법.
  25. 제 24 항에 있어서,
    상기 상부 클래딩은 상기 기판과 상기 코어 재료의 위에 패널을 배열함으로써 형성되는,
    도파관 구조의 형성 방법.
  26. 제 25 항에 있어서,
    상기 패널은 석영, 실리카 및 용융 실리카로 이루어지는 그룹으로부터 선택되는,
    도파관 구조의 형성 방법.
  27. 제 1 항에 있어서,
    상기 코어는 상기 하부 클래딩에 형성되며 상기 상부 클래딩은 상기 코어의 상부측에 인접되게 형성되는,
    도파관 구조의 형성 방법.
  28. 제 1 항에 있어서,
    상기 하부 클래딩, 상기 코어 및 상기 상부 클래딩은 화학 기상 증착, 물리 기상 증착, 또는 졸 겔 프로세스로 이루어진 그룹으로부터 선택되는 하나 이상의 프로세스에 의해 형성되는,
    도파관 구조의 형성 방법.
  29. 제 1 항에 있어서,
    상기 코어 재료는 상기 하부 및 상부 클래딩의 굴절지수 보다 높은 굴절 지수를 가지는,
    도파관 구조의 형성 방법.
  30. 도파관 구조의 형성 방법으로서,
    기판 상에 하부 클래딩을 도포하는 단계와,
    상기 하부 클래딩에 광 전파 채널을 형성하는 단계와,
    상기 광 전파 채널에 코어 재료를 도포하는 단계, 및
    상기 하부 클래딩의 상부면과 코어에 상부 클래딩을 접착시키는 단계를 포함하는,
    도파관 구조의 형성 방법.
  31. 제 30 항에 있어서,
    상기 하부 클래딩은 USG 또는 비도프 실리카로 이루어지는 그룹으로부터 선택되는 재료를 포함하는,
    도파관 구조의 형성 방법.
  32. 제 31 항에 있어서,
    상기 패널은 석영, 실리카 또는 용융 실리카로 이루어진 그룹으로부터 선택되는 재료를 포함하는,
    도파관 구조의 형성 방법.
  33. 제 31 항에 있어서,
    상기 상부 클래딩은 상기 코어에 인접하게 배열되는 클래딩으로서 사용하기에 적합한 광 특성을 갖는 재료를 포함하는,
    도파관 구조의 형성 방법.
  34. 제 30 항에 있어서,
    상기 상부 클래딩은 상부 클래딩과 동일하거나 유사한 굴절지수를 갖는 접착제를 사용하여 코어의 상부면과 하부 클래딩의 상부면에 접착되는,
    도파관 구조의 형성 방법.
  35. 제 30 항에 있어서,
    상기 광 전파 채널은 건식 에칭 기술을 사용하여 상기 하부 클래딩을 패턴화하고 에칭함으로써 형성되는,
    도파관 구조의 형성 방법.
  36. 제 35 항에 있어서,
    상기 코어 재료는 화학 기상 증착 기술을 사용하여 도포되는,
    도파관 구조의 형성 방법.
  37. 제 30 항에 있어서,
    상기 하부 클래딩은 상기 광 전파 채널의 높이 보다 큰 두께로 도포되는,
    도파관 구조의 형성 방법.
  38. 제 30 항에 있어서,
    상기 하부 클래딩은 상기 광 전파 채널의 높이와 동일한 두께로 도포되는,
    도파관 구조의 형성 방법.
  39. 제 37 항에 있어서,
    상기 하부 클래딩은 8 ㎛ 이상의 두께로 도포되는,
    도파관 구조의 형성 방법.
  40. 제 38 항에 있어서,
    상기 하부 클래딩은 8 ㎛ 이하의 두께로 도포되는,
    도파관 구조의 형성 방법.
  41. 제 30 항에 있어서,
    상부 클래딩을 접착시키는 단계는 상기 코어 위로 전구체 유체를 유동시키는 단계와 상기 전구체 유체를 경화시키는 단계를 포함하는,
    도파관 구조의 형성 방법.
  42. 광학 소자의 형성 방법으로서,
    기판 상에 하부 클래딩을 도포하는 단계와,
    상기 하부 클래딩 상에 코어 재료를 도포하는 단계와,
    하나 이상의 코어 구조를 한정하도록 상기 코어 재료를 패턴화하고 에칭하는 단계, 및
    졸 겔 프로세스를 사용하여 상기 코어 상에 상부 클래딩을 형성하는 단계를 포함하는,
    광학 소자의 형성 방법.
  43. 제 42 항에 있어서,
    상기 상부 클래딩은 상기 코어 구조 위에 전구체 용액을 유동시키고 나서 상기 전구체를 경화시킴으로써 형성되는,
    광학 소자의 형성 방법.
  44. 집적된 광학 소자의 형성 방법으로서,
    약 400 ㎠ 보다 넓은 면적을 갖는 기판 상에 하나 이상의 광학 도파관 부품을 형성하는 단계를 포함하는,
    집적된 광학 소자의 형성 방법.
  45. 제 44 항에 있어서,
    상기 기판 상에 하나 이상의 활성 및/또는 비활성 광학 부품을 고정시키는 단계를 포함하는,
    집적된 광학 소자의 형성 방법.
  46. 제 44 항에 있어서,
    상기 광학 도파관 부품은 스플릿터, 필터, 커플러, 어레이형 도파관 격자, 감쇄기, 멀티플렉서, 디-멀티플렉서 및 이들의 조합물로 이루어진 그룹으로부터 선택되는,
    집적된 광학 소자의 형성 방법.
  47. 제 46 항에 있어서,
    하나 이상의 입/출력 접점을 더 포함하는,
    집적된 광학 소자의 형성 방법.
  48. 제 47 항에 있어서,
    상기 입/출력 접점은 광학 섬유와 도파관 부품 사이에 전이를 제공하는,
    집적된 광학 소자의 형성 방법.
  49. 제 48 항에 있어서,
    상기 입/출력 접점은 약 8 μ내지 약 5 μ 사이의 전이를 제공하는,
    집적된 광학 소자의 형성 방법.
  50. 제 46 항에 있어서,
    상기 기판은 광학 도파관 부품에서 클래딩으로서 사용되기에 적합한 광학 특성을 갖는 실리카, 석영, 용융 실리카 또는 기타의 재료를 포함하는,
    집적된 광학 소자의 형성 방법.
  51. 제 42 항에 있어서,
    상기 기판은 상부 클래딩 보다 작은 두께를 갖는 하부 클래딩이 코어와 정합될 수 있도록 적합한 광학 특성을 갖는 실리카, 석영, 용융 실리카 또는 기타 재료를 포함하는,
    집적된 광학 소자의 형성 방법.
  52. 제 44 항에 있어서,
    상기 기판 상에 형성된 하나 이상의 비활성 소자는 하부 클래딩을 도포하고, 상기 하부 클래딩 상에 코어를 도포하고, 상기 코어 상에 상부 클래딩을 형성함으로써 형성되는,
    집적된 광학 소자의 형성 방법.
  53. 제 44 항에 있어서,
    상기 상부 클래딩은 하부 클래딩에 형성된 코어와 상기 하부 클래딩 위에 박막을 도포하거나, 상기 하부 클래딩에 형성된 코어와 상기 하부 클래딩의 상부면에패널을 접착시킴으로써 형성되는,
    집적된 광학 소자의 형성 방법.
  54. 제 52 항에 있어서,
    상기 코어는 상기 하부 클래딩 상에 코어 재료의 블랭킷 층을 도포하고, 상기 코어 재료를 패턴화하고, 상기 코어 광 전파 채널을 한정하도록 상기 코어재료를 에칭함으로써 형성되는,
    집적된 광학 소자의 형성 방법.
  55. 제 53 항에 있어서,
    상기 코어는 상기 하부 클래딩 내측으로 코어 광 전파 채널을 에칭하고 나서 상기 코어 광 전파 채널을 코어 재료로 충전함으로써 형성되는,
    집적된 광학 소자의 형성 방법.
  56. 제 44 항에 있어서,
    상기 하나 이상의 광학 도파관 부품을 형성하기 위한 기판의 이용율은 약 70% 이상인,
    집적된 광학 소자의 형성 방법.
  57. 제 53 항에 있어서,
    상기 상부 클래딩을 형성하기 이전에 수행되는 평판화 단계를 더 포함하는,
    집적된 광학 소자의 형성 방법.
  58. 기판 상의 광학 소자 형성 방법으로서,
    기판 상에 하부 클래딩을 형성하는 단계와,
    상기 하부 클래딩 상에 코어 재료를 도포하는 단계와,
    하나 이상의 광학 소자들을 형성하도록 상기 코어 재료를 패턴화 및 에칭하는 단계, 및
    상부 클래딩의 적어도 일부분을 도포하고 상기 도포된 클래딩의 부분을 인-시츄방식으로 열처리함으로써 상기 하부 클래딩과 광학 소자 상에 상부 클래딩을 도포하는 단계를 포함하는,
    기판 상의 광학 소자 형성 방법.
  59. 제 58 항에 있어서,
    두 개 이상의 싸이클 동안에 도포 및 열 처리 단계를 반복하는 단계를 더 포함하는,
    기판 상의 광학 소자 형성 방법.
  60. 제 58 항에 있어서,
    상기 상부 클래딩 층을 도포하는 단계는 도프 재료를 도포하는 단계를 포함하는,
    기판 상의 광학 소자 형성 방법.
  61. 제 59 항에 있어서,
    상기 도프 재료는 BPSG인,
    기판 상의 광학 소자 형성 방법.
  62. 제 58 항에 있어서,
    상기 도프 재료는 상기 코어 재료의 굴절지수 보다 낮은 굴절 지수를 가지는,
    기판 상의 광학 소자 형성 방법.
  63. 제 58 항에 있어서,
    상기 도프 박막은 상기 코어 재료 보다 낮은 유동 온도를 갖도록 선택되는,
    기판 상의 광학 소자 형성 방법.
  64. 제 58 항에 있어서,
    열 처리 단계는 급속 가열 어닐링 챔버를 포함하는,
    기판 상의 광학 소자 형성 방법.
  65. 제 64 항에 있어서,
    상기 급속 가열 프로세스는 단일 기판 프로세스인,
    기판 상의 광학 소자 형성 방법.
  66. 제 61 항에 있어서,
    상기 급속 가열 프로세스는 상기 도프 재료를 유동하기에 충분한,
    기판 상의 광학 소자 형성 방법.
  67. 제 61 항에 있어서,
    상기 급속 가열 프로세스는 적어도 약 1000 ℃의 온도로 실행되는,
    기판 상의 광학 소자 형성 방법.
  68. 제 63 항에 있어서,
    상기 급속 가열 프로세스는 약 70초 보다 짧게 처리되는,
    기판 상의 광학 소자 형성 방법.
  69. 제 58 항에 있어서,
    상기 코어 재료는 PSG, GeO2, SiON, Si3N4및 실리콘인,
    기판 상의 광학 소자 형성 방법.
  70. 제 58 항에 있어서,
    상기 코어를 고밀화하는 단계를 더 포함하는,
    기판 상의 광학 소자 형성 방법.
  71. 기판 상의 다중 광학 소자 형성 방법으로서,
    제 1 프로세싱 챔버에 기판을 배치하는 단계와,
    상기 유리 패널에 하부 클래딩을 도포하는 단계와,
    상기 도포된 하부 패널을 고밀화하는 단계와,
    제 2 프로세싱 챔버에 유리 패널을 배치하는 단계와,
    상기 하부 클래딩에 코어 층을 도포하는 단계와,
    광학 소자의 패턴을 한정하도록 상기 코어 층을 패턴화하고 에칭하는 단계와,
    제 3 프로세싱 챔버에 상기 유리 패널을 배치하는 단계, 및
    상기 패턴화된 광학 소자 위에 상부 클래딩을 도포하는 단계를 포함하는,
    기판 상의 다중 광학 소자 형성 방법.
  72. 제 71 항에 있어서,
    상기 상부 클래딩은 상부 클래딩의 도포 후 고밀화되는,
    기판 상의 다중 광학 소자 형성 방법.
  73. 제 71 항에 있어서,
    상기 직사각형 패널은 하나 이상의 다이를 한정하고 상기 다이는 다이에 형성된 하나 이상의 광학 소자를 가지며 부 치수 보다 큰 주 치수를 더 갖는,
    기판 상의 다중 광학 소자 형성 방법.
  74. 제 71 항에 있어서,
    상기 유리 패널의 이용율은 약 75% 이상인,
    기판 상의 다중 광학 소자 형성 방법.
  75. 제 72 항에 있어서,
    단일 다이에 형성된 상기 광학 소자는 적어도 약 400㎠의 면적을 덮는,
    기판 상의 다중 광학 소자 형성 방법.
  76. 제 73 항에 있어서,
    하나 이상의 광학 소자를 포함하는 단일 다이는 상기 유리 패널과 유사한 형상을 갖는,
    기판 상의 다중 광학 소자 형성 방법.
  77. 제 73 항에 있어서,
    상기 도포 단계는 하나 이상의 프로세싱 시스템에서 실행되며, 고밀화를 요구하는 각각의 도포 단계는 하나 이상의 도포 챔버와 하나 이상의 고밀화 챔버를 가지는 시스템에서 실행되는,
    기판 상의 다중 광학 소자 형성 방법.
  78. 제 73 항에 있어서,
    상기 다이 및 상기 기판은 동일한 형상 요소를 가지는,
    기판 상의 다중 광학 소자 형성 방법.
  79. 제 73 항에 있어서,
    다이의 두 개 이상의 측부는 상부에 상기 다이가 형성되는 상기 유리 패널의 두 개 이상의 측부에 평행한,
    기판 상의 다중 광학 소자 형성 방법.
  80. 제 71 항에 있어서,
    상기 직사각형 패널은 400 ㎜ ×500 ㎜인,
    기판 상의 다중 광학 소자 형성 방법.
  81. 제 71 항에 있어서,
    상기 직사각형 패널은 약 400 ㎠ 이상의 면적을 갖는,
    기판 상의 다중 광학 소자 형성 방법.
  82. 제 71 항에 있어서,
    상기 직사각형 패널은 TFT 패널인,
    기판 상의 다중 광학 소자 형성 방법.
  83. 제 71 항에 있어서,
    상기 직사각형 패널은 석영, 실리카, 용융 실리카 또는 이들의 조합으로 이루어지는 그룹으로부터 선택되는 재료로 제조되는,
    기판 상의 다중 광학 소자 형성 방법.
  84. 제 71 항에 있어서,
    상기 하부 패널은 USG, 비도프 실리카, 또는 이들의 조합으로 이루어지는 그룹으로부터 선택되는 재료로 제조되는,
    기판 상의 다중 광학 소자 형성 방법.
  85. 제 84 항에 있어서,
    상기 코어는 PSG, GeO2, SiON, Si3N4및 실리콘으로 이루어지는 그룹으로부터 선택되는 재료로 제조되는,
    기판 상의 다중 광학 소자 형성 방법.
  86. 제 85 항에 있어서,
    상기 상부 클래딩은 BPSG로 이루어지는 그룹으로부터 선택되는 재료로 제조되는,
    기판 상의 다중 광학 소자 형성 방법.
  87. 제 71 항에 있어서,
    하부 클래딩 층을 도포하고 상기 하부 클래딩을 고밀화하는 단계가 동일한 프로세싱 시스템에서 실행되는,
    기판 상의 다중 광학 소자 형성 방법.
  88. 제 71 항에 있어서,
    상기 코어 재료를 도포하는 단계는 다마스크 프로세스에 의해 실행되는,
    기판 상의 다중 광학 소자 형성 방법.
  89. 광학 소자를 형성하기 위한 프로세싱 시스템으로서,
    로봇이 배치된 이송 챔버와,
    상기 이송 챔버에 연결되고, USG 챔버, PSG 챔버, 및 BPSG 챔버로 이루어진 그룹으로 부터 선택된 하나 이상의 도포 챔버, 및
    상기 이송 챔버에 연결된 하나 이상의 고밀화 챔버를 포함하는,
    광학 소자를 형성하기 위한 프로세싱 시스템.
  90. 제 89 항에 있어서,
    상기 도포 챔버는 가열 CVD 챔버, PECVD 챔버, 혼합 주파수 PECVD 챔버 및 PVD 챔버를 포함하는,
    광학 소자를 형성하기 위한 프로세싱 시스템.
  91. 제 90 항에 있어서,
    상기 하나 이상의 고밀화 챔버는 급속 가열 어닐링 챔버를 포함하는,
    광학 소자를 형성하기 위한 프로세싱 시스템.
  92. 제 91 항에 있어서,
    상기 PECVD 챔버는 평행 플레이트형 챔버인,
    광학 소자를 형성하기 위한 프로세싱 시스템.
  93. 제 91 항에 있어서,
    상기 하나 이상의 급속 가열 어닐링 챔버는 램프형 가열 프로세싱 챔버를 포함하는,
    광학 소자를 형성하기 위한 프로세싱 시스템.
  94. 제 89 항에 있어서,
    하나 이상의 USG 도포 챔버, 하나 이상의 PSG 도포 챔버 및 하나 이상의 고밀화 챔버를 포함하는,
    광학 소자를 형성하기 위한 프로세싱 시스템.
  95. 제 89 항에 있어서,
    하나 이상의 BPSG 도포 챔버 및 하나 이상의 고밀화 챔버를 포함하는,
    광학 소자를 형성하기 위한 프로세싱 시스템.
  96. 제 94 항에 있어서,
    상기 프로세싱 시스템은 적어도 약 400 ㎠의 면적을 갖는 프로세스 기판에 적용되는,
    광학 소자를 형성하기 위한 프로세싱 시스템.
  97. 제 94 항에 있어서,
    상기 프로세싱 시스템은 적어도 약 400 ㎠의 면적을 갖는 프로세스 기판에 적용되는,
    광학 소자를 형성하기 위한 프로세싱 시스템.
  98. 평면형 패널에 광학 소자의 일 부분을 형성하는 방법으로서,
    프로세싱 시스템의 제 1 프로세싱 챔버에 평면형 패널을 배치하는 단계와,
    상기 기판에 하부 클래딩 층을 도포하는 단계와,
    상기 프로세싱 시스템의 고밀화 챔버에 상기 기판을 배치하고 상기 기판을 처리하는 단계와,
    상기 하부 클래딩 층에 코어 층을 도포하도록 제 2 도포 챔버에 상기 기판을 배치하는 단계, 및
    상기 프로세싱 시스템의 상기 고밀화 챔버에 상기 기판을 배치하고 상기 기판을 처리하는 단계를 포함하는,
    평면형 패널에 광학 소자의 일 부분을 형성하는 방법.
  99. 제 98 항에 있어서,
    상기 하부 클래딩 층은 USG를 포함하고 상기 코어 층은 PSG를 포함하는,
    평면형 패널에 광학 소자의 일 부분을 형성하는 방법.
  100. 제 99 항에 있어서,
    상기 고밀화 챔버에서 상기 기판을 처리하는 단계는 상기 기판을 급속 가열 어닐링 프로세스에 노출하는 단계를 포함하는,
    평면형 패널에 광학 소자의 일 부분을 형성하는 방법.
  101. 제 100 항에 있어서,
    상기 기판은 약 100 ℃ 이상의 온도로 가열하는,
    평면형 패널에 광학 소자의 일 부분을 형성하는 방법.
  102. 제 100 항에 있어서,
    코어 패턴을 한정하도록 상기 기판에 리소그래피 단계를 실행하고 나서 상기 코어 패널에 상부 클래딩을 도포하고 고밀화 챔버에서 상기 기판을 처리하는 단계를 더 포함하는,
    평면형 패널에 광학 소자의 일 부분을 형성하는 방법.
  103. 제 102 항에 있어서,
    상기 평면형 패널은 적어도 약 400 ㎠의 면적을 갖는,
    평면형 패널에 광학 소자의 일 부분을 형성하는 방법.
  104. 제 103 항에 있어서,
    상기 평면형 패널은 부 측면 보다 더 긴 주 측면을 갖는,
    평면형 패널에 광학 소자의 일 부분을 형성하는 방법.
  105. 제 103 항에 있어서,
    상기 평면형 패널은 석영, 실리카, 및 용융 실리카로 이루어진 그룹으로부터선택된 재료로 제조되는,
    평면형 패널에 광학 소자의 일 부분을 형성하는 방법.
  106. 기판 상의 광학 소자 형성 방법으로서,
    하나 이상의 하부 클래딩, 코어 및 상부 클래딩을 도포하는 단계, 및
    상기 하나 이상의 하부 클래딩, 상기 코어 및 상기 상부 클래딩의 도포 후, 상기 하나 이상의 하부 클래딩, 상기 코어 및 상기 상부 클래딩을 인-시츄방식으로 열 처리하는 단계를 포함하는,
    기판 상의 광학 소자 형성 방법.
  107. 제 106 항에 있어서,
    상기 코어 층을 도포하고 상기 코어에 하나 이상의 광 전파 채널광 전파 채널단계를 더 포함하는,
    기판 상의 광학 소자 형성 방법.
  108. 제 107 항에 있어서,
    상기 상부 클래딩의 도포 후, 상기 상부 클래딩은 인-시츄방식으로 열처리되는,
    기판 상의 광학 소자 형성 방법.
  109. 제 108 항에 있어서,
    상기 하부 클래딩의 도포 후, 상기 하부 클래딩은 인-시츄방식으로 열처리되는,
    기판 상의 광학 소자 형성 방법.
  110. 제 106 항에 있어서,
    상기 하부 클래딩의 도포 후, 상기 하부 클래딩은 인-시츄방식으로 열처리되는,
    기판 상의 광학 소자 형성 방법.
  111. 제 110 항에 있어서,
    상기 상부 클래딩의 도포 후, 상기 상부 클래딩은 인-시츄방식으로 열처리되는,
    기판 상의 광학 소자 형성 방법.
  112. 제 106 항에 있어서,
    상기 코어의 도포 후, 상기 코어는 인-시츄방식으로 열처리되는,
    기판 상의 광학 소자 형성 방법.
  113. 제 108 항에 있어서,
    상기 상부 클래딩 위에 캡슐화 층을 도포하는 단계를 더 포함하는,
    기판 상의 광학 소자 형성 방법.
KR10-2003-7007785A 2000-12-11 2001-12-06 광 집적 회로 KR20040052444A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/734,950 US7087179B2 (en) 2000-12-11 2000-12-11 Optical integrated circuits (ICs)
US09/734,950 2000-12-11
PCT/US2001/047493 WO2002048766A2 (en) 2000-12-11 2001-12-06 Large area optical integrated circuits

Publications (1)

Publication Number Publication Date
KR20040052444A true KR20040052444A (ko) 2004-06-23

Family

ID=24953716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7007785A KR20040052444A (ko) 2000-12-11 2001-12-06 광 집적 회로

Country Status (7)

Country Link
US (1) US7087179B2 (ko)
EP (1) EP1356324A2 (ko)
JP (1) JP2004535592A (ko)
KR (1) KR20040052444A (ko)
CN (1) CN1502053A (ko)
TW (1) TW517418B (ko)
WO (1) WO2002048766A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2402494A (en) * 2003-06-05 2004-12-08 Alcatel Optronics Uk Ltd Integrated optic device with cladding having mesa formations
CN100368837C (zh) * 2005-04-21 2008-02-13 中国科学院半导体研究所 用标准cmos工艺制作磷硅酸玻璃层光波导及集成的方法
WO2011046898A1 (en) * 2009-10-13 2011-04-21 Skorpios Technologies, Inc. Method and system for hybrid integration of a tunable laser
US9247638B2 (en) * 2010-11-10 2016-01-26 Xyratex Technology Limited Optical printed circuit board and a method of manufacturing an optical printed circuit board
CN103430102B (zh) * 2011-03-18 2017-02-08 巴斯夫欧洲公司 制造具有带50nm及更小行间距尺寸的图案化材料层的集成电路装置、光学装置、微型电机和机械精密装置的方法
WO2012134025A1 (ko) * 2011-03-25 2012-10-04 Lee Seo Young 광도파로 및 그 제조방법
KR102125277B1 (ko) * 2012-06-26 2020-06-22 삼성전자주식회사 광 집적 회로, 이를 포함하는 반도체 장치 및 그 제조 방법
EP2685297B1 (en) * 2012-07-13 2017-12-06 Huawei Technologies Co., Ltd. A process for manufacturing a photonic circuit with active and passive structures
CN104977655A (zh) * 2015-06-18 2015-10-14 湖南晶图科技有限公司 提高plc光波导性能的晶圆加工方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425146A (en) 1979-12-17 1984-01-10 Nippon Telegraph & Telephone Public Corporation Method of making glass waveguide for optical circuit
JPS6065582A (ja) 1983-09-20 1985-04-15 Nippon Telegr & Teleph Corp <Ntt> 粒界ジヨセフソン接合型光検出素子
GB8414878D0 (en) 1984-06-11 1984-07-18 Gen Electric Co Plc Integrated optical waveguides
JPS63223712A (ja) 1987-03-13 1988-09-19 Hitachi Ltd 光導波路およびその製造方法
JP2994652B2 (ja) 1989-01-26 1999-12-27 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による堆積膜形成装置
US5155336A (en) 1990-01-19 1992-10-13 Applied Materials, Inc. Rapid thermal heating apparatus and method
US5125946A (en) 1990-12-10 1992-06-30 Corning Incorporated Manufacturing method for planar optical waveguides
JPH04216530A (ja) 1990-12-17 1992-08-06 Pioneer Electron Corp 波長変換素子
US5396351A (en) * 1991-12-20 1995-03-07 Apple Computer, Inc. Polarizing fiber-optic faceplate of stacked adhered glass elements in a liquid crystal display
US5253319A (en) 1992-02-24 1993-10-12 Corning Incorporated Planar optical waveguides with planar optical elements
JPH05345619A (ja) 1992-06-16 1993-12-27 Furukawa Electric Co Ltd:The 石英導波路型光部品の製造方法
JPH06263452A (ja) 1993-03-05 1994-09-20 Sumitomo Electric Ind Ltd 光導波路の製造方法
JP2637891B2 (ja) * 1993-03-26 1997-08-06 日本電気株式会社 光導波路の製造方法
US5441768A (en) 1994-02-08 1995-08-15 Applied Materials, Inc. Multi-step chemical vapor deposition method for thin film transistors
CA2210536C (en) 1995-01-19 2000-09-26 British Telecommunications Public Limited Company Optical switch
US5814565A (en) 1995-02-23 1998-09-29 University Of Utah Research Foundation Integrated optic waveguide immunosensor
US5858051A (en) 1995-05-08 1999-01-12 Toshiba Machine Co., Ltd. Method of manufacturing optical waveguide
JP3001406B2 (ja) 1995-11-09 2000-01-24 日本電気株式会社 光導波路の製造方法
US5949934A (en) 1996-04-05 1999-09-07 Fujikura, Ltd. Optical waveguide grating and production method therefor
GB2312524A (en) 1996-04-24 1997-10-29 Northern Telecom Ltd Planar optical waveguide cladding by PECVD method
GB2312525A (en) 1996-04-24 1997-10-29 Northern Telecom Ltd Providing cladding on planar optical waveguide by heating to flow
US5881199A (en) 1996-12-02 1999-03-09 Lucent Technologies Inc. Optical branching device integrated with tunable attenuators for system gain/loss equalization
DE19723284A1 (de) * 1997-06-04 1998-12-10 Bosch Gmbh Robert Passive oder verstärkende optische Wellenleiter
JPH1152159A (ja) 1997-08-04 1999-02-26 Matsushita Electric Ind Co Ltd 光導波路の製造方法
US5930439A (en) 1997-10-01 1999-07-27 Northern Telecom Limited Planar optical waveguide
US6024044A (en) 1997-10-09 2000-02-15 Applied Komatsu Technology, Inc. Dual frequency excitation of plasma for film deposition
US6151430A (en) 1998-07-08 2000-11-21 Gore Enterprise Holdings, Inc. Photonic device having an integal guide and method of manufacturing
US6222971B1 (en) * 1998-07-17 2001-04-24 David Slobodin Small inlet optical panel and a method of making a small inlet optical panel
EP0987580A1 (en) * 1998-09-16 2000-03-22 Akzo Nobel N.V. Optical intensity modulator and switch comprising the same
US6282358B1 (en) * 1998-12-21 2001-08-28 Lsi Logic Corporation On-chip single layer horizontal deflecting waveguide and damascene method of fabricating the same
US6306563B1 (en) * 1999-06-21 2001-10-23 Corning Inc. Optical devices made from radiation curable fluorinated compositions
GB2355078A (en) 1999-10-07 2001-04-11 Kymata Ltd Waveguide with composite cladding layer
JP2001124945A (ja) * 1999-10-28 2001-05-11 Oki Electric Ind Co Ltd Ｙ分岐導波路
US6500603B1 (en) * 1999-11-11 2002-12-31 Mitsui Chemicals, Inc. Method for manufacturing polymer optical waveguide
CA2389347A1 (en) * 1999-12-02 2001-06-07 Tony C. Kowalczyk Photodefinition of optical devices

Also Published As

Publication number Publication date
EP1356324A2 (en) 2003-10-29
WO2002048766A3 (en) 2003-04-10
US20050115921A1 (en) 2005-06-02
CN1502053A (zh) 2004-06-02
JP2004535592A (ja) 2004-11-25
TW517418B (en) 2003-01-11
US7087179B2 (en) 2006-08-08
WO2002048766A2 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
US6553170B2 (en) Method and system for a combination of high boron and low boron BPSG top clad fabrication process for a planar lightwave circuit
WO2012134025A1 (ko) 광도파로 및 그 제조방법
US7720341B2 (en) Waveguide for thermo optic device
CN104635298B (zh) 一种平面光波导及其制备方法
US11506840B2 (en) Back end of line process integrated optical device fabrication
EP1293811A2 (en) Fabrication of stacked photonic integrated circuits
US20030052082A1 (en) Method of forming optical waveguides in a semiconductor substrate
KR20040052444A (ko) 광 집적 회로
EP0484011B1 (en) Packaging of silicon optical components
US9472710B1 (en) Low-loss large-grain optical waveguide for interconnecting components integrated on a glass substrate
US20020178759A1 (en) Method and system for a high-density plasma deposition process for fabricating a top clad for planar lightwave circuit devices
US6954561B1 (en) Methods for forming thermo-optic switches, routers and attenuators
US6732550B2 (en) Method for performing a deep trench etch for a planar lightwave circuit
CN114995010B (zh) 一种基于相变材料的硅基三维波导模式光开关
KR100377186B1 (ko) 폴리머 도파로열 격자 파장 다중/역다중 광소자의 제조방법
US20030000918A1 (en) Method for fabricating a protective cap for an optical waveguide core of a planar lightwave circuit device
JP5882931B2 (ja) 多層光導波路構造の製造方法
CN114924348B (zh) 一种基于二氧化硅光波导的三维边缘耦合器
Ou Trenches for building blocks of advanced planar components
Eng et al. Large core (/spl sim/60 μm) SOI multimode waveguides for optical interconnect
Sabattie et al. Planar optical integrated circuits based on UV-patternable sol-gel technology
KR20120055297A (ko) 분기형 광도파로 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid