JP5882931B2

JP5882931B2 - 多層光導波路構造の製造方法

Info

Publication number: JP5882931B2
Application number: JP2013040859A
Authority: JP
Inventors: 達郎開; 土澤　泰; 泰土澤; 山田　浩治; 浩治山田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2013-03-01
Filing date: 2013-03-01
Publication date: 2016-03-09
Anticipated expiration: 2033-03-01
Also published as: JP2014170050A

Description

本発明は、シリコンコアによる光導波路に加え、石英系コアなどのシリコン化合物からなるコアによる光導波路が多層に形成された多層光導波路構造の製造方法に関する。

シリコン基板上に形成されるシリコン光導波路と石英系光導波路とを組み合わせた微小光回路技術は、光通信システムへの応用が期待され、研究開発が行われている。現在、シリコン光導波路とコア径約３μｍの石英系光導波路とを、ＳＯＩ（silicon on insulator）基板の上にモノリシックに集積したデバイスが実現されている（非特許文献１参照）。

小型、高速能動素子がシリコンにより形成され、高性能な受動素子が石英系により形成されることを特徴とし、両者がモノリシック集積された高性能・高集積光通信デバイスが実現される。現状では、石英系ＡＷＧ（Arrayed-Waveguide-Grating）やシリコン光導波路などの受動素子と、シリコンＶＯＡ（Variable optical attenuator）などの能動素子をモノリシック集積したデバイスが報告されている（非特許文献２参照）。

T. Tsuchizawa, K. Yamada, T. Watanabe, S. Park, H. Nishi, R. Kou, H. Shinojima and S. Itabashi, "Monolithic Integration of Silicon-, Germanium-, and Silica-Based Optical Devices for Telecommunication Applications, " IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, vol.17, pp.516-525, 2011. H. Nishi, T. Tsuchizawa, R. Kou, H. Shinojima, T. Yamada, H. Kimura, Y. Ishikawa, K. Wada, and K. Yamada, "Monolithic integration of a silica AWG and Ge photodiodes on Si photonic platform for one-chip WDM receiver," OPTICS EXPRESS, vol.20, pp.9312-9321, 2012.

ところで、石英系光導波路は、シリコン光導波路に比べて屈折率差が小さい材料から構成されているため、コアサイズおよび曲げ半径の縮小が容易ではなく、光導波路部分や素子部分を小型化することが容易ではない。光通信システムで求められる光部品数が増大している近年の動向より、チップ当たりの光部品数をより増やすことが重要となる。しかしながら、上述したことにより石英系光導波路の小型化が容易ではないため、チップ当たりの光部品数をより増やすこと（集積度を上げること）ができないという問題があった。

本発明は、以上のような問題点を解消するためになされたものであり、シリコン基板上に形成されるシリコン光導波路と石英系光導波路とを組み合わせた微小光回路において、集積度がより高くできるようにすることを目的とする。

本発明が対象とする多層光導波路構造は、基板の上に形成されたＳｉＯ₂からなる第１クラッド層と、第１クラッド層の上に形成されたシリコンからなるシリコンコアと、シリコンコアを覆って第１クラッド層の上に形成されたシリコン化合物からなる第２クラッド層と、第１クラッド層の上に形成されたシリコン化合物からなる第１シリコン化合物コアと、第２クラッド層および第１シリコン化合物コアを覆い、表面が平坦化されている状態で第１クラッド層の上に形成されたＳｉＯ₂からなる第３クラッド層と、第３クラッド層の上に形成されたシリコン化合物からなる第２シリコン化合物コアと、第２シリコン化合物コアを覆って第３クラッド層の上に形成されたＳｉＯ₂からなる第４クラッド層とを少なくとも備える。

上記多層光導波路構造において、シリコン化合物は、シリコン窒化物およびＳｉＯ _xの少なくとも一方から構成されたものである。

上記多層光導波路構造において、第３クラッド層および第４クラッド層は、ＥＣＲプラズマＣＶＤ法によりＳｉＯ₂を堆積することで形成され、第２シリコン化合物コアは、第３クラッド層の上にＥＣＲプラズマＣＶＤ法によりシリコン化合物からなる第２層を形成してパターニングすることで形成されたものであればよい。

本発明に係る多層光導波路構造の製造方法は、基板の上にＳｉＯ₂からなる第１クラッド層およびシリコンからなるシリコンコアを形成する第１工程と、第１クラッド層の上にシリコン化合物からなる第１層を形成してパターニングすることで、第１クラッド層の上にシリコンコアを覆う第２クラッド層、およびシリコン化合物からなる第１シリコン化合物コアを形成する第２工程と、ＥＣＲプラズマＣＶＤ法によりＳｉＯ₂を堆積することで、第２クラッド層および第１シリコン化合物コアを覆う第３クラッド層を第１クラッド層の上に形成する第３工程と、第３クラッド層の表面を化学的機械的研磨により平坦化する第４工程と、平坦化された第３クラッド層の上にＥＣＲプラズマＣＶＤ法によりシリコン化合物からなる第２層を形成してパターニングすることでシリコン化合物からなる第２シリコン化合物コアを形成する第５工程と、ＥＣＲプラズマＣＶＤ法によりＳｉＯ₂を堆積することで、第２シリコン化合物コアを覆う第４クラッド層を第３クラッド層の上に形成する第６工程とを備える。

上記多層光導波路構造の製造方法において、第２工程では、第１層の上に窒化シリコンからなる停止層を形成してから、第１層および停止層をパターニングすることで、第２クラッド層および第１シリコン化合物コアの上に停止層が形成された状態とし、第４工程では、第３クラッド層の化学的機械的研磨を停止層で停止させることで平坦化を行えばよい。

上記多層光導波路構造の製造方法において、シリコン化合物は、シリコン窒化物およびＳｉＯ _xの少なくとも一方から構成する。

以上説明したことにより、本発明によれば、シリコン基板上に形成されるシリコン光導波路と石英系光導波路とを組み合わせた微小光回路において、集積度をより高くすることができるようになるという優れた効果が得られる。

図１Ａは、本発明の実施の形態１における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図１Ｂは、本発明の実施の形態１における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図１Ｃは、本発明の実施の形態１における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図１Ｄは、本発明の実施の形態１における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図１Ｅは、本発明の実施の形態１における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図１Ｆは、本発明の実施の形態１における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図１Ｇは、本発明の実施の形態１における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図２Ａは、本発明の実施の形態２における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図２Ｂは、本発明の実施の形態２における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図２Ｃは、本発明の実施の形態２における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図２Ｄは、本発明の実施の形態２における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図２Ｅは、本発明の実施の形態２における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図２Ｆは、本発明の実施の形態２における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図２Ｇは、本発明の実施の形態２における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。図２Ｈは、本発明の実施の形態２における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。

以下、本発明の実施の形態について図を参照して説明する。

［実施の形態１］
はじめに、本発明の実施の形態１について図１Ａ〜図１Ｇを用いて説明する。図１Ａ〜図１Ｇは、本発明の実施の形態１における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。

まず、図１Ａに示すように、シリコンからなる基板１０１の上にＳｉＯ₂からなる第１クラッド層１０２およびシリコンからなるシリコンコア１０３を形成する（第１工程）。例えば、よく知られたＳＯＩ基板（silicon on insulator）を用いれば、まず、埋め込み絶縁層より第１クラッド層１０２を構成することができる。また、ＳＯＩ基板の表面シリコン層を公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、シリコンコア１０３が形成できる。第１クラッド層１０２は、例えば、層厚３μｍ程度とする。シリコンコア１０３によりシリコンフォトニックデバイスが構成される。

次に、図１Ｂに示すように、第１クラッド層１０２の上にシリコン化合物からなる第１層１０４を形成する。例えば、ＳｉＯ₂との屈折率差が２．９％となる組成のＳｉＯ_xから第１層１０４を構成すればよい。また、第１層１０４は、例えば、ＥＣＲプラズマＣＶＤ法によりＳｉＯ_xを堆積することで形成すればよい。ＥＣＲプラズマＣＶＤ法によれば、ＳｉＯ_xの堆積時の温度条件を２００℃以下とすることができる。

次に、形成した第１層１０４を公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、図１Ｃに示すように、第１クラッド層１０２の上に、シリコンコア１０３を覆う第２クラッド層１０５、およびシリコン化合物からなる第１シリコン化合物コア１０６を形成する（第２工程）。第２クラッド層１０５および第１シリコン化合物コア１０６は、高さ（層厚）３μｍ程度とする。例えば、シリコンコア１０３を覆う第２クラッド層１０５の一部により、スポットサイズ変換器（不図示）が構成され、この層におけるシリコン光導波路と石英系光導波路との間を光結合する。なお、光導波路を構成しない領域には、第１層１０４が残る状態となる。

次に、図１Ｄに示すように、ＥＣＲプラズマＣＶＤ法によりＳｉＯ₂を堆積することで、第２クラッド層１０５および第１シリコン化合物コア１０６を覆う第３クラッド層１０７を第１クラッド層１０２の上に形成する（第３工程）。前述同様に、ＥＣＲプラズマＣＶＤ法によれば、ＳｉＯ₂の堆積時の温度条件を２００℃以下とすることができるので、既に形成されている下層の光導波路への熱履歴の影響を極めて小さくすることができる。

ここで、第３クラッド層１０７の堆積時の厚さは、後述する平坦化における研削研磨量（平坦化マージン厚）および、第２クラッド層１０５，第１シリコン化合物コア１０６の上部に残す層間のクラッド層の厚さを考慮して形成しておく。

次に、第３クラッド層１０７を化学的機械的研磨（Chemical Mechanical Polishing；ＣＭＰ）により研削研磨し、図１Ｅに示すように、第３クラッド層１０７の表面を平坦化する（第４工程）。

ここで、平坦化マージン厚は、ＣＭＰ加工プロセス精度を考慮し、第２クラッド層１０５，第１シリコン化合物コア１０６などによる凹凸の段差の１．５倍以上の厚さとすればよい。前述したように、第２クラッド層１０５，第１シリコン化合物コア１０６の高さを３μｍとした場合、平坦化マージン厚は４．５μｍ以上とすればよい。これに、所望とする層間のクラッド層を加えた厚さを、第３クラッド層１０７の堆積時の厚さとすればよい。なお、ＣＭＰ平坦化プロセスにおける研磨量は、予め確認した研磨レートから必要な研磨時間を算出することで制御すればよい。

ここで、第３クラッド層１０７を介した下の層の光導波路と上の層の光導波路との間の光信号のやり取りは、例えば、方向性結合器のような光結合器を構成して行えばよい。このような方向性結合器を形成する箇所においては、効率的な結合に最適な層間のクラッド層厚を設定すればよい。

次に、図１Ｆに示すように、平坦化された第３クラッド層１０７の上に、ＥＣＲプラズマＣＶＤ法によりシリコン化合物からなる第２層を形成してパターニングすることでシリコン化合物からなる第２シリコン化合物コア１０８を形成する（第５工程）。例えば、ＳｉＯ₂との屈折率差が２．９％となる組成のＳｉＯ_xから第２層を構成すればよい。次に、図１Ｇに示すように、ＥＣＲプラズマＣＶＤ法によりＳｉＯ₂を堆積することで、第２シリコン化合物コア１０８を覆う第４クラッド層１０９を第３クラッド層１０７の上に形成する（第６工程）。

このように、第２シリコン化合物コア１０８および第４クラッド層１０９の材料となるシリコン化合物（ＳｉＯ_x）およびＳｉＯ₂の堆積を、ＥＣＲプラズマＣＶＤ法により行うことで、２００℃以下の低温での処理とすることができ、既に形成されている下層の光導波路への熱履歴の影響を極めて小さくすることができる。

以上に説明したように、実施の形態１によれば、コア材およびクラッド材となるシリコン化合物やＳｉＯ₂の堆積をＥＣＲプラズマＣＶＤ法により行うようにしたので、既に形成されている下層の光導波路への熱履歴の影響を小さくすることができるようになる。高温の熱履歴が加わった光導波路では、屈折率が変化してしまうが、上述した実施の形態１によれば、このような下層の光導波路における屈折率の変化を抑制した状態で、多層光導波路構造が構成できるようになる。

また、多層光導波路構造を形成する場合、下層に形成してあるコアなどの存在により、層間のクラッド層の表面に大きな凹凸（段差）が形成されることになるが、実施の形態１によれば、ＣＭＰにより研削研磨して平坦化するようにしたので、段差を解消した状態で多層光導波路構造が形成できるようになる。これらのことにより、シリコン基板上に形成されるシリコン光導波路と石英系光導波路とを組み合わせた微小光回路において、集積度をより高くできるようになる。

［実施の形態２］
次に、本発明の実施の形態２について図２Ａ〜図２Ｈを用いて説明する。図２Ａ〜図２Ｈは、本発明の実施の形態２における多層光導波路構造の製造方法を説明するための各工程における状態を模式的に示す断面図である。

まず、シリコンからなる基板１０１の上にＳｉＯ₂からなる第１クラッド層１０２およびシリコンからなるシリコンコア１０３を形成する（第１工程）。シリコンコア１０３によりシリコンフォトニックデバイスが構成される。例えば、よく知られたＳＯＩ基板を用いれば、埋め込み絶縁層より第１クラッド層１０２を構成し、表面シリコン層を公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、シリコンコア１０３が形成できる。第１クラッド層１０２は、例えば、層厚３μｍ程度とする。

次に、図２Ａに示すように、第１クラッド層１０２の上にシリコン化合物からなる第１層１０４を形成する。例えば、ＳｉＯ₂との屈折率差が２．９％となる組成のＳｉＯ_xから第１層１０４を構成すればよい。また、第１層１０４は、例えば、ＥＣＲプラズマＣＶＤ法によりＳｉＯ_xを堆積することで形成すればよい。ＥＣＲプラズマＣＶＤ法によれば、ＳｉＯ_xの堆積時の温度条件を２００℃以下とすることができる。加えて、実施の形態２では、第１層１０４の上に窒化シリコンからなる停止層２０１を形成する。

次に、形成した第１層１０４および停止層２０１を公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、図２Ｂに示すように、第１クラッド層１０２の上に、シリコンコア１０３を覆う第２クラッド層１０５、およびシリコン化合物からなる第１シリコン化合物コア１０６を形成する（第２工程）。実施の形態２では、第２クラッド層１０５および第１シリコン化合物コア１０６の上に、停止層２０１が形成された状態となる。なお、光導波路を構成しない領域には、第１層１０４の部分が残る状態となる。

第２クラッド層１０５および第１シリコン化合物コア１０６は、高さ（層厚）３μｍ程度とする。例えば、シリコンコア１０３を覆う第２クラッド層１０５の一部により、スポットサイズ変換器（不図示）が構成され、この層におけるシリコン光導波路と石英系光導波路との間を光結合する。

次に、図２Ｃに示すように、ＥＣＲプラズマＣＶＤ法によりＳｉＯ₂を堆積することで、第２クラッド層１０５および第１シリコン化合物コア１０６を覆う第３クラッド層１０７を第１クラッド層１０２の上に形成する（第３工程）。ＥＣＲプラズマＣＶＤ法によれば、ＳｉＯ₂の堆積時の温度条件を２００℃以下とすることができるので、既に形成されている下層の光導波路への熱履歴の影響を極めて小さくすることができる。

ここで、実施の形態２における第３クラッド層１０７の堆積時の厚さは、後述する平坦化における研削研磨量（平坦化マージン厚）を考慮して形成しておく。

次に、第３クラッド層１０７を化学的機械的研磨（ＣＭＰ）により研削研磨し、図２Ｄに示すように、第３クラッド層１０７の表面を平坦化する（第４工程）。実施の形態２では、停止層２０１が形成されているため、研磨レートが、基板１０１の面内でばらついたとしても、早く削れる部分は停止層２０１表面で研磨の進行が停止される。このため、基板全域において、停止層２０１が露出するまで十分な研磨を行うことで、基板全域における研磨レート差による膜厚ばらつきを抑えることができる状態で、平坦化が行える。

実施の形態２では、厚さ方向に停止層２０１の形成位置まで研磨するので、第３クラッド層１０７の堆積時の厚さは、平坦化マージン厚程度とすればよい。平坦化マージン厚は、ＣＭＰ加工プロセス精度を考慮し、第２クラッド層１０５，第１シリコン化合物コア１０６などによる凹凸の段差の１．５倍以上の厚さとすればよい。前述したように、第２クラッド層１０５，第１シリコン化合物コア１０６の高さを３μｍとした場合、平坦化マージン厚は４．５μｍ以上とすればよい。

次に、停止層２０１を除去する。窒化シリコンから停止層２０１を構成した場合、屈折率が高いために、周囲の光導波路のモードプロファイルに影響を与えることになる。このため、停止層２０１は除去する。例えば、リン酸を用いたウエットエッチングによれば、窒化シリコンを選択的に除去することができる。また、ＳｉＯ₂および窒化シリコンのエッチングレートが同じ条件となるドライエッチングによりエッチバックすることで、停止層２０１を除去してもよい。この場合、図２Ｅに示すように、第２クラッド層１０５，第１シリコン化合物コア１０６，第１層１０４，およびこの段階で残っている第３クラッド層１０７が、同じ厚さの状態となる。

なお、停止層をＳｉＯ_xと同等の屈折率を有する有機性高分子膜などから構成する場合、除去する必要はなく、第２クラッド層１０５および第１シリコン化合物コア１０６の一部として用いることができる。

次に、図２Ｆに示すように、所望の厚さの層間クラッド層２０２を形成する。第３クラッド層１０７と同様に、ＥＣＲプラズマＣＶＤ法によりＳｉＯ₂を堆積することで、層間クラッド層２０２を形成する。既に形成されている第３クラッド層１０７に層間クラッド層２０２を追加して、全体で第３クラッド層１０７と考えることができる。実施の形態２では、層間クラッド層２０２を形成する段階では、下地（下面）が平坦な状態となっており、上述した堆積プロセスによれば、基板全域の分布を極めて均一にすることが容易であり、基板１０１の全域で均一な層間クラッド層２０２（第３クラッド層１０７）を平坦に形成することができる。

ここで、第３クラッド層１０７（層間クラッド層２０２）を介した下の層の光導波路と上の層の光導波路との間の光信号のやり取りは、例えば、方向性結合器のような光結合器を構成して行えばよい。このような方向性結合器を形成する箇所においては、効率的な結合に最適な層間のクラッド層厚を設定すればよい。

次に、図２Ｇに示すように、平坦に形成された層間クラッド層２０２（平坦化された第３クラッド層１０７）の上に、ＥＣＲプラズマＣＶＤ法によりシリコン化合物からなる第２層を形成してパターニングすることでシリコン化合物からなる第２シリコン化合物コア１０８を形成する（第５工程）。例えば、ＳｉＯ₂との屈折率差が２．９％となる組成のＳｉＯ_xから第２層を構成すればよい。次に、図２Ｈに示すように、ＥＣＲプラズマＣＶＤ法によりＳｉＯ₂を堆積することで、第２シリコン化合物コア１０８を覆う第４クラッド層１０９を第３クラッド層１０７の上に形成する（第６工程）。

以上に説明したように、実施の形態２によれば、コア材およびクラッド材となるシリコン化合物やＳｉＯ₂の堆積をＥＣＲプラズマＣＶＤ法により行うようにしたので、既に形成されている下層の光導波路への熱履歴の影響を小さくすることができるようになる。高温の熱履歴が加わった光導波路では、屈折率が変化してしまうが、上述した実施の形態２によれば、このような下層の光導波路における屈折率の変化を抑制した状態で、多層光導波路構造が構成できるようになる。

また、多層光導波路構造を形成する場合、下層に形成してあるコアなどの存在により、層間のクラッド層の表面に大きな凹凸（段差）が形成されることになるが、実施の形態２によれば、ＣＭＰにより研削研磨して平坦化するようにしたので、段差を解消した状態で多層光導波路構造が形成できるようになる。これらのことにより、シリコン基板上に形成されるシリコン光導波路と石英系光導波路とを組み合わせた微小光回路において、集積度をより高くできるようになる。

以上に説明したように、本発明では、シリコンフォトニックデバイスが形成されるシリコン基板上に、多層に積層された石英系光導波路が、シリコン系光導波路とモノリシック集積される点である。１層目におけるシリコン光導波路−石英系光導波路間は、スポットサイズ変換器により接続され、各層の石英系光導波路間は、方向性結合器などで結合される。また、各層を構成する材料をＥＣＲプラズマＣＶＤ法による低温成膜技術により形成しているので、多層の光導波路構造を形成する過程における熱履歴の影響が低減できるようになる。また、ＣＭＰにより、層間のクラッド層を平坦化している。

これらの結果、本発明によれば、小型、高速、低消費電力といった特徴を有するシリコンフォトニックデバイスが形成されるシリコン基板上に、多層に積層された高性能・高集積石英系光導波路デバイスが形成できるようになる。１つのチップ当たりの光部品集積数を飛躍的に増大させることが可能となり、通信応用においては、今後の大規模光通信システム集積向けた高性能ワンチップ集積デバイスの実現が可能となる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、ＳｉＯ₂との屈折率差が２．９％となる組成のＳｉＯ_x（シリコン酸化物）をシリコン化合物コアの材料として用いるようにしたが、これに限るものではなく、積層されている各光導波路層のいずれかのシリコン化合物コアが窒化シリコン（シリコン窒化物）から構成されていてもよい。

また、上述では、２層までの多層構造を例に説明したが、これに限るものではなく、ＥＣＲプラズマＣＶＤ法による成膜、およびＣＭＰによる平坦化を繰り返すことで、３層以上の多層構造としてもよい。

１０１…基板、１０２…第１クラッド層、１０３…シリコンコア、１０４…第１層、１０５…第２クラッド層、１０６…第１シリコン化合物コア、１０７…第３クラッド層、１０８…第２シリコン化合物コア、１０９…第４クラッド層。

Claims

基板の上にＳｉＯ₂からなる第１クラッド層およびシリコンからなるシリコンコアを形成する第１工程と、
前記第１クラッド層の上にシリコン化合物からなる第１層を形成してパターニングすることで、前記第１クラッド層の上に前記シリコンコアを覆う第２クラッド層、およびシリコン化合物からなる第１シリコン化合物コアを形成する第２工程と、
ＥＣＲプラズマＣＶＤ法によりＳｉＯ₂を堆積することで、前記第２クラッド層および前記第１シリコン化合物コアを覆う第３クラッド層を前記第１クラッド層の上に形成する第３工程と、
前記第３クラッド層の表面を化学的機械的研磨により平坦化する第４工程と、
平坦化された前記第３クラッド層の上にＥＣＲプラズマＣＶＤ法によりシリコン化合物からなる第２層を形成してパターニングすることでシリコン化合物からなる第２シリコン化合物コアを形成する第５工程と、
ＥＣＲプラズマＣＶＤ法によりＳｉＯ₂を堆積することで、前記第２シリコン化合物コアを覆う第４クラッド層を前記第３クラッド層の上に形成する第６工程と
を備え、
前記シリコン化合物は、シリコン窒化物およびＳｉＯ _x の少なくとも一方から構成されたものであることを特徴とする多層光導波路構造の製造方法。
請求項１記載の多層光導波路構造の製造方法において、
前記第２工程では、前記第１層の上に窒化シリコンからなる停止層を形成してから、前記第１層および前記停止層をパターニングすることで、前記第２クラッド層および前記第１シリコン化合物コアの上に停止層が形成された状態とし、
前記第４工程では、前記第３クラッド層の化学的機械的研磨を前記停止層で停止させることで平坦化を行う
ことを特徴とする多層光導波路構造の製造方法。