KR20040050404A - 선택적 결정 성장 전처리 방법 - Google Patents

선택적 결정 성장 전처리 방법 Download PDF

Info

Publication number
KR20040050404A
KR20040050404A KR1020020078228A KR20020078228A KR20040050404A KR 20040050404 A KR20040050404 A KR 20040050404A KR 1020020078228 A KR1020020078228 A KR 1020020078228A KR 20020078228 A KR20020078228 A KR 20020078228A KR 20040050404 A KR20040050404 A KR 20040050404A
Authority
KR
South Korea
Prior art keywords
substrate
solution
crystal growth
fluorine
hydrofluoric acid
Prior art date
Application number
KR1020020078228A
Other languages
English (en)
Other versions
KR100496867B1 (ko
Inventor
김상용
한용필
이근택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0078228A priority Critical patent/KR100496867B1/ko
Publication of KR20040050404A publication Critical patent/KR20040050404A/ko
Application granted granted Critical
Publication of KR100496867B1 publication Critical patent/KR100496867B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • C30B35/007Apparatus for preparing, pre-treating the source material to be used for crystal growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

공정 기판의 활성 영역 위쪽의 실리콘 산화막을 묽은 불산 용액을 이용하여 제거함으로써 기판을 드러내는 단계, 불소계 수용액을 이용하여 드러난 기판에서 손상된 표면층을 제거하는 단계, 불산 희석액을 이용하여 기판의 자연 산화막을 제거하는 단계, 선택적 결정 성장을 실시하는 단계를 구비하여 이루어지는 선택적 결정 성장 전처리 방법이 개시된다. 이때, 불소계 수용액은 불산 혹은 불화 암모늄(NH4F)이 첨가된 수용액으로서 이들 외에 초산(CH3COOH)같은 유기산이나, 유기 용제와 수산화 암모늄 같은 염기성 용액이 더 혼합된 혼합 용액이 될 수 있고, 유기산과 염기성 용액을 대신하여 초산 암모늄과 같은 염의 형태가 더 포함되는 혼합 용액이 될 수 있다.
본 발명에서는 기판 손상층을 제거할 때 종래와 달리 과산화수소를 사용하지 않으므로 텅스텐 등이 게이트 라인으로부터 침출되어 나오는 것을 방지할 수 있고, 본 발명의 불소계 수용액은 불산의 농도를 조절하고 작용을 억제하기 쉬워 불산에 의한 소자 분리막 리세스 등의 문제점을 줄일 수 있다.

Description

선택적 결정 성장 전처리 방법{Method of handling process wafer before selective epitaxial growth}
본 발명은 반도체 장치 형성 방법에 관한 것으로, 보다 상세하게는 기판의 선택적 결정 성장 전에 결정 성장이 용이하게 이루어질 수 있도록 하는 전처리 방법에 관한 것이다.
선택적 결정 성장(SEG:Selective epitaxial growth)이란 통상 반도체 기판이 드러난 상태의 매우 낮은 압력 환경에서 소오스 가스를 미량씩 흘려 주면서 기판에증착시켜 기판과 동일한 성분, 동일한 단결정 구조의 물질층을 형성하는 방법이다. 이런 방법은 단채널 효과를 방지하기 위해 얕은 접합 구조의 소오스/드레인을 형성 할 때 콘택의 전류 누출과 단락을 방지하기 위해 콘택이 닿는 소오스/드레인 영역의 기판을 높이는 방법으로 사용될 수 있다.
그런데, 선택적 결정 성장을 통해 형성된 증착막의 구조는 하부 기판의 표면 상태에 지대한 영향을 받게 된다. 따라서, 치밀한 단결정 구조의 증착막을 형성하기 위해서는 선택적 결정 성장 공정을 실시하기에 앞서 실리콘 기판 표면에 형성된 자연 산화막이나 기타 화학적 산화막, 플라즈마 식각이나 이온주입에 의해 파손된 결정 표면층을 반드시 제거하여야 한다.
드러난 기판 표면에서 자연산화막이나 화학적 산화막을 제거하기 위해서 실리콘 산화막 제거 능력을 가진 세정액이 필요하고, 손상된 실리콘 기판 표면을 제거하기 위해서는 실리콘에 대해 식각력을 가진 세정액이 필요하다. 기존에는 이런 선택적 결정 성장의 전처리를 위한 세정액으로 주로 불산 희석액인 BOE(Buffered oxide etchant)와 SC1 용액 (NH4OH,H2O2및 순수가 1:4:20의 부피비로 혼합된 용액)이 사용되거나, 4불화 메탄(CF4)과 산소의 혼합 가스가 사용되었다.
그러나, 충분한 표면 세정을 위해 BOE와 SC1에 의한 세정 시간을 늘릴 경우 기판에 형성된 상태에서 기판과 함께 드러난 필드 산화막이 식각되어 필드 산화막의 표면이 낮아지는 문제가 있다. 또한, 사불화 메탄과 산소의 혼합 가스를 사용하는 경우에는 게이트 라인 측벽에 형성되는 실리콘 질화막 스페이서가 손상되어 후속 공정에서 문제를 발생시킬 수 있다. 그리고, 게이트 라인의 도전막이 텅스텐이나 텅스텐 실리사이드층을 포함하는 경우, SC1세정액에 대해 텅스텐이 쉽게 녹고 사불화 메탄에도 쉽게 공격받아 게이트 라인이 심하게 부식되는 문제가 생길 수 있다.
본 발명은 기존의 선택적 결정 성장 공정을 실시하기 전에 실시하는 전처리 공정에서 상술한 세정 가스들의 부적합한 특징들로 인하여 기판에 형성된 기존 구조가 손상되는 것을 방지할 수 있는 선택적 결정 성장 전처리 방법을 제공하는 것을 목적으로 한다.
즉, 본 발명은 실리콘 산화막과 실리콘 기판에 대한 식각 선택비가 기존의 SC1 용액보다 우수하며, 텅스텐에 대한 손상이 없고, 필드 산화막의 리세스(recess) 위험이 적은 선택적 결정 성장 전처리 방법을 제공하는 것을 목적으로 한다.
도1은 기판에 게이트 라인을 형성하고 게이트 라인 측벽에 실리콘 질화막으로 이루어지는 스페이서가 형성된 상태를 나타내는 공정 중 반도체 장치의 부분 단면도이다.
도2는 도1에서 기판의 실리콘 산화막과 손상된 실리콘막이 제거된 상태를 나타내는 공정 단면도이다.
도3은 도2에서 다시 자연산화막 제거 후 선택적 결정 성장이 이루어진 상태를 나타내는 공정 단면도이다.
상기 목적을 달성하기 위한 본 발명의 전처리 방법은, 공정 기판의 활성 영역 위쪽의 실리콘 산화막을 묽은 불산 용액을 이용하여 제거함으로써 기판을 드러내는 단계, 불소계 수용액을 이용하여 드러난 기판에서 손상된 표면층을 제거하는 단계, 불산 희석액을 이용하여 기판의 자연 산화막을 제거하는 단계, 선택적 결정 성장을 실시하는 단계를 구비하여 이루어진다.
본 발명에서 불산 희석액을 이용하여 자연 산화막을 제거하는 단계는 선택적결정 성장을 실시하기 바로 전까지 이루어지며 따라서 자연 산화막이 성장할 시간을 거의 주지 않는다.
불소계 수용액은 불산 혹은 불화 암모늄(NH4F)이 첨가된 수용액으로서 이들 외에 초산(CH3COOH)같은 유기산이나, 유기 용제와 수산화 암모늄 같은 염기성 용액이 더 혼합된 혼합 용액이 될 수 있고, 유기산과 염기성 용액을 대신하여 초산 암모늄과 같은 염의 형태가 더 포함되는 혼합 용액이 될 수 있다. 염기성 용액으로는 수산화 암모늄 외에 수산화 칼륨, TMAH(테트라 메칠 암모늄 히드로옥사이드) 등이 사용될 수 있다. 불수계 수용액 전체의 수소이온농도는 PH 4~5 정도가 바람직하다.
이하 도면을 참조하면서 본 발명의 일 실시예를 통해 발명을 보다 상세히 설명하기로 한다.
도1은 소자 분리막(3)이 형성된 기판(1)에 게이트 라인(13)을 형성하고 게이트 라인(13) 측벽에 실리콘 질화막으로 이루어지는 스페이서(15)가 형성된 상태를 나타내는 공정 중 반도체 장치의 부분 단면도이다. 게이트 라인(13)의 하부는 게이트 절연막(11)으로 이루어진다. 스페이서(15)를 형성하는 비등방성 식각 후에 노출된 기판 활성 영역의 일부에는 전 단계에서 형성되고 제거되지 않은 실리콘 산화막(17)이 남아 있다. 또한, 이온 주입 및 비등방성 식각 단계에서 기판 표층(19)은 단결정 구조가 손상된 상태를 이루고 있다.
도2를 참조하면, 도1의 상태에서 활성 영역 위에 잔류된 실리콘 산화막(17)을 불산 묽은 용액을 이용하여 제거한다. 그리고, 드러난 실리콘 기판 표층(19)을식각성 세정액으로 제거한다. 식각성 세정액은 본 발명의 불소계 수용액과 같은 것이며, 수산화 암모늄, 초산, 순수를 각각 부피비로 대략 10%, 20%, 70%로 하여 혼합하고 이 혼합액에 불산을 0.1% 정도 함유시켜 형성한 것을 사용한다. 식각성 세정액으로는 이 외에 초산 암모늄, 순수, 유기 용제, 불화 암모늄을 조합시킨 것을 사용할 수 있다.
식각성 세정액의 수소이온농도값(pH값)은 염기성 용액과 유기산의 혼합비, 가령 수산화 암모늄과 초산의 조성비에 따라 변화될 수 있으며 넓은 범위, 가령 PH 2에서 pH 12 정도의 범위에서 변화 가능하다. 수소이온농도가 감소하면(pH가 증가하면) 식각성 세정액 내의 불산(HF)에 의한 실리콘 산화막 식각량이 극히 미미해지며 수산 이온(OH-)에 의한 실리콘 식각이 증가하여 실리콘 산화막 대비 실리콘막에 대한 식각 선택성을 향상시킬 수 있다. 그러나, 이런 경우 실리콘 표면에 피트(Pit) 같은 결함을 유발시킬 수 있으므로 pH 값은 약산 산성으로 4 내지 5 정도가 유리하다.
도3을 참조하면, 선택적 결정 성장을 실시하기 직전까지 다시 기판 표면의 자연 산화막을 제거한다. 자연 산화막이 제거되면 즉시로 선택적 결정 성장을 실시하여 드러난 기판에 단결정 실리콘막(21)이 성장되도록 한다. 이때, 자연 산화막이 제거되면 기판 표면에 수소 함유시키는 보호처리를 통해 선택적 결정 성장 전까지 활성 영역에서 자연 산화막이 자라는 것을 억제할 수 있다.
이상의 과정을 거쳐 형성된 선택적 결정 성장막은 하부 기판에 자연 산화막의 영향이 거의 존재하지 않고, 식각이나 이온주입에 의한 손상층이 제거되어 성장두께 및 거칠기에서 양호한 상태를 형성함을 SEM 사진을 통해 알아볼 수 있다.
이상과 같은 실시예에서 기판의 손상층 제거에는 과산화수소가 포함되지 않는다. 그러므로, 과산화수소에 쉽게 침해되던 텅스텐 등이 게이트 라인에 포함된 경우에도 이들 성분이 식각되어 용액 속으로 녹아나오는 것을 방지할 수 있다.
본 발명에서는 기판 손상층을 제거할 때 종래와 달리 과산화수소를 사용하지 않으므로 텅스텐 등이 게이트 라인으로부터 침출되어 나오는 것을 방지할 수 있다. 또한, 본 발명의 불소계 수용액은 불산의 농도를 조절하고 작용을 억제하기 쉬워 불산에 의한 소자 분리막 리세스 등의 문제점을 줄일 수 있다. 그리고, 본 발명의 불소계 수용액은 사불화 메탄도 사용하지 않으므로 실리콘 질화막 손상도 방지할 수 있다. 동시에 기판 손상층을 쉽게 제거하여 선택적 결정 성장 단계에서 형성되는 증착막이 매끈하고 두껍게 형성될 수 있다.

Claims (6)

  1. 공정 기판의 활성 영역 위쪽의 실리콘 산화막을 묽은 불산 용액을 이용하여 제거함으로써 기판을 드러내는 단계,
    불소계 수용액을 이용하여 드러난 기판에서 손상된 표면층을 제거하는 단계,
    불산 희석액을 이용하여 기판의 자연 산화막을 제거하는 단계,
    선택적 결정 성장을 실시하는 단계를 구비하여 이루어지는 선택적 결정 성장 전처리 방법.
  2. 제 1 항에 있어서,
    상기 불소계 수용액은 불산 혹은 불화 암모늄(NH4F)이 첨가된 수용액에 유기산이나 유기 용제와 염기성 용액이 더 혼합되어 이루어지는 것을 특징으로 하는 선택적 결정 성장 전처리 방법.
  3. 제 2 항에 있어서,
    상기 염기성 용액으로는 수산화 암모늄 용액, 수산화 칼륨 용액 또는 TMAH(테트라 메칠 암모늄 히드로옥사이드) 가운데 하나가 사용되는 것을 특징으로 하는 선택적 결정 성장 전처리 방법.
  4. 제 2 항에 있어서,
    상기 유기산은 초산(CH3COOH)인 것을 특징으로 하는 선택적 결정 성장 전처리 방법.
  5. 제 1 항에 있어서,
    상기 불소계 수용액은 불산 혹은 불화 암모늄(NH4F)이 첨가된 수용액에 초산 암모늄(CH3COONH4)이 포함된 수용액이 혼합되어 이루어지는 것을 특징으로 하는 선택적 결정 성장 전처리 방법.
  6. 제 1 항에 있어서,
    상기 불소계 수용액의 pH 값은 4 내지 5인 것을 특징으로 하는 선택적 결정 성장 전처리 방법.
KR10-2002-0078228A 2002-12-10 2002-12-10 선택적 결정 성장 전처리 방법 KR100496867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0078228A KR100496867B1 (ko) 2002-12-10 2002-12-10 선택적 결정 성장 전처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0078228A KR100496867B1 (ko) 2002-12-10 2002-12-10 선택적 결정 성장 전처리 방법

Publications (2)

Publication Number Publication Date
KR20040050404A true KR20040050404A (ko) 2004-06-16
KR100496867B1 KR100496867B1 (ko) 2005-06-22

Family

ID=37344604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0078228A KR100496867B1 (ko) 2002-12-10 2002-12-10 선택적 결정 성장 전처리 방법

Country Status (1)

Country Link
KR (1) KR100496867B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419472B1 (ko) * 2012-12-28 2014-07-16 재단법인 포항산업과학연구원 단결정 성장용 종자정의 제조 방법, 상기 종자정을 이용한 단결정 성장 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239952A (ja) * 1988-03-22 1989-09-25 Nec Corp 半導体装置の製造方法
KR100319881B1 (ko) * 1999-02-03 2002-01-10 윤종용 집적 회로 기판 표면의 불순물을 제거하기 위한 세정 수용액 및 이를 이용한 세정 방법
KR100399352B1 (ko) * 2001-04-07 2003-09-26 삼성전자주식회사 선택적 결정 성장을 이용한 반도체 장치 제조 방법
KR100434698B1 (ko) * 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 선택적 에피성장법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419472B1 (ko) * 2012-12-28 2014-07-16 재단법인 포항산업과학연구원 단결정 성장용 종자정의 제조 방법, 상기 종자정을 이용한 단결정 성장 방법

Also Published As

Publication number Publication date
KR100496867B1 (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
US20070163618A1 (en) Cleaning solution for silicon surface and methods of fabricating semiconductor device using the same
US4808259A (en) Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe
US20070090446A1 (en) Hardmask etch for gate polyetch
KR100685735B1 (ko) 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법
US9780000B2 (en) Method for forming spacers for a transitor gate
US6083815A (en) Method of gate etching with thin gate oxide
KR100399352B1 (ko) 선택적 결정 성장을 이용한 반도체 장치 제조 방법
KR100496867B1 (ko) 선택적 결정 성장 전처리 방법
US7306681B2 (en) Method of cleaning a semiconductor substrate
KR100554517B1 (ko) 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
JPH04237125A (ja) ドライエッチング方法
JPH0133933B2 (ko)
JP2007214182A (ja) 半導体装置の製造方法およびエッチング液
KR100567530B1 (ko) 반도체 소자의 산화막 형성 방법
CN113703294A (zh) 一种高能离子注入后光刻胶的去除方法
US6287983B2 (en) Selective nitride etching with silicate ion pre-loading
US8501608B2 (en) Method for processing semiconductor device
KR100831275B1 (ko) 플래시 메모리 소자의 제조 방법
JP2002184856A (ja) 半導体素子の分離方法
US20230162985A1 (en) Method for increasing oxygen content in tmah etching
JP2007088168A (ja) 半導体装置の製造方法
US20070048980A1 (en) Method for post-rie passivation of semiconductor surfaces for epitaxial growth
KR100242522B1 (ko) 반도체장치의 소자격리방법
KR20060114176A (ko) 포토레지스트 마스크 잔유물의 세정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee