KR20040047309A - 서로 다른 방식의 백프레서 간의 정합 장치 및 그 방법 - Google Patents

서로 다른 방식의 백프레서 간의 정합 장치 및 그 방법 Download PDF

Info

Publication number
KR20040047309A
KR20040047309A KR1020020075464A KR20020075464A KR20040047309A KR 20040047309 A KR20040047309 A KR 20040047309A KR 1020020075464 A KR1020020075464 A KR 1020020075464A KR 20020075464 A KR20020075464 A KR 20020075464A KR 20040047309 A KR20040047309 A KR 20040047309A
Authority
KR
South Korea
Prior art keywords
information
cell
fbpbitmap
bitmap
signal
Prior art date
Application number
KR1020020075464A
Other languages
English (en)
Inventor
두경환
안윤영
곽동용
정연쾌
Original Assignee
한국전자통신연구원
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 주식회사 케이티 filed Critical 한국전자통신연구원
Priority to KR1020020075464A priority Critical patent/KR20040047309A/ko
Publication of KR20040047309A publication Critical patent/KR20040047309A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 서로 다른 방식의 백프레서 간의 정합 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 중단시키고자 하는 논리 버퍼가 아웃밴드(Out-band) 방식의 외부 신호에 의해 제어되고 중단시키려는 스위치 버퍼가 인밴드(In-band) 방식의 제어 신호에 의해 제어되는 경우에, 인밴드 방식의 제어신호를 아웃밴드 방식의 제어신호로 전환하여 인밴드 방식의 백프레서 장치와 아웃밴드 방식의 백프레서 장치를 서로 정합할 수 있도록 하기 위한 정합 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 서로 다른 방식의 백프레서 간의 정합 장치에 있어서, 현재의 동기 상태에 해당하는 동기(SYNC) 신호를 생성하기 위한 동기 신호 생성 수단; 외부로부터 입력되는 셀에서 셀 헤더 정보를 추출하기 위한 셀 추출 수단; 상기 셀 추출 수단에서 추출된 셀 헤더 정보 중에서 패브릭 백프레서 비트맵(FBPBITMAP : Fabric Backpressure BITMAP) 정보와 백프레서 동기 및 활성화 비트(BPSYNC :BackPressure SYNChronization and enable bits) 정보를 추출하여 상기 동기 신호 생성 수단에서 생성된 동기 신호와 백프레서 동기 및 활성화 비트 정보를 비교/판독하기 위한 셀 판독 수단; 상기 셀 판독 수단으로부터 전달받은 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 임시 저장하기 위한 저장 수단; 상기 저장 수단에 임시로 기 저장되어 있는 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 상기 셀 판독 수단으로부터 입력되는 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 비교하기 위한 비교 수단; 상기 비교 수단으로부터 출력되는 활성화 또는 비활성화 동작이 필요한 논리 포트에 대한 정보를 저장하기 위한 백프레서 저장 수단; 및 상기 백프레서 저장 수단으로부터 논리 포트에 대한 정보를 읽어와서 외부 백프레서 신호로 전환시키기 위한 외부 신호 생성 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 비동기전달모드(ATM) 교환기 등에 이용됨.

Description

서로 다른 방식의 백프레서 간의 정합 장치 및 그 방법{Interface device and its method between different backpressures}
본 발명은 서로 다른 방식의 백프레서 간의 정합 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 더욱 상세하게는 백프레서 방식에서 중단시키고자 하는 논리 버퍼가 아웃밴드(Out-band) 방식의 외부 신호에 의해 제어되는 반면에 중단시키려는 스위치 버퍼는 셀 포맷 내부에 그 정보를 싣는 인밴드(In-band) 방식을 따르는 경우에, 인밴드 방식의 제어신호를 아웃밴드 방식의 제어신호로 전환하여 인밴드 방식의 백프레서 장치와 아웃밴드 방식의 백프레서 장치를 서로 정합할 수 있도록 하기 위한 정합 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
일반적으로 비동기전달모드(ATM) 교환기는 QoS(Quality of Service)를 만족시키기 위해 출력 물리 포트 각각에 클래스별 또는 서비스별로 분리되어 있는 별도의 논리 버퍼(logical buffer)를 가지며, 논리 버퍼는 각각의 논리 포트를 가지고 있다. 일례로 40x40 교환기를 가정할 때 링크별로 4개의 서비스를 분리할 수 있다면, 총 160개로 구분되는 논리 버퍼가 존재하게 된다. 따라서, 교환기 내에는 160개의 서로 다른 논리 포트가 존재하게 된다. 이 때, 스위치 내 입력 버퍼는 폭주에 의한 셀 손실을 방지하기 위해 존재하지만, 버퍼는 구현상의 문제로 그 용량에 제한이 따르기 때문에, 특정 논리 포트로 출력되는 트래픽 양이 버퍼의 임계치를 넘게 되는 경우에 셀 손실을 최소화하기 위해 전처리 블록에서 셀 전송을 일시적으로 중단시켜야 한다. 이와 같이 특정 논리 포트를 비활성화 또는 활성화시키기 위해 셀흐름의 반대 방향으로 제어신호를 보내는 방식을 백프레서(backpressure)라 하며, 스위치와 트래픽 제어 소자간에 서로 동일한 백프레서 방식을 사용해야만 한다.
일반적으로 시스템을 기준으로 라인 카드에서 스위치로 입력되는 셀 방향을 인그레스(Ingress) 방향, 스위치로부터 라인 카드로 출력되는 셀 방향을이그레스(Egress) 방향으로 정한다.
도 1 은 본 발명이 적용되는 비동기전달모드(ATM) 교환기 내에서 백프레서(backpressure) 방식에 따른 신호의 흐름을 설명하는 일예시도이다.
도 1 에 도시된 바와 같이, 백프레서 방식에 따른 신호 제어를 위해서는 아웃밴드 신호에 의해 흐름 제어를 받는 인그레스 트래픽 제어부(ITM : Ingress Traffic Management)(101), 인그레스 유출 트래픽 인터페이스부(IOTI : Ingress Outgoing Traffic Interface)(103)의 일부를 구성하며 이그레스 유입 트래픽 인터페이스부(EITI : Egress Incoming Traffic Interface)(105)로 수신된 셀로부터 백프레서 관련 정보를 받아 인그레스 트래픽 제어부(101)를 제어할 수 있는 아웃밴드 신호를 생성하여 논리 포트를 활성화(인에이블) 또는 비활성화(디세이블)시키는 기능을 수행하는 인그레스 논리 포트 활성부(ILPD : Ingress Logical Port Disable)(102), 인그레스 방향으로 수신된 셀을 스위치로 전송하는 인그레스 유출 트래픽 인터페이스부(IOTI)(103), 스위치(106)로부터 이그레스 유입 트래픽 인터페이스부(105)를 통해 이그레스 방향으로 트래픽 제어된 셀을 출력시키는 이그레스 트래픽 제어부(ETM : Egress Traffic Management)부(104), 스위치(106)로부터 셀을 전송받으며 인그레스 방향 특정 논리 포트에 폭주가 발생되는 경우 스위치에 의해 이그레스 방향 전송 셀에 실어져서 전송된 폭주 관련 정보를 인그레스 유출 트래픽 인터페이스부(103)내의 인그레스 논리 포트 활성화부(102)로 알려주는 이그레스 유입 트래픽 인터페이스부(105), 및 스위치(106)가 필요하다.
다음으로, 비동기전달모드(ATM) 교환기 내에서 백프레서(backpresser) 방식에 따른 신호의 흐름을 설명하면 다음과 같다.
물리 링크로부터 입력되는 셀은 스위치로 입력되기 전에 인그레스 트래픽 제어부(101)에서 출력될 포트별, 서비스별로 나뉘어진다. 따라서, 인그레스 트래픽 제어부(101)에는 스위치 각 포트에 대응되는 다수의 논리 버퍼가 존재한다. 인그레스 트래픽 제어부(101)내의 각각의 논리 버퍼에 쌓인 셀은 특정 스케줄링 방식에 따라 스위치내 입력 버퍼로 전송되게 된다. 이 때, 스위치 입력 버퍼가 임계치에 도달하는 경우 인그레스 트래픽 제어부(101)로 셀 전송이 중단되도록 요구할 필요가 있다.
도 1 에 도시되는 바와 같이, 인그레스 트래픽 제어부(101)는 인그레스 놀리 포트 활성화부(102)와 연결된 클럭(clock), SOF(Start OF Frame), 데이터(Data)(0:1), 중지(Stop) 신호 등 총 5개의 별도의 외부 신호를 통해서 특정 논리 버퍼의 논리 포트를 활성화 또는 비활성화시킬 수 있다. 논리 포트가 활성화되는 경우에는 그 논리 포트에 해당되는 논리 버퍼내의 셀을 송신할 수 있으나, 비활성화되는 경우에는 송신할 수 없게 된다. SOF(Start of Frame)는 프레임 시작을 나타내는 제어 신호로서, 백프레서 방식의 경우에 16클럭이 한 사이클을 이루어 무한히 반복된다. 따라서, SOF도 16클럭마다 한 번씩 활성화되며, 실질적인 논리 포트 활성화 정보는 데이터(0:1) 두 비트에 16클럭 동안 도 4 에 도시된 타이밍에 맞추어 시리얼하게 실리게 된다. 데이터(0:1)에 실리는 정보는 아래의 [표 1]에 나타낸 바와 같으며, 아래의 [표 2]는 도 4 에 도시된 타이밍도에서 16클럭 사이클 동안 실제 두 비트의 데이터(0:1)에 실리는 정보의 형태를 보여주고 있다.
필드명 크기 내용
GVALID 1 1: 백프레서 정보가 유효0: 백프레서 정보가 무효
EN 1 1: 특정 논리 포트 활성화0: 특정 논리 포트 비활성화
LPNO1 8 가장 낮은 포트 수
LPNO2 8 가장 높은 포트 수
Reserved 12 모두 '0'
GCS 2 홀수패리티 체크 비트
클럭 MSB LSB
1 0 0
2 GVALID EN
3 LPNO1[7] LPNO1[6]
4 LPNO1[5] LPNO1[4]
5 LPNO1[3] LPNO1[2]
6 LPNO1[1] LPNO1[0]
7 LPNO2[7] LPNO2[6]
8 LPNO2[5] LPNO2[4]
9 LPNO2[3] LPNO2[2]
10 LPNO2[1] LPNO2[0]
11 0 0
12 0 0
13 0 0
14 0 0
15 0 0
16 GCS[1] GCS[0]
상기 [표 2]에서 LPNO(Logical Port Number)1과 LPNO2는 각각 8비트로서, 0부터 127까지 총 128개의 논리 포트를 지정할 수 있다. 아웃밴드 신호는 상기 [표 2]와 같이 최소 0번 논리 포트에서 최대 127번 논리 포트를 한번에 활성화 또는 비활성화시킬 수 있다. 예를 들어, 논리 포트가 128개 존재하고, 논리 포트 16부터 31까지 비활성화시키고자 한다면 아웃밴드 신호에는 GVALID(Grant Valid Indicator) = '1'(정보가 유효함을 나타냄), EN(Enable) = '0'(비활성화 동작),LPNO1[7:0] = "00010000"(LSB 16), LPNO2[7:0] = "00011111(MSB 31)"이 실려야 한다. 이처럼 외부 신호에 의해 트래픽의 흐름을 제어할 때 논리 포트는 그룹 단위로 범위를 지정하여 시행되므로 연속되는 포트에 대해서만 동시에 활성화 또는 비활성화시킬 수 있다.
스위치 입력 버퍼에서 더 이상 셀을 받아들일 수 없을 때 스위치는 이그레스 전송 셀 포맷에 백프레서 정보를 실어 보내게 된다. 도 3 에 도시된 바와 같이, 이 셀 포맷은 52바이트 ATM 셀 포맷에 12바이트의 오버헤드를 붙인 형태이다. 여기서, 오버헤드 중 백프레서 동작과 관련된 부분은 패브릭 백프레서 비트맵(FBPBITMAP : Fabric BackPressure BITMAP)[0:39]과 백프레서 동기 및 활성화 비트(BPSYNC : BackPressure SYNChronization and enable bits)[0:3]이다. FBPBITMAP[0:39]은 총 40개의 비트로 구성되며 각 비트는 각각의 40개의 논리 포트에 대한 백프레서 활성화 정보를 가지고 있다. 이 때, 각 비트값이 '1'이면 포트를 비활성화시키고, '0'이면 활성화하라는 의미이다. 따라서, FBPBITMAP[0:39]는 이론적으로 동시에 40개의 논리 포트에 대해 독립적인 제어가 가능하다. BPSYNC[0:3]은 FBPBITMAP[0:39]가 최대 40개의 논리 포트를 나타내는데 실제 스위치는 40x40 스위치를 가정하는 경우 40개의 물리포트 당 4개의 논리 포트가 할당되면 160개의 논리 포트가 존재하므로 BPSYNC[0:3] 정보를 통해 160개의 논리 포트를 지정할 수 있다. 아래의 [표 3]은 BPSYNC 값에 따라 FBPBITMAP[0:39] 정보가 나타내는 해당 포트 값을 보여주는 일예로 정의된 것으로, 구현 방식에 따라 임의로 변경이 가능하다.
BPSYNC 설 명
0000 백프레서 신호가 동작하지 않음을 나타낸다.
0001 스위치 논리 포트 0에서 39에 대한 백프레서 정보를 나타낸다.
0010 스위치 논리 포트 40에서 79에 대한 백프레서 정보를 나타낸다.
0100 스위치 논리 포트 80에서 119에 대한 백프레서 정보를 나타낸다.
1000 스위치 논리 포트 120에서 159에 대한 백프레서 정보를 나타낸다.
한편, 상기 셀 구조를 기준으로 실제 출력되는 셀의 형태를 고려하고, BPSYNC 값으로 "0000" 값이 사용되지 않는다면 BPSYNC="0001"에서 BPSYNC="1000"까지의 네 그룹의 논리 포트 영역에 해당되는 BPSYNC 값이 주기적으로 반복되어 출력된다. 따라서, 논리 포트 0부터 39에 해당되는 백프레서 정보는 4셀마다 1번씩 반복될 것이다.
그러나, 상기와 같은 종래의 백프레서 방식에서 중단시키고자 하는 논리 버퍼가 아웃밴드 방식의 외부 신호에 의해 제어되는 반면에, 중단시키려는 스위치 버퍼는 셀 포맷 내부에 그 정보를 싣는 인밴드(In-band) 방식을 따르는 경우에, 인밴드 트래픽 제어 방식을 사용하는 스위치 소자가 신호의 흐름을 제어할 수 없는 문제점이 있다.
본 발명은, 상기 문제점을 해결하기 위하여 제안된 것으로, 중단시키고자 하는 논리 버퍼가 아웃밴드(Out-band) 방식의 외부 신호에 의해 제어되고 중단시키려는 스위치 버퍼가 인밴드(In-band) 방식의 제어 신호에 의해 제어되는 경우에, 인밴드 방식의 제어신호를 아웃밴드 방식의 제어신호로 전환하여 인밴드 방식의 백프레서 장치와 아웃밴드 방식의 백프레서 장치를 서로 정합할 수 있도록 하기 위한 정합 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
도 1 은 본 발명이 적용되는 비동기전달모드(ATM) 교환기 내에서 백프레서(backpressure) 방식에 따른 신호의 흐름을 설명하는 일예시도.
도 2 는 본 발명이 적용되는 트래픽 관리 블록과 스위치 간의 셀 송수신에 필요한 제어신호와 데이터 버스 신호들을 설명하는 일예시도.
도 3 은 본 발명에 따른 트래픽 관리 블록과 스위치 간의 데이터 버스를 통해 실제 전송되는 셀 포맷을 설명하는 일예시도.
도 4 는 본 발명에 따른 아웃밴드(out-band) 백프레서 신호의 타이밍도.
도 5 는 본 발명에 따른 서로 다른 방식의 백프레서 간의 정합 장치의 일실시예 상세 구성도.
도 6 은 본 발명에 따른 서로 다른 방식의 백프레서 간의 정합 방법에 대한 일실시예 상세 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
101 : 인그레스 트래픽 제어부
102 : 인그레스 논리 포트 활성부
103 : 인그레스 유출 트래픽 인터페이스부
104 : 이그레스 트래픽 제어부
105 : 이그레스 유입 트래픽 인터페이스부
106 : 스위치
501 : 외부 신호 생성기
502 : 백프레서 저장부
503 : FBPBITMAP 비교기
504 : 셀 판독부
505 : 셀 추출부
506 : FBPBITMAP 레지스터
507 : 동기 신호 생성기
상기 목적을 달성하기 위한 본 발명의 장치는, 서로 다른 방식의 백프레서 간의 정합 장치에 있어서, 현재의 동기 상태에 해당하는 동기(SYNC) 신호를 생성하기 위한 동기 신호 생성 수단; 외부로부터 입력되는 셀에서 셀 헤더 정보를 추출하기 위한 셀 추출 수단; 상기 셀 추출 수단에서 추출된 셀 헤더 정보 중에서 패브릭 백프레서 비트맵(FBPBITMAP : Fabric Backpressure BITMAP) 정보와 백프레서 동기 및 활성화 비트(BPSYNC : BackPressure SYNChronization and enable bits) 정보를 추출하여 상기 동기 신호 생성 수단에서 생성된 동기 신호와 백프레서 동기 및 활성화 비트 정보를 비교/판독하기 위한 셀 판독 수단; 상기 셀 판독 수단으로부터 전달받은 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 임시 저장하기 위한 저장 수단; 상기 저장 수단에 임시로 기 저장되어 있는 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 상기 셀 판독 수단으로부터 입력되는 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 비교하기 위한 비교 수단; 상기 비교 수단으로부터 출력되는 활성화 또는 비활성화 동작이 필요한 논리 포트에 대한 정보를 저장하기 위한 백프레서 저장 수단; 및 상기 백프레서 저장 수단으로부터 논리 포트에 대한 정보를 읽어와서 외부 백프레서 신호로 전환시키기 위한 외부 신호 생성 수단을 포함한다.
한편, 본 발명의 방법은, 서로 다른 방식의 백프레서 간의 정합 장치에 적용되는 정합 방법에 있어서, 입력되는 인밴드 셀에서 셀 헤더 정보를 추출하는 제 1 단계; 상기 추출된 셀 헤더 정보 중에서 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 백프레서 동기 및 활성화 비트(BPSYNC) 정보를 추출하는 제 2 단계; 현재의 동기 상태에 해당하는 동기(SYNC) 정보와 상기 백프레서 동기 및 활성화 비트 정보가 일치하는지를 비교/판독하는 제 3 단계; 기 저장되어 있는 이전의 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 상기 추출된 현재의 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 비교하여 상태가 변경된 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 검색하는 제 4 단계; 상기 검색된 정보를 이용하여 활성화 또는 비활성화시킬 논리 포트에 대한 외부 아웃밴드 백프레서 신호를 생성하는 제 5 단계: 및 상기 추출된 현재의 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 임시로 저장하고 동기(SYNC) 값을 증가시킨 후에 다음 셀에 대해서 상기 각 단계를 반복 수행하는 제 6 단계를 포함한다.
한편, 본 발명은, 프로세서를 구비한 서로 다른 방식의 백프레서 간의 정합 장치에, 입력되는 인밴드 셀에서 셀 헤더 정보를 추출하는 제 1 기능; 상기 추출된 셀 헤더 정보 중에서 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 백프레서 동기 및 활성화 비트(BPSYNC) 정보를 추출하는 제 2 기능; 현재의 동기 상태에 해당하는 동기(SYNC) 정보와 상기 백프레서 동기 및 활성화 비트 정보가 일치하는지를 비교/판독하는 제 3 기능; 기 저장되어 있는 이전의 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 상기 추출된 현재의 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 비교하여 상태가 변경된 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 검색하는 제 4 기능; 상기 검색된 정보를 이용하여 활성화 또는 비활성화시킬 논리 포트에 대한 외부 아웃밴드 백프레서 신호를 생성하는 제 5 기능: 및 상기 추출된 현재의 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 임시로 저장하고 동기(SYNC) 값을 증가시킨 후에 다음 셀에 대해서 상기 각 단계를 반복 수행하는 제 6 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 5 는 본 발명에 따른 서로 다른 방식의 백프레서 간의 정합 장치의 일실시예 상세 구성도이다.
도 5 에 도시된 바와 같이, 본 발명에 따른 서로 다른 방식의 백프레서 간의 정합 장치는, 셀 동기 복원에 필요한 클럭을 생성하고 현재의 동기 상태에 해당하는 동기(SYNC) 신호를 생성하는 동기 신호 생성기(507), 한 셀이 64바이트로 구성된 셀의 셀 시작 신호를 받아 4바이트 단위의 셀 헤더를 추출하는 셀 추출부(505), 상기 셀 추출부(505)에서 추출된 셀 헤더 중에서 셀 시작 신호로부터 3클럭동안 입력된 12바이트의 백프레서와 관련된 헤더 내에 포함된 FBPBITMAP[0:39] 정보와 BPSYNC[0:3] 정보를 추출하여 상기 동기 신호 생성기(507)에서 생성된 동기 신호와BPSYNC 신호를 비교/판독하는 셀 판독부(504), 상기 셀 판독부(504)로부터 전달받은 FBPBITMAP 정보를 임시 저장하는 FBPBITMAP 레지스터(506), 상기 FBPBITMAP 레지스터(506)에 임시로 기 저장되어 있는 FBPBITMAP 정보와 현재 셀 판독부(504)로부터 입력되는 FBPBITMAP 정보를 비교하는 FBPBITMAP 비교기(503), 상기 FBPBITMAP 비교기(503)에서 출력되는 활성화 또는 비활성화 동작이 필요한 논리 포트에 대한 정보를 저장하는 백프레서 저장부(502), 및 상기 백프레서 저장부(501)로부터 읽어 들인 해당 논리 포트에 대한 정보를 외부 백프레서 신호로 전환시키는 외부 신호 생성기(501)를 포함한다. 이 때, 상기 정합 장치에 포함되는 각각의 구성요소들은 도 1 의 인그레스 논리 포트 할성화부(102), 인그레스 유출 트래픽 인터페이스부(103), 이그레스 유입 트래픽 인터페이스부(105)에서 그 기능을 수행한다.
도 6 은 본 발명에 따른 서로 다른 방식의 백프레서 간의 정합 방법에 대한 일실시예 상세 흐름도이다.
먼저, BPSYNC[0:3] 정보가 "0001"인 FBPBITMAP[0:40] 정보부터 처리하기 위하여 SYNC[0:3]를 "0001"로 초기화하고 FBPBITMAP 레지스터도 초기화한다(601).
다음으로, 스위치(106)로부터 입력된 병렬 인밴드 셀로부터 셀 헤더 정보를 추출하고 에러가 없는 셀인지 여부를 확인한 후, 에러가 없는 셀인 것으로 확인되면 상기 셀 헤더 정보로부터 BPSYNC[0:3] 정보 및 FBPBITMAP[0:40] 정보를 추출하여 상기 추출된 BPSYNC[0:3] 정보와 SYNC[0:3] 정보를 비교하고, 에러가 있는 셀인 것으로 확인되면 다시 새로운 셀을 입력받는다(602 내지 604).
상기 BPSYNC[0:3] 정보와 SYNC[0:3] 정보를 비교한 후, 두 정보가 일치하는 경우(BPSYNC[0:3] 정보가 "0001"에 해당하는 경우)에는 상기 추출된 FBPBITMAP[0:40] 정보를 한 비트씩 이전에 입력된 BPSYNC[0:3] = "0001"인 셀의 FBPBITMAP[0:40] 정보(FBPBITMAP 레지스터에 저장됨)와 비교하여 바뀐 비트 부분을 찾으며(605, 606), 일치하지 않는 경우에는 새로운 셀을 입력받아 SYNC[0:3] 정보와 동일한 BPSYNC[0:3] 정보가 추출될 때까지 상기 과정을 반복한다(604). 이 때, 상기 FBPBITMAP[0:40] 정보를 비교하여 바뀐 비트 부분을 찾는 과정과 관련하여, 본 발명의 실시예에서는 XOR(eXclusive-OR) 연산을 이용하여 비교 과정을 수행하였다. 또한, 상기 FBPBITMAP[0:40] 정보를 비교하여 바뀐 비트 부분을 찾는 과정은 스위치(106)가 특정 논리 포트에 대해 비활성화 또는 활성화하는 동작을 요구했는지 여부를 찾는 것을 의미한다.
상기 FBPBITMAP[0:40] 정보를 비교하여 바뀐 비트 부분을 찾는 과정을 거친 후, 즉 상기 FBPBITMAP[0:40] 정보에 해당하는 각각의 0부터 39비트까지에 대해 정보가 바뀐 부분을 찾아 임시로 저장한 후, 상기 저장된 정보를 이용하여 활성화 또는 비활성화시킬 논리 포트에 대한 외부 아웃밴드 백프레서 신호를 생성한다(607).
마지막으로, BPSYNC = "0001"인 셀에 대한 처리를 모두 마친 후에는 현재의 FBPBITMAP 정보를 FBPBITMAP 레지스터에 임시로 저장하고(610), 다음 입력되는 셀에 대해서 순차적으로 "0010", "0100", "1000"인 BPSYNC 값에 대해 상기의 과정을 반복 수행한다. 또한, BPSYNC = "1000"이면 처음으로 순환되어 BPSYNC = "0001"인 값에 대해 상기 과정을 반복 수행한다(611).
다음으로, 도 1 내지 도 6 을 참조하여 본 발명에 따른 정합 장치의 동작을 도 5 를 중심으로 상세히 설명하면 다음과 같다.
먼저, 신호의 흐름에 따라 셀 추출부(505)부터 살펴보도록 한다. 스위치(106)에서 이그레스 유입 트래픽 인터페이스부(105)로 입력되는 셀은 사용자셀, 무효셀 등이 있는데, 모든 셀 타입과 관계없이 셀 흐름 제어를 위한 정보는 셀 헤더에 부가되어 전송된다. 모든 셀은 셀 시작 신호(SOC)와 동기되어 일정한 클록 사이클을 두고 무한히 반복되어 전송된다. 셀 시작 신호가 가리키는 클록에 위치한 데이터가 곧 셀 헤더의 첫 워드를 의미하게 되고, 상기 셀 추출부(505)는 도 3 과 같은 셀 포맷에서 첫 12바이트의 헤더 정보를 추출한다. 또한, 도 2 에 도시된 바와 같이, 셀 추출부(505)에서는 셀에 대한 패리티 비트를 통해 셀의 유효 여부도 검사할 수 있다. 즉, 셀 추출부(505)는 병렬 인밴드 셀과 전송 패리티 신호로부터 패리티를 계산하여 유효셀을 확인한다. 상기 추출된 첫 12바이트의 헤더는 임시 버퍼에 저장된 후 셀 판독부(504)로 전송된다.
다음으로, 셀 판독부(504)는 셀 추출부(505)로부터 입력된 12바이트의 셀 헤더 중에서 셀 흐름 제어에 필요한 FBPBITMAP[0:39]와 BPSYNC[0:3]을 추출하여 동기 신호 생성기(507)로부터 입력받은 현재의 동기(SYNC) 정보와 BPSYNC 정보를 비교한 후, 그 값이 동일한 경우에는 FBPBITMAP[0:39]를 FBPBITMAP 레지스터(506)와 FBPBITMAP 비교기(503)로 동시에 전송하고, 그렇지 않은 경우에는 입력된 12바이트 정보를 폐기시키고 현재 동기(SYNC) 값과 일치하는 셀이 입력될 때까지 입력 셀을 무시한다.
그리고, FBPBITMAP 레지스터(506)는 이전에 입력된 동일한 BPSYNC 값에 해당되는 FBPBITMAP 정보를 임시 저장하는 부분이다. 스위치(106)에서는 비활성화시키고자 하는 논리 포트에 대한 정보를 비활성화될 때까지 계속 보내오게 되며 비활성화될 때까지는 처리 시간이 있으므로, 인그레스 논리 포트 활성부(102)에서 특정 논리 포트에 대해 비활성화 신호를 생성하였다하더라도 4셀 이후 동일한 논리 포트에 대해 또다시 비활성화하라고 할 수 있다. 상기와 같은 경우에는 해당 논리 포트를 또다시 비활성화시키기 위해 외부 신호 생성기(501)에서 또다시 외부 신호를 생성할 필요가 없으므로, 이전의 FBPBITMAP 정보를 임시로 저장하여 외부 신호를 생성할 필요가 있는 논리 포트에 대해서만 비교·검출 과정과 백프레서 저장 과정을 거쳐 외부 신호를 생성하게 할 수 있다.
한편, 동기 신호 생성기(507)는 셀 추출부(505)에서 추출한 셀 헤더 중에서 BPSYNC[0:3] 상태와 현재 인그레스 논리 포트 활성부(102)에서 백프레서를 생성하고자하는 논리 포트 40개를 지정하는 BPSYNC 상태를 비교하기 위해서 사용한다. 이 동기신호는 순차적으로 "0001" --> "0010" --> "0100" --> "1000" 값으로 변한다. 상기에서 살펴본 바와 같이, BPSYNC 정보는 FBPBITMAP[0:39]로 표현가능한 160개의 논리 포트 중에서 유효한 40개의 논리 포트(BPSYNC로 나타냄)를 지정하기 위해 사용되므로 외부 신호 생성기(501)가 백프레서를 생성한 논리 포트 그룹에 대해서 중복적으로 생성하지 않도록 하기 위해 그 다음 논리 포트 그룹을 지정하기 위하여 동기(SYNC) 정보를 이용하고 있다.
본 발명에 따른 일실시예로서, 현재 외부 신호 생성기(501)에서 논리 포트 0부터 39에 대한 백프레서 신호를 생성하고 있다면 현재 SYNC = "0001"에 머무르고 있을 것이다. 하지만, 외부 신호 생성기(501)에서 논리 포트 0부터 39에 대한 백프레서 신호를 생성하고 난 후에는 논리 포트 40부터 79에 대한 백프레서 신호를 생성하고자 할 것이다. 그러므로, 동기 신호 생성기(507)에서는 SYNC = "0010"을 생성하여 셀 판독부(504)로 전달하게 되며, 셀 판독부(504)에서는 이 동기(SYNC) 상태를 입력되는 헤더의 BPSYNC 상태와 비교하게 된다. BPSYNC 정보와 동기(SYNC) 정보가 일치하면 이는 곧 FBPBITMAP[0:39]는 논리 포트 40부터 79에 해당되는 정보로 간주하게 된다.
또한, FBPBITMAP 비교기(503)는 외부 신호 생성기(501)에서 백프레서 신호를 통해 활성화 또는 비활성화시킬 논리 버퍼(포트)를 찾기 위해 사용된다. FBPBITMAP 비교기(503)가 없다면 FBPBITMAP 정보의 유효함과 무관하게 40개의 논리 버퍼에 대한 백프레서 신호를 생성해야 한다. FBPBITMAP 비교기(503)는 FBPBITMAP 레지스터(506)에 저장된 이전 FBPBITMAP 정보와 현재 입력된 FBPBITMAP 정보를 배타적 논리합(XOR : Exclusive-OR) 연산을 하여 그 상태가 변한 경우에 대해서만 그 값과 해당 논리 포트 값을 백프레서 저장부(502)에 저장한다. 일실시예로, 스위치(106) 내에 총 160개의 논리 포트 중에서 80개만을 사용한다면 두 셀을 연속하여 입력받은 후 80개의 논리 포트 값에 대해 한 비트씩 비교 연산하여 비교값이 '1'인 값을 백프레서 저장부(502)에 저장하고 나머지는 무시한다.
한편, 백프레서 저장부(502)에는 다양한 저장 방식이 사용될 수 있으며, 본 발명에 따른 실시예에서는 FIFO(First Input First Output)를 일예로 들어 설명하기로 한다. 데이터폭은 총 7비트로 구성된다. 1비트에는 활성화 또는 비활성화 정보를 담고, 6비트는 논리 포트를 지정한다. FIFO 크기는 지원하는 논리 포트의 최대 크기로 정하며, FIFO는 한번에 지원 가능한 논리 포트에 대한 정보를 기록하고 그 상태를 외부 신호 생성기(501)로 전달하여 외부 신호 생성기(501)가 값을 읽을 수 있도록 한다. FIFO가 가득찬 상태가 아니라면 그 상태를 셀 추출부(505)로 알려 새로운 셀을 입력받을 수 있도록 한다.
마지막으로, 외부 신호 생성기(501)는 인그레스 트래픽 제어부(101)를 제어하기 위해서 인그레스 논리 포트 활성부(102)에서 생성되는 외부 백프레서 신호인 Data(0:1)를 생성한다. 외부 신호 생성기(501)는 서로 상이한 백프레서 방식에 맞추기 위해 필요한 외부 신호를 생성하는 것으로, 백프레서 저장부(502)에 저장되어 있는 정보를 이용하여 생성한다. 백프레서 저장부(502)로부터 FIFO를 읽으라는 신호를 받으면 외부 신호 생성기(501)는 한 개씩 FIFO값을 읽어 [표 3]과 같이 16클럭이 소요되는 신호를 생성한다. FIFO를 쓰고 읽을 때에는 쓴 개수와 읽은 개수를 카운트하여 FIFO의 가득 찬 상태 또는 빈 상태를 감시한다. 순차적으로 FIFO를 읽은 후 FIFO가 빈 상태가 되면 외부 신호 생성기(501)는 GVALID='0'으로 하여 무의미한 값을 무한히 생성한다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. 이러한 과정은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명은, 중단시키고자 하는 논리 버퍼가 아웃밴드(Out-band) 방식의 외부 신호에 의해 제어되고 중단시키려는 스위치 버퍼가 인밴드(In-band) 방식의 제어 신호에 의해 제어되는 경우에, 인밴드 방식의 제어신호를 아웃밴드 방식의 제어신호로 전환하여 인밴드 방식의 백프레서 장치와 아웃밴드 방식의 백프레서 장치를 서로 정합시킬 수 있는 효과가 있다.

Claims (8)

  1. 서로 다른 방식의 백프레서 간의 정합 장치에 있어서,
    현재의 동기 상태에 해당하는 동기(SYNC) 신호를 생성하기 위한 동기 신호 생성 수단;
    외부로부터 입력되는 셀에서 셀 헤더 정보를 추출하기 위한 셀 추출 수단;
    상기 셀 추출 수단에서 추출된 셀 헤더 정보 중에서 패브릭 백프레서 비트맵(FBPBITMAP : Fabric Backpressure BITMAP) 정보와 백프레서 동기 및 활성화 비트(BPSYNC : BackPressure SYNChronization and enable bits) 정보를 추출하여 상기 동기 신호 생성 수단에서 생성된 동기 신호와 백프레서 동기 및 활성화 비트 정보를 비교/판독하기 위한 셀 판독 수단;
    상기 셀 판독 수단으로부터 전달받은 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 임시 저장하기 위한 저장 수단;
    상기 저장 수단에 임시로 기 저장되어 있는 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 상기 셀 판독 수단으로부터 입력되는 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 비교하기 위한 비교 수단;
    상기 비교 수단으로부터 출력되는 활성화 또는 비활성화 동작이 필요한 논리 포트에 대한 정보를 저장하기 위한 백프레서 저장 수단; 및
    상기 백프레서 저장 수단으로부터 논리 포트에 대한 정보를 읽어와서 외부 백프레서 신호로 전환시키기 위한 외부 신호 생성 수단
    을 포함하는 서로 다른 방식의 백프레서 간의 정합 장치.
  2. 제 1 항에 있어서,
    상기 셀 추출 수단은,
    셀 시작 신호를 이용하여 병렬 인밴드 셀로부터 셀 헤더 정보를 추출하는 것을 특징으로 하는 서로 다른 방식의 백프레서 간의 정합 장치.
  3. 제 2 항에 있어서,
    상기 셀 추출 수단은,
    병렬 인밴드 셀과 전송 패리티 신호로부터 패리티를 계산하여 유효셀을 획인하는 것을 특징으로 하는 서로 다른 방식의 백프레서 간의 정합 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 셀 판독 수단은,
    상기 셀 추출 수단에서 추출된 셀 헤더 정보 중에서 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 백프레서 동기 및 활성화 비트(BPSYNC) 정보를 추출한 후에, 상기 동기 신호 생성 수단에서 생성된 동기 신호와 백프레서 동기 및 활성화비트 정보를 비교하여 동일한 경우에 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 상기 저장 수단과 상기 비교 수단에 동시에 전송하는 것을 특징으로 하는 서로 다른 방식의 백프레서 간의 정합 장치.
  5. 제 4 항에 있어서,
    상기 동기 신호 생성 수단은,
    논리 포트 그룹을 순차적으로 지정하기 위하여 동기 정보 값을 순차적으로 증가시키는 것을 특징으로 하는 서로 다른 방식의 백프레서 간의 정합 장치.
  6. 제 4 항에 있어서,
    상기 외부 신호 생성 수단은,
    상기 백프레서 저장 수단으로부터 논리 포트에 대한 정보를 읽어와서 외부 아웃밴드 백프레서 신호로 전환시키는 것을 특징으로 하는 서로 다른 방식의 백프레서 간의 정합 장치.
  7. 서로 다른 방식의 백프레서 간의 정합 장치에 적용되는 정합 방법에 있어서,
    입력되는 인밴드 셀에서 셀 헤더 정보를 추출하는 제 1 단계;
    상기 추출된 셀 헤더 정보 중에서 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 백프레서 동기 및 활성화 비트(BPSYNC) 정보를 추출하는 제 2 단계;
    현재의 동기 상태에 해당하는 동기(SYNC) 정보와 상기 백프레서 동기 및 활성화 비트 정보가 일치하는지를 비교/판독하는 제 3 단계;
    기 저장되어 있는 이전의 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 상기 추출된 현재의 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 비교하여 상태가 변경된 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 검색하는 제 4 단계;
    상기 검색된 정보를 이용하여 활성화 또는 비활성화시킬 논리 포트에 대한 외부 아웃밴드 백프레서 신호를 생성하는 제 5 단계: 및
    상기 추출된 현재의 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 임시로 저장하고 동기(SYNC) 값을 증가시킨 후에 다음 셀에 대해서 상기 각 단계를 반복 수행하는 제 6 단계
    를 포함하는 서로 다른 방식의 백프레서 간의 정합 방법.
  8. 프로세서를 구비한, 서로 다른 방식의 백프레서 간의 정합 장치에,
    입력되는 인밴드 셀에서 셀 헤더 정보를 추출하는 제 1 기능;
    상기 추출된 셀 헤더 정보 중에서 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 백프레서 동기 및 활성화 비트(BPSYNC) 정보를 추출하는 제 2 기능;
    현재의 동기 상태에 해당하는 동기(SYNC) 정보와 상기 백프레서 동기 및 활성화 비트 정보가 일치하는지를 비교/판독하는 제 3 기능;
    기 저장되어 있는 이전의 패브릭 백프레서 비트맵(FBPBITMAP) 정보와 상기 추출된 현재의 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 비교하여 상태가 변경된 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 검색하는 제 4 기능;
    상기 검색된 정보를 이용하여 활성화 또는 비활성화시킬 논리 포트에 대한 외부 아웃밴드 백프레서 신호를 생성하는 제 5 기능: 및
    상기 추출된 현재의 패브릭 백프레서 비트맵(FBPBITMAP) 정보를 임시로 저장하고 동기(SYNC) 값을 증가시킨 후에 다음 셀에 대해서 상기 각 단계를 반복 수행하는 제 6 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020020075464A 2002-11-29 2002-11-29 서로 다른 방식의 백프레서 간의 정합 장치 및 그 방법 KR20040047309A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020075464A KR20040047309A (ko) 2002-11-29 2002-11-29 서로 다른 방식의 백프레서 간의 정합 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020075464A KR20040047309A (ko) 2002-11-29 2002-11-29 서로 다른 방식의 백프레서 간의 정합 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20040047309A true KR20040047309A (ko) 2004-06-05

Family

ID=37342717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020075464A KR20040047309A (ko) 2002-11-29 2002-11-29 서로 다른 방식의 백프레서 간의 정합 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR20040047309A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074220A (ko) * 1999-05-19 2000-12-15 윤종용 비동기 전송 모드 교환시스템에서 이중화된 링크를 선택하는방법
JP2001333065A (ja) * 2000-05-23 2001-11-30 Nec Corp 正方格子拡大したａｔｍスイッチにおけるバックプレッシャによるセルフロー制御方式及びその方法
KR20020014151A (ko) * 2000-08-16 2002-02-25 윤종용 에이티엠 스위치와 라우터 사이의 제어 시그널링 처리장치및 방법
KR20040013755A (ko) * 2002-08-08 2004-02-14 엘지전자 주식회사 에이티엠 교환 시스템에서의 흐름 제어 매핑 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074220A (ko) * 1999-05-19 2000-12-15 윤종용 비동기 전송 모드 교환시스템에서 이중화된 링크를 선택하는방법
JP2001333065A (ja) * 2000-05-23 2001-11-30 Nec Corp 正方格子拡大したａｔｍスイッチにおけるバックプレッシャによるセルフロー制御方式及びその方法
KR20020014151A (ko) * 2000-08-16 2002-02-25 윤종용 에이티엠 스위치와 라우터 사이의 제어 시그널링 처리장치및 방법
KR20040013755A (ko) * 2002-08-08 2004-02-14 엘지전자 주식회사 에이티엠 교환 시스템에서의 흐름 제어 매핑 방법

Similar Documents

Publication Publication Date Title
RU2178624C2 (ru) Мини-ячейки с переменным размером полезной нагрузки
JP3156623B2 (ja) ファイバチャネルファブリック
US5610745A (en) Method and apparatus for tracking buffer availability
US5237569A (en) Method and system for transmitting HDLC data via ATM network
US6934301B2 (en) Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network
JPH02226926A (ja) 多重チャネルｐｃｍタイプのリング上にｈｄｌｃフレームを伝送するためのシステム
KR100216371B1 (ko) 고장 감내형 대용량 ATM 스위치 및 2nXn 다중화스위치에서의 셀프라우팅 방법
US7149186B1 (en) Apparatus and method for rate adaptation control
RU2142646C1 (ru) Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи
US5369649A (en) Signaling data receiving and processing unit provided in a broadband integrated services digital network
KR20040047309A (ko) 서로 다른 방식의 백프레서 간의 정합 장치 및 그 방법
US5761465A (en) System for coupling asynchronous data path to field check circuit of synchronous data path when the asynchronous data path communicating data in synchronous format
JP2692773B2 (ja) エラー訂正装置
JP2824483B2 (ja) Ａｔｍ交換機におけるスイッチ診断方式
US20030152073A1 (en) Inbound data stream controller with pre-recognition of frame sequence
JPH0267848A (ja) 可変長データフレームの転送方式
JP2798141B2 (ja) Ａｔｍネットワークにおけるセルエラー訂正方式
JPH03198544A (ja) パリティ計数回路
US7103038B1 (en) Systems and methods for converting a P packet/cycle datapath to a Q packet/cycle datapath
KR0175571B1 (ko) 순방향 성능감시 운용 및 유지보수 셀 생성방법
JP2699881B2 (ja) 同期確立用ａｔｍセルを必要としないａｔｍセル同期回路
JP2725609B2 (ja) ターミナルアダプタ装置
KR100271521B1 (ko) 고정비트율 멀티미디어 서비스를 위한 비동기전송모드 적응계층1(aal1) 수신처리장치
JP3631950B2 (ja) 通信装置
JPH04363938A (ja) セル変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee