JP2725609B2

JP2725609B2 - ターミナルアダプタ装置

Info

Publication number: JP2725609B2
Application number: JP6214738A
Authority: JP
Inventors: 良之上島
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1993-09-09
Filing date: 1994-09-08
Publication date: 1998-03-11
Anticipated expiration: 2013-03-11
Also published as: JPH07131503A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はターミナルアダプタ装置
に関し、特にサービス総合ディジタル網（ＩＳＤＮ）な
どパケットデータ通信の網とデータ端末装置（ＤＴＥ）
間のデータ伝送速度を整合する機能を有するターミナル
アダプタ装置に関する。

【０００２】

【従来の技術】ＩＳＤＮは、ＣＣＩＴＴ勧告の定義集
（Ｉ．１１２）において、ユーザ・網インタフェースの
間でディジタル接続を行う機能を備えた総合的サービス
網と定義がなされている。すなわち、電話、データ、フ
ァクシミリ通信サービスや、通信情報を加工する各種通
信処理サービスなどの多様なサービスを一つのディジタ
ル通信網で総合して提供する網をいう。

【０００３】ＩＳＤＮに関するＣＣＩＴＴ勧告の一つで
あるＩ．４３０において、ベーシックユーザ・網インタ
フェース第一層仕様が規定されている。これは、ユーザ
・網インタフェースにおける電気および物理条件を定め
たもので、ＩＳＤＮで基本となる基本インタフェース
と、多重アクセスや高速アクセスなど事業所向けの運用
が考えられている１次群インタフェースが勧告されてい
る。ここでは、基本インタフェースの仕様が関連するの
で、その概要を示すと以下の通りである。

【０００４】すなわち、インタフェース速度は１９２Ｋ
ｂｉｔ／ｓ（以下Ｋｂｐｓ）、インタフェース構造は情
報伝送用の２つのＢチャネル（６４Ｋｂｐｓ）と信号伝
送用のＤチャネル（１６Ｋｂｐｓ）とから構成される、
というものである。

【０００５】このため、ＩＳＤＮなどのパケット通信で
は、両者間のデータ伝送のために、網とデータ端末装置
（ＤＴＥ）相互間の送受信データ速度を整合させる必要
がある。

【０００６】例えば、ＩＳＤＮでは、上述のようにＩＳ
ＤＮ網側のデータ速度はＢチャネルが６４Ｋｂｐｓまた
Ｄチャネルが１６Ｋｂｐｓであるのに対して、ＤＴＥ側
のデータ速度は９．６Ｋｂｐｓ程度と遅いので、網とＤ
ＴＥ相互間の送受信データ速度を整合させるためのデー
タ速度整合回路を用いたターミナルアダプタ装置が設け
られるのが普通である。

【０００７】ターミナルアダプタ装置で使用されるデー
タ速度整合方法としては、ＣＣＩＴＴ勧告のＸ．３１に
規定されたフラグスタッフ速度整合方法が広く用いられ
ている。

【０００８】フラグスタッフ速度整合方法を用いた従来
のターミナルアダプタ装置の一例をブロックで示す図９
を参照して説明する。この図に示すターミナルアダプタ
２はＤＴＥ１とＩＳＤＮ網３との間に配置され、ＤＴＥ
１から供給を受けたシリアル符号化されたパケットデー
タＤＩを受信して、ＩＳＤＮ網３にパケットデータＤＸ
として送信する第１の部分と、ＩＳＤＮ網３から受信し
たパケットデータＤＲをＤＴＥ１にシリアルパケットデ
ータＤＯとして送信する第２の部分とを有している。

【０００９】各パケットデータＤＩ、ＤＸ、ＤＲ、Ｄ０
はそれぞれ開始及び終了フラグを含むと共に、開始及び
終了フラグとの識別のために、データ”１”が５回連続
した場合、５回連続後に”０”を挿入している。

【００１０】シリアルパケットデータＤＩを受信する第
１の部分は、前処理回路３１、バッファメモリ１５、及
び後処理回路３２とを備えている。

【００１１】このうち、前処理回路３１は、シリアルパ
ケットデータＤＩを受信するデータ受信回路１０と、受
信したパケットデータＤＩの開始および終了フラグの各
々を検出し削除するフラグ削除回路１１と、上記開始お
よび終了フラグ削除後のパケットデータのうち論理１
（“１”）の５回連続後の論理０（“０”）を削除する
論理０削除回路１２とを有している。上記論理０削除後
のデータは、書き込みデータとしてバッファメモリ１５
に一時格納された後、バッファメモリ１５から読出デー
タＤとして読み出される。

【００１２】後処理回路３２は、読出データＤを受け、
データ“１”の５回連続後に“０”を挿入する論理０挿
入回路１７と、論理０挿入後のデータに開始および終了
フラグを挿入するフラグ挿入回路１８と、上記開始およ
び終了フラグ挿入後のシリアルパケットデータＤＸをＩ
ＳＤＮ網３に送信するデータ送信回路１９とによって構
成されている。

【００１３】一方、ＩＳＤＮ網３からパケットデータＤ
Ｒを受信する第２の部分も、第１の部分と同様に、前処
理回路４１、バッファメモリ２５、及び後処理回路４２
とを備えている。

【００１４】前処理回路４１は、パケットデータＤＲを
受信するデータ受信回路２０と、受信したパケットデー
タＤＲの開始および終了フラグの各々を検出し削除する
フラグ削除回路２１と、上記フラグ削除後のパケットデ
ータのうち“１”の５回連続後の“０”を削除する論理
０削除回路２２とを有し、上記論理０削除後のデータは
書込データ、或いは前処理データＤＣとして、バッファ
メモリ２５に書き込まれる一方、読出データとしてバッ
ファメモリ２５から読出される。

【００１５】後処理回路４２は、バッファメモリ２５か
ら読出データを受け、データの“１”の５回連続後に
“０”を挿入する論理０挿入回路２７と、論理０挿入後
のデータに開始および終了フラグを挿入するフラグ挿入
回路２８と、上記開始および終了フラグ挿入後のシリア
ルパケットデータＤＯをＤＴＥ１に送信するデータ送信
回路２９とを備えている。

【００１６】ターミナルアダプタ２の動作についてより
詳細に説明すると、まず、ＤＴＥ１から９．６Ｋｂｐｓ
のシリアル符号化されたパケットデータＤＩがデータ受
信回路１０に供給される。データ受信回路１０は、パケ
ットデータＤＩに同期した９．６ｋＨｚのクロックＣＫ
によりこのパケットデータＤＩを受信しフラグ削除回路
１１に供給する。フラグ削除回路１１は、供給を受けた
パケットデータＤＩから各々８ビットのフラグパターン
“０１１１１１１０”から成る開始および終了フラグを
削除する。これら開始および終了フラグが削除されたパ
ケットデータＤＡは論理０削除回路１２に供給され、上
記開始および終了フラグと混同しないようにデータ中の
“１”の５回連続毎に挿入されている“０”を削除して
生成した原データを書込みデータ（前処理データ）Ｄと
してバッファメモリ１５に格納される。

【００１７】バッファメモリ１５に１パケット分の原デ
ータＤが蓄積されると、この原データＤは６４ｋＨｚの
クロックＣＰによりＩＳＤＮ網３のデータ速度６４Ｋｂ
ｐｓで読出し論理０挿入回路１７に供給される。論理０
挿入回路１７は論理０削除回路１２と逆にデータ中の
“１”の５回連続毎に“０”を挿入してデータＤＢを生
成し、フラグ挿入回路１８に供給する。フラグ挿入回路
１８はフラグ削除回路１１と逆に供給を受けたデータＤ
Ｂの前後に上記フラグパターンの開始および終了フラグ
を付加しパケットデータＤＸを生成する。データ送信回
路１９は供給を受けたパケットデータＤＸを６４Ｋｂｐ
ｓのデータ速度でＩＳＤＮ網３に対して送信する。

【００１８】次に、ＩＳＤＮ網３からデータ速度６４Ｋ
ｂｐｓのパケットデータＤＲが供給されると、データ受
信回路２０はクロックＣＰによりこのパケットデータＤ
Ｒを受信しフラグ削除回路２１に供給する。以下上述の
データＤＩの処理と同様にフラグ削除回路２１でパケッ
トデータＤＲから開始および終了フラグを削除し、論理
０削除回路２２でデータ中の“１”の５回連続毎に挿入
されている“０”を削除して生成した原データＤＣを書
込データ（即ち、前処理データ）としてバッファメモリ
２５に格納する。

【００１９】バッファメモリ２５に１パケット分の原デ
ータＤＣが蓄積されると、この原データＤＣを、クロッ
クＣＫによりＤＴＥ１のデータ速度９．６Ｋｂｐｓで読
出し論理０挿入回路２７に供給し、以下上述のデータＤ
の処理と同様に、論理０挿入回路２７でデータ中の
“１”の５回連続毎に“０”を挿入し、フラグ挿入回路
２８で上記フラグパターンの開始および終了フラグを付
加しパケットデータＤＯを後処理データとして生成す
る。データ送信回路２９は供給を受けたパケットデータ
ＤＯをデータ速度９．６ＫｂｐｓでＤＴＥ１に送信す
る。

【００２０】このようにして、ＤＴＥ１側とＩＳＤＮ網
３側とのデータ速度の整合が行われる。

【００２１】上述した速度整合のために、パケットデー
タを一時格納するバッファメモリ１５，２５としてはＲ
ＡＭが使用されるのが普通である。ＩＳＤＮ網３に対す
る送信用および受信用のそれぞれのバッファメモリ１
５，２５はそれぞれ独立したメモリ領域であり、さら
に、両者共に１つのパケットデータを処理中に次のパケ
ットデータを格納するためのメモリ領域を必要とするの
で、所要のメモリ容量は最低４パケットデータ分とな
る。ＩＳＤＮのＢチャネルを用いるパケットデータ通信
では、最大パケット長が４０９６バイトであるので、所
要メモリ容量は１６，３８４バイト以上となる。また、
処理のため数パケット分のデータの蓄積が必要な場合に
は、その分だけ上記所要メモリ容量が増加する。

【００２２】

【発明が解決しようとする課題】上述した従来のターミ
ナルアダプタ装置は、速度整合処理のため伝送対象のパ
ケットデータを一時格納するバッファメモリの所要メモ
リ容量が大きいという欠点があった。

【００２３】

【課題を解決するための手段】本発明によれば、データ
端末装置とデータ通信網の間に配置され、第１のデータ
速度で前記データ端末装置から入力パケットデータを受
け、第１のデータ速度より速い第２のデータ速度でデー
タ通信網に出力パケットデータを送信するターミナルア
ダプタ装置において、前記第１のデータ速度で供給され
る入力パケットデータに前処理を施し、前処理データを
出力する前処理回路と、前記前処理データをデータ圧縮
し、圧縮されたデータを送出するデータ圧縮手段と、圧
縮されたデータを書込データとして格納し、且つ、読出
データとして出力するバッファメモリと、前記読出デー
タをデータ伸長し、伸長データを出力するデータ伸長手
段と、前記伸長データを後処理して、後処理データを前
記出力パケットデータとして、前記第２のデータ速度で
データ通信網に送信する後処理回路とを有するターミナ
ルアダプタ装置が得られる。

【００２４】本発明によれば、データ端末装置とデータ
通信網の間に配置され、受信データ速度で前記データ通
信網から受信パケットデータを受け、前記受信データ速
度より遅い送信データ速度でデータ端末装置に送信パケ
ットデータを送信するターミナルアダプタ装置におい
て、前記受信データ速度で供給される受信パケットデー
タに前処理を施し、前処理データを出力する前処理回路
と、前記前処理データをデータ圧縮し、圧縮されたデー
タを送出するデータ圧縮手段と、圧縮されたデータを書
込データとして格納し、且つ、読出データとして出力す
るバッファメモリと、前記読出データをデータ伸長し、
伸長データを出力するデータ伸長手段と、前記伸長デー
タを後処理して、後処理データを前記送信パケットデー
タとして前記送信データ速度でデータ端末装置に送信す
る後処理回路とを有するターミナルアダプタ装置が得ら
れる。

【００２５】更に、本発明によれば、データ端末装置と
データ通信網との間に配置され、第１のデータ速度で前
記データ端末装置から供給を受けるシリアル符号化され
予め定められた第１および第２の論理値の列から成る開
始および終了フラグを有し入力パケットデータを受信す
る第１のデータ受信回路と、前記入力パケットデータか
ら前記開始および終了フラグの各々を検出し削除し第１
のフラグ削除データを生成する第１のフラグ削除回路
と、前記第１のフラグ削除データを一時格納する第１の
バッファメモリと、前記第１のバッファメモリから第２
のデータ速度で読出した第１の読出フラグ削除データに
前記開始および終了フラグを挿入し送信パケットデータ
を生成する第１のフラグ挿入回路と、前記送信パケット
データを前記データ通信網に送信する第１のデータ送信
回路と、前記データ通信網から前記第２のデータ速度で
受信パケットデータを受信する第２のデータ受信回路
と、前記受信パケットデータから前記開始および終了フ
ラグの各々を検出し削除し第２のフラグ削除データを生
成する第２のフラグ削除回路と、前記第２のフラグ削除
データを一時格納する第２のバッファメモリと、前記第
１のデータ速度で前記第２のバッファメモリから読出し
た第２の読出フラグ削除データに前記開始および終了フ
ラグを挿入し出力パケットデータを生成する第２のフラ
グ挿入回路と、前記出力パケットデータを前記データ端
末装置に送信する第２のデータ送信回路とを備えるター
ミナルアダプタ装置において、前記第１および第２のフ
ラグ削除データの各々が予め定めた第１および第２の圧
縮対象データか否かを識別しこの識別結果に応答してそ
れぞれ第１および第２のデータ圧縮指示信号と第１およ
び第２のデータ伸長指示信号とを供給する第１および第
２のパケットタイプ識別回路と、前記第１および第２の
データ圧縮指示信号の供給に応答して前記第１および第
２の圧縮対象データの各々を予め定めた符号化方法でデ
ータ圧縮する第１および第２のデータ圧縮回路と、前記
第１および第２のデータ伸長指示信号の供給に応答して
データ圧縮された前記第１および第２の読出フラグ削除
データの各々を復元するため前記符号化方法対応の復号
化方法でデータ伸長する第１および第２のデータ伸長回
路とをさらに備えたターミナルアダプタ装置が得られ
る。

【００２６】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００２７】本発明のターミナルアダプタ装置の一実施
例をブロックで示す図１を参照すると、この図に示す本
実施例のターミナルアダプタ装置２ａは、図９に示した
従来のターミナルアダプタ装置２と同様のデータ受信回
路１０，２０と、フラグ削除回路１１，２１と、論理０
削除回路１２，２２と、バッファメモリ１５，２５と、
論理０挿入回路１７，２７と、フラグ挿入回路１８，２
８と、データ送信回路１９，２９とを備えている。換言
すれば、図１のターミナルアダプタ装置は、図９と同様
な前処理回路３１、４１、及び、後処理回路３２、４２
を有している。

【００２８】更に、図示されたターミナルアダプタ装置
は、論理０削除回路１２，２２からの論理０削除後のデ
ータＤ，ＤＣのパケットの種類を後述する形式で識別
し、この識別結果に応答して、圧縮及び伸長すべきデー
タの場合には、データ圧縮指示信号ＣＡおよびデータ伸
長指示信号ＥＡを生成するパケットタイプ識別回路１
３，２３と、データ圧縮指示信号ＣＡの供給にそれぞれ
応答してデータＤ，ＤＣをデータ圧縮するデータ圧縮回
路１４，２４とを備えている。ここで、パケットタイプ
識別回路１３、２３とデータ圧縮回路１４、２４との各
組み合わせをデータ圧縮ユニットと呼ぶ。

【００２９】一方、データ伸長指示信号ＥＡはデータ伸
長回路１６、２６に供給され、データ伸長回路１６、２
６では、データ伸長支持信号に応答して、バッファメモ
リ１５，２５からの各々から読出したデータを伸長して
原データに復元する。

【００３０】次に、本実施例の動作について説明する
と、まず、ＤＴＥ１から９．６Ｋｂｐｓのシリアル符号
化されたパケットデータＤＩが前処理回路３１に供給さ
れると、前処理回路３１では、パケットデータＤＩをク
ロックＣＫにしたがってデータ受信回路１０で受信す
る。受信されたパケットデータはフラグ削除回路１１に
送出され、フラグ削除回路１１により開始および終了フ
ラグを削除し、フラグ無しのデータＤＡを得る。続い
て、このデータＤＡから論理０削除回路１２で“０”を
削除して原データＤを生成するまでは従来例と同様であ
る。

【００３１】次に、パケットタイプ識別回路１３は、デ
ータＤのデータ列からパケットタイプ識別子を点検する
ことによりパケットの種類を判定する。以下、理解を容
易にするために、パケットフォーマットについて説明す
る。

【００３２】ＣＣＩＴＴ勧告のＸ．２５に規定されたパ
ケットフォーマットの一般的な形式を示す図２を参照す
ると、パケット（フレーム）は、その先頭及び後部に開
始および終了フラグを配置する部分を備え、開始および
終了フラグ間には、アドレス部と、制御部と、情報フィ
ールド部と、フレームチェックシーケンス（ＦＣＳ）部
が配置されている。更に、上記情報フィールド部はパケ
ットヘッダ部とユーザデータ部とから成る。

【００３３】図２に示されているように、パケットヘッ
ダ部の第１オクテット（バイト）はゼネラルフォーマッ
ト識別子および論理チャネルグループ番号を示し、ま
た、第２オクテットは論理チャネル番号、第３オクテッ
トは本実施例の識別対象の上記パケットタイプ識別子、
第４オクテット以降は起呼アドレス長や被呼アドレス長
およびアドレス、ファシリティ長およびファシリティな
どのパラメータをそれぞれ示している。

【００３４】上記ユーザデータ部は、そのデータがデー
タ端末装置（ＤＴＥ）相互間のデータ転送に用いるデー
タ（ＤＴ）パケットである場合には最大４０９６オクテ
ットのデータを含む。また、例えば、データの確認およ
び受信可であることの通知に用いる受信可（ＲＲ）パケ
ットのような場合には、上記情報フィールドは上記パケ
ットヘッダ部のみとなる。

【００３５】したがって、パケットタイプ識別回路１３
は、パケットヘッダ部の上記第３オクテットの上記パケ
ットタイプ識別子のデータを判別することにより、パケ
ットタイプを識別することができる。このため、後述す
るように、パケットタイプ識別回路１３では、アドレス
部からパケットタイプ識別子までのオクテット数をカウ
ントする。

【００３６】本実施例では、パケットタイプ識別回路１
３が、データＤをＤＴパケットであると識別すると、デ
ータ圧縮回路１４にデータ圧縮指示信号ＣＡをデータ伸
長回路１６にデータ伸長指示信号ＥＡをそれぞれ供給す
る。データ圧縮指示信号ＣＡの供給に応答してデータ圧
縮回路１４は入力したデータＤのデータ圧縮を行い、圧
縮されたデータＣＤＡをバッファメモリ１５に格納す
る。

【００３７】次に、バッファメモリ１５に１パケット分
のデータＣＤＡが蓄積されると、このデータＣＤＡを読
出しデータ伸長回路１６に供給する。データ伸長指示信
号ＥＡの供給に応答して、データ伸長回路１６は読出し
たデータＣＤＡのデータ伸長を行いデータ速度６４Ｋｂ
ｐｓのデータＤに復元して論理０挿入回路１７に供給す
る。

【００３８】一方、パケットタイプ識別回路１３がデー
タＤをＲＲパケットであると判定すると、データ圧縮指
示信号ＣＡおよびデータ伸長指示信号ＥＡの生成・供給
は行われず、従来と同様にそのままデータＤをバッファ
メモリ１５に格納し、データ伸長回路１６はデータ速度
６４Ｋｂｐｓで読出してそのまま論理０挿入回路１７に
供給する。これはＲＲパケットの場合、上述のようにパ
ケット長がせいぜい３〜４オクテット程度であるので、
データ圧縮によるバッファメモリ１５の削減効果が小さ
く効率が低いからである。

【００３９】以後従来例と同様に、論理０挿入回路１７
は“０”を挿入し、フラグ挿入回路１８は開始および終
了フラグを付加してパケットデータＤＸを生成し、デー
タ送信回路１９からパケットデータＤＸをデータ速度６
４ＫｂｐｓでＩＳＤＮ網３に送信する。

【００４０】ここで、図３及び図４を参照して、パケッ
トタイプ識別回路１３の構成及び動作を説明する。図３
に示されているように、パケットタイプ識別回路１３
は、コンパレータ１、カウンタ２、及び、パケットタイ
プレジスタ３とを備え、パケットタイプレジスタ３に
は、ＤＴパケットに割り当てられた識別子が保持されて
いる。一方、カウンタ２では、パケットの先頭からパケ
ットタイプ識別子までのタイミングをカウントして、パ
ケットタイプ識別子の位置でコンパレータ１を動作可能
な状態にする。この状態で、コンパレータ１は、論理０
削除回路１２から出力される原データＤのパケットタイ
プ識別子と、レジスタ３内の識別子を比較する。

【００４１】比較の結果、コンパレータ１で両者の一致
が検出されると、図４に示されるように、データ圧縮指
示信号ＣＡをデータ圧縮回路１４及びフリップフロップ
６のクロック入力端子に送出する。フリップフロップ６
の入力端子Ｄには常時、論理”１”が与えられているか
ら、データ圧縮指示信号ＣＡの立上がりエッジで、フリ
ップフロップ６の出力Ｆ１は" １”となる。

【００４２】また、図示されたパケットタイプ識別回路
１３は、データ圧縮回路１４の出力に接続されたフレー
ム終了検出回路４を有している。このフレーム終了検出
回路４はデータ圧縮回路１４で圧縮され、且つ、バッフ
ァメモリ１５に格納される書込データ（圧縮データ）Ｃ
ＤＡから、フレームの終了を検出した時に、”１”を終
了検出信号ＥＤ１として出力し、この終了検出信号ＥＤ
１はフリップフロップ７に直接供給されると共に、遅延
回路８を介して、フリップフロップ８のクロック端子Ｃ
ＬＫに与えられている。この結果、フレーム終了検出回
路４の終了検出信号ＥＤ１の立上がりで、フリップフロ
ップ６の出力Ｆ１はサンプリングされ、フリップフロッ
プ７の出力は”１”となり、データ伸長指示信号ＥＡと
して、データ伸長回路１６に供給される。一方、フリッ
プフロップ６の出力Ｆ１はサンプリング後、遅延回路８
で遅延された信号ＤＬによりリセットされる。

【００４３】データ伸長指示信号ＥＡが”１”の場合、
データを圧縮していることを示す信号をサンプリングし
た結果であるので、データ伸長回路１６では、データの
伸長を行う。逆に、データ伸長指示信号ＥＡが”０”の
場合、データ伸長回路１６はデータの伸長を行わない。

【００４４】更に、フレーム終了検出回路５は、バッフ
ァメモリ１５から読み出されたデータからフレームの終
了を検出し、”１”をフレーム終了信号ＥＤ２として、
フリップフロップ７のリセット端子に供給し、フリップ
フロップ７をリセットする。この結果、データ伸長指示
信号ＥＡは”０”となる。このように、フリップフロッ
プ７の出力信号ＥＡは、このフレーム終了検出回路５か
らのフレーム終了信号ＥＤ２によってリセットされる。

【００４５】したがって、データ伸長回路１６はデータ
伸長指示信号ＥＡの期間中、伸長データＥＸ１を出力す
る。

【００４６】他方、原データ、即ち、前処理データＤが
ＲＲパケットの場合には、図４に示されているように、
データ圧縮指示信号ＣＡ及びデータ伸長指示信号ＥＡは
出力されない。

【００４７】尚、図４において、圧縮データＣＤＡのバ
ッファメモリ１５への書込期間は、原データＤの期間に
比較して短縮されていないが、圧縮データＣＤＡの情報
量は原データＤに比較して圧縮されている。更に、図３
のパケットタイプレジスタ３は所定のパターンを発生す
るパターン発生器に置き換えられても良い。

【００４８】図４からも明らかなように、パケットデー
タがバッファメモリ１５に書き込まれている間に、読出
動作が行われる場合もある。言い換えれば、バッファメ
モリ１５に対する書込動作と読出動作とが重なることも
ある。

【００４９】図５を参照すると、上記したように書込動
作と読出動作が重なることを考慮して、この実施例で
は、バッファメモリ１５を２つの領域に分け、各領域を
データ圧縮回路１４とデータ伸長回路１６とにより、交
互に使用するようにしている。場合、各領域はアドレス
によって識別することができる。また、各領域を別々の
ＲＡＭによって構成する場合には、チップセレクト信号
によって、各領域を識別できる。

【００５０】次に、図１を再度参照すると、ＩＳＤＮ網
３からのデータ速度６４ＫｂｐｓのパケットデータＤＲ
を受信する部分も、データ受信回路２０、フラグ削除回
路２１、および論理０削除回路２２とにより、前処理回
路４１が構成されており、前処理回路３１と同様の前処
理により、データＤＣが生成される。

【００５１】図３に示されたパケットタイプ識別回路１
３と同様な構成を有するパケットタイプ識別回路２３
は、データＤＣをＤＴパケットであると識別すると、デ
ータ圧縮回路２４にデータ圧縮指示信号ＣＣを送出し、
他方、データ伸長回路２６にデータ伸長指示信号ＥＣを
供給する。

【００５２】データ圧縮指示信号ＣＣの供給に応答して
データ圧縮回路２４は入力したデータＤＣのデータ圧縮
を行い、圧縮されたデータＣＤＣをバッファメモリ２５
に格納する。次に、バッファメモリ２５に１パケット分
のデータＣＤＣが蓄積されると、このデータＣＤＣを読
出しデータ伸長回路２６に供給する。データ伸長指示信
号ＥＣの供給に応答して、データ伸長回路２６は読出し
たデータＣＤＣのデータ伸長を行いデータ速度９．６Ｋ
ｂｐｓのデータＤＣに復元して論理０挿入回路２７に供
給する。この場合、パケットタイプ識別回路２３は図３
及び図４で説明したのと同様な構成及び動作を行う。ま
た、バッファメモリ２５も図５で示された構成を備えて
いる。

【００５３】以後従来例と同様に、論理０挿入回路２７
と、フラグ挿入回路２８およびデータ送信回路２９とに
より構成された後処理回路４２により、生成したパケッ
トデータＤＯをデータ速度９．６ＫｂｐｓでＤＴＥ１に
送信する。

【００５４】データ圧縮回路１４，２４およびデータ伸
長回路１６，２６に適用する本実施例のパケットデータ
の圧縮・伸長技術について説明すると、このパケットデ
ータの圧縮・伸長においては、復元されたデータ中に若
干の歪が許容される音声や画像データなどの他に、わず
かの歪も許容されず完全に復元される必要があるバイナ
リデータそのものやテキストデータなどを扱うことを考
慮する必要がある。したがって、圧縮データからデータ
伸長により原データを復元するときに、歪を許さない無
雑音または可逆圧縮と呼ばれる圧縮・伸長技術を用い
る。さらに、入力データの圧縮処理に先立ち、この入力
データの文字列の出現頻度を数えた後圧縮するような２
パス方法では、上記入力データを一時格納するバッファ
メモリをさらに必要とするため、本発明の目的であるバ
ッファメモリ容量の削減とは矛盾するので、入力データ
を逐次圧縮する１パスでの圧縮方法とする必要がある。

【００５５】本実施例では、上述の条件に適合する適応
型符号圧縮法としてＬＺ（Ｌｅｍｐｅｌ−Ｚｉｖ）法を
用いる。適応型符号を用いる適応型符号圧縮法は、文字
列を読込みながらその統計的な性質を抽出して符号化す
るため、上記文字列の一度の読込み終了と同時に符号化
も完了するという特徴を持つ。このような適応型符号の
一つであるユニバーサル符号は、情報源が有する統計的
性質を全く知らなくても文字列長が大きくなるにつれて
平均符号長が上記情報源固有のエントロピーに収束する
ような理想的な符号化すなわち圧縮が行えるという特徴
がある。

【００５６】代表的なユニバーサル符号であるＬｅｍｐ
ｅｌ−Ｚｉｖ符号を用いたＬＺ法は、圧縮対象の文字列
と同一のものがすでに過去に出現していたときに、「そ
の位置」を指示するポインタと「そこから何文字分か」
を示す情報と、過去の文字列と同一ではなくなった最初
の文字列とを記録する方法である。

【００５７】ＬＺ法の基本型である第１の例を示す図６
（Ａ）を参照すると、上部に文字位置を示す数字を付し
た左から右への文字Ａ，Ｂから成る文字列データａ，
ｂ，…の配列において、第１３文字目からの３文字は第
６文字目からの３文字と同じＡＡＢであり、相違点は４
文字目すなわち第１６文字目の“Ｂ”である。そこで、
これら第１３文字目からの４文字分のデータｇを「第６
文字からの３文字と同一文字列の後に“Ｂ”」を意味す
る「６，３，Ｂ」という符号化をし記録する。図６
（Ｂ）にデータａ〜ｇに対応する符号化を示す。この例
では、説明の便宜のため同一文字が何度も出現するよう
に“Ａ”，“Ｂ”の２値としたが、実際には１バイト単
位のキャラクタ毎のしたがって２５６値について同様な
符号化が行われる。また、「何文字目から」を示すポイ
ンタは実際にはデータの先頭からの位置ではなく、スラ
イドしていく相対位置を示す。

【００５８】ＬＺ法の変形である第２の例を示す図７
（Ａ），（Ｂ）を参照すると、この図に示す第２のＬＺ
法である増分分解法は、「過去にあった文字列」は再帰
的に「さらに過去にあった文字列＋文字」に分解する。
また、文字列の記憶とこの文字列対応のポインタの記録
との代わりに、文字列を複数のグループに区切って生成
した符号から成るテーブルを記憶し、そのテーブル対応
のポインタを記録する。上記分解の方法は、「登録済の
テーブル＋１文字」が新たなテーブルとなるように区切
る。まず、最初に出現した文字列“Ａ”，“Ｂ”は、テ
ーブルＴ１，Ｔ２にそれぞれ記憶される。テーブルＴ３
は、すでにテーブルＴ２に登録済の文字列“Ｂ”に文字
列“Ａ”が加わったものとして分解され、「２，Ａ」を
記録する。このように過去のテーブルを参照しながら次
のテーブルを生成する。

【００５９】復号の場合には、例えば、図７（Ｂ）のテ
ーブルＴ６をもとの文字列に復号する例について説明す
ると、このテーブルＴ６は「テーブルＴ５＋“Ｂ”」と
なるが、このテーブルＴ５はさらに「テーブルＴ１＋
“Ｂ”」から成るので、テーブルＴ１を復号して“Ａ”
が求められると文字列“ＡＢＢ”が復号される。このよ
うに、徐々に符号化される文字列を長くしていくことを
増分分解と呼ぶ。

【００６０】ＬＺ法の変形である第３の例のＬＺＷ（Ｌ
ｅｍｐｅｌ−Ｚｉｖ−Ｗｅｌｃｈ）法を示す図８を参照
すると、このＬＺＷ法は、上述のＬＺ法において必要で
あったテーブル番号の次の文字すなわち新たに出現した
文字の記録を省略する方法である。例えば、テーブルＴ
１＝“Ａ”、テーブルＴ２＝“Ｂ”が登録されているも
のとすると、まず、ＬＺ法と同様に登録文字列＋１文字
となるように分解する。最初に文字列“Ａ”は登録済で
あるので、文字列“ＡＢ”を読む。これはテーブルＴ１
に“Ｂ”が加わったものであり、テーブル番号の１だけ
を記録する。次に、読始めるのは、上記ＬＺ法と異な
り、新規に付加された文字すなわち読終えた最後の文字
である２文字目の“Ｂ”からである。

【００６１】同様に以下の手順でデータを読む。まず、
テーブル２＋“Ｂ”である文字列“ＢＢ”を読み、テー
ブル４＝“ＢＢ”を登録し、テーブル番号２を記録す
る。次に、テーブル２＋“Ａ”である文字列“ＢＡ”を
読み、テーブル５＝“ＢＡ”を登録し、テーブル番号２
を登録する。次に、テーブル１＋“Ａ”である文字列
“ＡＡ”を読み、テーブル６＝“ＡＡ”を登録し、テー
ブル番号１を記録する。次に、テーブル６＋“Ａ”であ
る文字列“ＡＡＡ”を読み、テーブル７＝“ＡＡＡ”を
登録し、テーブル番号６を記録する。このように、「＋
１文字」の部分の登録を省略できるのは、１文字重複し
たシフト法に起因する。復号時においても、同様にテー
ブルを生成することにより正しく復号できる。

【００６２】ＬＺ法の変形である第４の例のＬＺＳＳ
（Ｌｅｍｐｅｌ−Ｚｉｖ−Ｓｔｏｅｒ−Ｓｚｙｍａｎｓ
ｋｉ）法は、ＬＺ法をさらに改良した方法である。過去
に出現した文字列を「ポインタ位置と長さ」で表現して
符号化する場合に、この符号化結果の符号が元の文字列
より長くなってしまう場合には、その部分の圧縮は行わ
ずにそのまま上記文字列を出力するという方法である。
文字を表現するための所要ビット数すなわち所要の参照
対象範囲との関係をうまく選択することによりＬＺＷ法
よりもさらに圧縮効率を向上できる。

【００６３】データ内容に依存するが、このＬＺ法ある
いはその変形法によるデータ圧縮により一般的に約５０
％程度はデータ圧縮されるので、パケットデータの一時
格納用のバッファメモリのメモリ容量を従来の５０％程
度に削減できる。

【００６４】以上、本発明の実施例を説明したが、本発
明は上述の実施例に限られることがなく種々の変形が可
能である。例えば、上述の条件に適合する対応型符号圧
縮法としては、上述のＬＺ法およびその変形のほかに、
動的ハフマン符号法のように、最初は適当な確率表を有
し、この確率表を更新しながら圧縮する方法を用いるこ
とも、本発明の趣旨を逸脱しない限り適用できることは
勿論である。

【００６５】

【発明の効果】以上説明したように、本発明のターミナ
ルアダプタ装置は、圧縮対象データか否かを識別しこの
識別結果に応答してデータ圧縮指示信号とデータ伸長指
示信号とを供給する第１および第２のパケットタイプ識
別回路と、上記データ圧縮指示信号の供給に応答して圧
縮対象データの各々をデータ圧縮する第１および第２の
データ圧縮回路と、上記データ伸長指示信号の供給に応
答してデータ圧縮された読出フラグ削除データの各々を
復元するためデータ伸長する第１および第２のデータ伸
長回路とをさらに備え、供給を受けたパケットデータを
データ圧縮してバッファメモリに格納し、このバッファ
メモリから読出した圧縮パケットデータを復元して創出
することにより、速度整合処理のため上記パケットデー
タを一時格納する上記バッファメモリの所要メモリ容量
を削減できるという効果がある。

【００６６】上記した実施例では、パケットタイプ識別
回路を用いた例について説明したが、全てのパケットを
圧縮対象とする場合には、パケットタイプ識別回路は使
用されなくても良い。また、本発明は、ＤＴＥからＩＳ
ＤＮへ、または、ＩＳＤＮからＤＴＥへ一方向に伝送す
るターミナルアダプタ装置にも適用できる。

【図面の簡単な説明】

【図１】本発明のターミナルアダプタ装置の一実施例を
示すブロック図である。

【図２】パケットデータのフォーマットの一例を示す図
である。

【図３】図１のターミナルアダプタ装置に使用されるパ
ケットタイプ識別回路の一例を示すブロック図である。

【図４】図３に示されたパケットタイプ識別回路の動作
を説明するためのタイムチャートである。

【図５】図１のバッファメモリの使用方法を説明するた
めのブロック図である。

【図６】（Ａ）及び（Ｂ）は本実施例のターミナルアダ
プタ装置に適用するデータ圧縮技術の一例を説明するた
めの図である。

【図７】（Ａ）及び（Ｂ）は本実施例のターミナルアダ
プタ装置に適用するデータ圧縮技術の他の例を説明する
ための図である。

【図８】本発明において適用できるデータ圧縮技術のも
う一つの例を示す図である。

【図９】従来のターミナルアダプタ装置の一例を示すブ
ロック図である。

【符号の説明】

１データ端末装置（ＤＴＥ）２，２ａターミナルアダプタ３ＩＳＤＮ網１０，２０データ受信回路１１，２１フラグ削除回路１２，２２論理０削除回路１３，２３パケットタイプ識別回路１４，２４データ圧縮回路１５，２５バッファメモリ１６，２６データ伸長回路１７，２７論理０挿入回路１８，２８フラグ挿入回路１９，２９データ送信回路

Claims

(57)【特許請求の範囲】

【請求項１】データ端末装置とデータ通信網の間に配
置され、第１のデータ速度で前記データ端末装置から入
力データを受け、第１のデータ速度より速い第２のデー
タ速度でデータ通信網に出力データを送信するターミナ
ルアダプタ装置において、前記第１のデータ速度で供給
される入力データに、当該入力データ単位で前処理を施
し、前処理データを出力する前処理回路と、前記前処理
データをデータ圧縮し、圧縮されたデータを送出するデ
ータ圧縮手段と、圧縮されたデータを書込データとして
格納し、且つ、読出データとして出力する圧縮データ格
納用バッファメモリと、前記読出データをデータ伸長
し、伸長データを出力するデータ伸長手段と、前記伸長
データを後処理して、後処理データを前記出力データと
して、前記第２のデータ速度でデータ通信網に送信する
後処理回路とを有することを特徴とするターミナルアダ
プタ装置。
【請求項２】請求項１において、前記データ圧縮手段
は、前記前処理データがデータ圧縮されるべきか否かを
当該前処理データ単位で検出し、データ圧縮されるべき
前処理データの時には、圧縮指示信号及び伸長指示信号
を出力する検出回路と、前記圧縮指示信号を受けた時の
み、前記前処理データにデータ圧縮を施すデータ圧縮回
路とを備え、他方、前記データ伸長手段では、前記伸長
指示信号を受けたときのみ、データ伸長を行うことを特
徴とするターミナルアダプタ装置。
【請求項３】データ端末装置とデータ通信網の間に配
置され、受信データ速度で前記データ通信網から受信デ
ータを受け、前記受信データ速度より遅い送信データ速
度でデータ端末装置に送信データを送信するターミナル
アダプタ装置において、前記受信データ速度で供給され
る受信データに、当該受信データ単位で前処理を施し、
前処理データを出力する前処理回路と、前記前処理デー
タをデータ圧縮し、圧縮されたデータを送出するデータ
圧縮手段と、圧縮されたデータを書込データとして格納
し、且つ、読出データとして出力する圧縮データ格納用
バッファメモリと、前記読出データをデータ伸長し、伸
長データを出力するデータ伸長手段と、前記伸長データ
を後処理して、後処理データを前記送信データとして前
記送信データ速度でデータ端末装置に送信する後処理回
路とを有することを特徴とするターミナルアダプタ装
置。
【請求項４】請求項３において、前記データ圧縮手段
は前記前処理データがデータ圧縮されるべきか否かを当
該前処理データ単位で検出し、データ圧縮されるべき前
処理データの時には、圧縮指示信号及び伸長指示信号を
出力する検出回路と、前記圧縮指示信号を受けた時の
み、前記前処理データにデータ圧縮を施すデータ圧縮回
路とを備え、他方、前記データ伸長手段では、前記伸長
指示信号を受けたときのみ、データ伸長を行うことを特
徴とするターミナルアダプタ装置。
【請求項５】データ端末装置とデータ通信網との間に
配置され、第１のデータ速度で前記データ端末装置から
供給を受けるシリアル符号化され予め定められた第１お
よび第２の論理値の列から成る開始および終了フラグを
有する入力データを受信する第１のデータ受信回路と、
前記入力データから前記開始および終了フラグの各々を
検出し削除し、第１のフラグ削除データを生成する第１
のフラグ削除回路と、前記第１のフラグ削除データを一
時格納する第１のフラグ削除データ格納用バッファメモ
リと、前記第１のバッファメモリから第２のデータ速度
で読出した第１の読出フラグ削除データに前記開始およ
び終了フラグを挿入し送信データを生成する第１のフラ
グ挿入回路と、前記送信データを前記データ通信網に送
信する第１のデータ送信回路と、前記データ通信網から
前記第２のデータ速度で受信データを受信する第２のデ
ータ受信回路と、前記受信データから前記開始および終
了フラグの各々を検出し削除し第２のフラグ削除データ
を生成する第２のフラグ削除回路と、前記第２のフラグ
削除データを一時格納する第２のフラグ削除データ格納
用バッファメモリと、前記第１のデータ速度で前記第２
のバッファメモリから読出した第２の読出フラグ削除デ
ータに前記開始および終了フラグを挿入し出力データを
生成する第２のフラグ挿入回路と、前記出力データを前
記データ端末装置に送信する第２のデータ送信回路とを
備えるターミナルアダプタ装置において、前記第１および第２のフラグ削除データの各々が予め定
めた第１および第２の圧縮対象データか否かを識別しこ
の識別結果に応答してそれぞれ第１および第２のデータ
圧縮指示信号と第１および第２のデータ伸長指示信号と
を供給する第１および第２のデータタイプ識別回路と、前記第１および第２のデータ圧縮指示信号の供給に応答
して前記第１および第２の圧縮対象データの各々を予め
定めた符号化方法でデータ圧縮する第１および第２のデ
ータ圧縮回路と、前記第１および第２のデータ伸長指示信号の供給に応答
してデータ圧縮された前記第１および第２の読出フラグ
削除データの各々を復元するために使用される前記符号
化方法対応の復号化方法により、データを伸長する第１
および第２のデータ伸長回路とをさらに備えることを特
徴とするターミナルアダプタ装置。
【請求項６】請求項５において、前記符号化方法が過
去に出現した現在の圧縮対象の第１の文字列と同一の第
２の文字列の位置を指示するポインタと前記位置からの
文字数を示す情報と前記第１および第２の文字列と異な
る最初の文字列である第３の文字列とを記録する方法で
あるレンペルジブ（Ｌｅｍｐｅｌ−Ｚｉｖ：ＬＺ）法あ
るいはその変形法であることを特徴とするターミナルア
ダプタ装置。