KR20040045243A - 설계된 회로의 전원 차단 기능 체크 방법 - Google Patents

Abstract

본 발명은 설계된 회로의 전원 차단 기능 체크 방법을 공개한다.

이 방법은 제어 신호와 제어 게이트 그리고 전원 공급 블록의 정보를 설정하는 제 1 단계와 제어 신호에 따라 경로를 추적하는 제어 신호가 상기 제어 게이트를 만나면 상기 제어 게이트의 상태를 판단하여 전원 차단 블록이 정상동작을 하는지 판단하는 제 2단계와 제어 신호가 제어 게이트 이외의 논리 소자를 만나면 버퍼인지 인버터인지 그 외의 논리 소자인지를 판단하여 버퍼이면 경로 추적을 재시행하고 인버터이면 제어 신호를 반전하여 경로 추적을 재시행하고 그 외의 논리 소자를 만나면 에러로 판단하는 제 3 단계와 제 2단계 및 제 3 단계에서 에러로 판단되면 에러출력을 통보하는 제 4 단계로 이루어져 있다. 따라서, 본 발명에 의해 회로의 설계 단계에서 전원 차단 블록이 정상적으로 동작하는 지를 검증할 수 있어 회로의 설계기간을 단축할 수 있으며, 회로의 신뢰성을 확보할 수 있다.

Description

설계된 회로의 전원 차단 기능 체크 방법{Design Check Rule for designed Circuit}

본 발명은 누설 전류 감소를 위해 설계된 회로의 전원 차단 기능을 체크하는 방법에 관한 것이다.

일반적으로 노트북, 피디에이(PDA),휴대폰 등과 같은 포터블 아이씨(portable IC)는 연속 시간의 연장을 위한 방법으로 저전압을 사용한다. 그러나 초미세 반도체 설계(VDSM)환경에서 누설전류가 수 ㎀/㎛에서 수십 내지 수백㎀/㎛ 이상으로 증가되어 포터블 아이씨의 성능 저하를 야기한다.

그래서, 회로의 설계 시 누설 전류를 감소할 수 있도록 회로를 설계하는 것이 중요하다.

종래의 설계기법에 의한 누설전류 감소방법으로는 일시적으로 사용하지 않는 블록에 대하여 전원 공급을 완전히 차단하는 전원 차단 방법이 있었다. 그러나 이 방법에 의해서 설계된 회로의 전원 차단 기능을 체크하는 방법이 존재하지 않아 회로의 설계기간이 늘어나게 되고, 또한 회로에 오류가 발생 될 수 있었다.

본 발명의 목적은 설계된 회로의 전원 차단 블록의 전원 차단 기능을 회로 설계단계에서 소프트웨어적으로 체크하는 것이 가능한 설계된 회로의 전원 차단 기능 체크 방법을 제공하는 데 있다.

본 발명의 목적을 달성하기 위한 설계된 회로의 전원 차단 기능 체크 방법은 제어 신호와 제어 게이트 그리고 전원 공급 블록의 정보를 설정하는 제 1 단계와, 제어 신호에 따라 경로를 추적하는 제어 신호가 제어 게이트를 만나면 제어 게이트의 상태를 판단하여 전원 차단 블록이 정상동작을 하는지 판단하는 제 2단계와, 제어 신호가 제어 게이트 이외의 논리 소자를 만나면 버퍼인지 인버터인지 그 외의 논리 소자인지를 판단하여 버퍼면 경로 추적을 재시행하고 인버터이면 제어 신호를 반전하여 경로 추적을 재시행하고 그 외의 논리 소자를 만나면 에러로 판단하는 제 3 단계와, 제 2단계와 제 3 단계에서 에러로 판단되면 에러출력을 통보하는 제 4 단계를 구비하는 것을 특징으로 한다.

도 1은 본 발명의 설계된 회로의 전원 차단 기능 체크 방법을 나타내는 흐름도이다.

도 2는 설계된 회로의 전원 차단 기능 체크 방법을 설명하기 위한 실시 예의 회로도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 설계된 회로의 전원 차단 기능 체크 방법을 설명하면 다음과 같다.

도 1은 본 발명의 설계된 회로의 전원 차단 기능 체크 방법을 나타내는 흐름도이다.

먼저, 설계된 회로의 전원 차단 기능 체크 방법을 수행하기 위해 제어 신호와 제어 게이트 그리고 전원 공급 블록에 대한 정보를 설정한다.(S10)

제어 신호는 논리 '0' 또는 '1'의 상태를 가질 수 있다. 따라서 제어 신호 이름과 제어 게이트를 제어하는 신호 상태를 설정해야 한다.

PWRDOWN0

여기서, 제어 신호의 이름은 PWRDOWN이며, 제어 신호가 논리 '0'를 가질 때 설계된 회로의 전원 차단 블록의 전원이 공급되는 것을 방지하는 기능이 수행된다.

즉, 회로는 제어 신호가 논리 '0'의 상태를 가질 때 전원 차단 모드로 동작되며, 제어 신호가 논리 '1'의 상태를 가질 때 정상 모드로 동작된다고 설정된다.

제어 게이트는 항상 전원 공급 블록의 첫 번째 단에 위치하여 제어 신호의 상태에 따라 전원 차단 블록에 전원이 공급되는 것을 방지하는 기능을 수행하기 위하여 제어 게이트는 2개 이상의 입력 핀을 가지는 논리 소자만을 사용한다.

제어 게이트의 이름과 입력 핀 이름 그리고 그 핀이 제어신호와 어떤 신호 상태로 연결되어야 하는지를 다음과 같이 설정한다.

ad1 A=0, B=0

여기서, 제어 게이트의 이름은 ad1이며, 전원 차단 모드로 동작 시에 제어 게이트의 A 및 B의 입력 핀에 입력되는 제어 신호와 전원 차단 블록으로부터의 각각 논리 '0'을 가지는 신호가 입력될 때 제어 게이트 상태가 '전원 차단 상태'가된다.

본 발명에서 제어 게이트의 상태가 '전원 차단 상태'이라 함은 제어 게이트의 출력이 'disable'인 상태를 의미한다. 즉, 제어 게이트의 출력이 논리 '0'이 됨을 의미한다.

전원 공급 블록은 전원이 항상 공급되는 블록으로 로직 계층상 독립적인 블록으로 묶여 있어야 한다. 여기서 설계된 회로의 특성상 회로의 동작에서 대기 상태에서는 작은 블록만 동작하고 나머지는 쉬고 있기 때문에 전원을 항상 공급해야 하는 블록을 지정하는 것이 효율적이기에 전원 공급 블록을 지정하여 설정한다.

다음과 같이 전원 공급 블록의 이름을 기술하여 설정한다.

PWR_DOWN_BLOCK

이와 같은 형식으로 제어 신호와 제어 게이트 전원 공급 블록에 대한 정보를 설정한다.

제어 신호를 따라 경로를 추적한다(S20)

제어 신호가 논리 소자와 만나면 제어 게이트인지 판단한다(S30)

논리 소자가 제어 게이트이면 제어 게이트를 별도 저장한다(S40)

S40단계에서 별도로 저장된 제어 게이트로부터 제어 게이트의 상태가 '전원 차단 상태'인가를 판단한다(S50)

S10 단계에서 설정한 제어 신호와 전원 차단 블록의 신호가 S10에서 설정한 제어 게이트의 입력 핀을 통해 입력된다. 이때 제어 게이트의 상태가 '전원 차단 상태'로 되면 전원 차단 블록의 로직이 정확히 구현된 것으로 판단한다.

만약 제어 게이트의 상태가 '전원 차단 상태'이 아니면 전원 차단 블록의 전원 차단동작을 정상적으로 수행할 수 없다고 판단한다.

정상 동작 시 제어 신호에 따른 제어게이트가 제어 신호에 따른 마지막 제어 게이트인지 판단하고 만약 제어 신호에 따른 마지막 제어 게이트이면 프로그램을 종료한다.(S60)

제어 신호에 따른 마지막 제어 게이트가 판단되면 제어 신호와 연결된 다음 제어 게이트를 찾아 제어 경로 추적을 재 시행하다.(S70)

만약 제어 신호에 따른 경로 추적 중 제어 게이트 이외의 논리 소자를 만나면 버퍼인지 판단하고 버퍼이면 경로 추적을 재 시행하다.(S80)

제어 신호에 따라 경로를 추적하다 제어 게이트와 버퍼 이외의 논리 소자를 만나면 인버터인지 판단한다.(S90)

제어 신호와 만나는 논리 소자가 인버터로 판단되면 정상적인 전원 차단 동작을 위해 인버터를 통과한 제어 신호의 상태를 반전하여 제어 신호에 따른 경로 추적을 재 시행한다.(S100)

S50단계와 S100단계에서 에러가 발견되면 에러를 출력하고 수정해야 되는 대상을 통보하고 설계된 회로의 디자인 규격 체크를 종료한다.(S110)

도 2는 설계된 회로의 전원 차단 기능 체크 방법을 설명하기 위한 실시 예의 회로도로서, 세 개의 전원 공급 블록(10, 30, 50)들과 두 개의 전원 차단 블록(20, 40)들로 구성된다.

제 1 전원 공급 블록(10)은 두 개의 패드(PAD1,PAD2)들과 세 개의버퍼들(B1,B2,B3)로 구성되고, 제 1 전원 차단 블록(20)은 한 개의 버퍼(B4)와 마크로 블록(macro)으로 구성되고, 제 2 전원 공급 블록(30)은 두 개의 제어 게이트(ad1,ad2)와 인버터(I1) 그리고 세 개의 버퍼(B5,B6,B7)로 구성되고, 제 2 전원 차단 블록(40)은 두 개의 버퍼(B8,B9)로 구성되고, 제 3 전원 공급 블록(50)은 두 개의 제어 게이트(ad3,ad4)와 두 개의 패드들(PAD3,PAD4)로 구성된다. 일반적으로, 설계된 회로의 전원 차단 블록은 전원 공급 블록 사이에 위치하고, 제어 게이트는 전원 차단 블록과 연결되는 전원 공급 블록의 첫 단에 위치하도록 설계한다.

이하 첨부된 도면을 이용하여 본 발명의 방법을 상세히 설명하도록 한다.

여기서, 도 2의 설계된 회로의 전원 차단 기능 체크 방법을 설명하기 위한 실시 예의 회로는 전원 차단 모드로 동작 시 전원 차단 블록의 전원 차단 기능이 정상 동작된다고 가정한다.

먼저, 설계된 회로의 전원 차단 기능 체크 방법을 수행하기 위해 S10단계에 의해 전원 공급 블록과 제어 신호와 4개의 제어 게이트의 정보를 설정한다.

전원 공급 블록의 이름을 설정한다.

PWR_DOWN_BLOCK1

PWR_DOWN_BLOCK2

PWR_DOWN_BLOCK3

여기서, 제 1 전원 공급 블록(10)은 PWR_DOWN_BLOCK1로 제 2 전원 공급 블록(30)은 PWR_DOWN_BLOCK2로 제 3 전원 공급 블록(50)은PWR_DOWN_BLOCK3로 설정된다.

제어 신호를 설정한다.

PWRDOWN 0

여기서, 제어 신호의 이름은 PWRDOWN이며 제어 신호가 논리'0'을 가질 때 전원 차단 모드로 동작한다.

제어 게이트를 설정한다.

ad1 A=0, B=0

ad2 A=0, B=0

ad3 A=0, B=0

ad4A=0, B=0

여기서, 제 1제어 게이트는 ad1, 제 2제어 게이트는 ad2, 제 3제어 게이트는 ad3, 제 4제어 게이트는 ad4의 이름을 가지며, 전원 차단 모들로 정상 동작 시 제어 신호와 전원 차단 블록으로부터의 입력신호가 각각 논리 '0'의 신호로 제어 게이트 입력 핀 A 및 B로 입력되어야 한다.

이와 같이 제어 신호와 제어 게이트 그리고 전원 공급 블록이 설정된 상태에서 S20단계에 의해 제어 신호(PWRDOWN)를 따라 경로를 추적한다.

S30단계에서 제어 신호(PWRDOWN)에 따라 제어 신호와 연결된 제 1 제어 게이트(ad1)를 만나면 S40단계에 의해 제 1 제어 게이트(ad1)의 정보를 별도로 보관한다.

S50단계에서 보관된 제 1 제어 게이트(ad1)의 상태가 '전원 차단 상태' 인지판단한다. 제 1 제어 게이트(ad1)의 상태가 '전원 차단 상태'로 판단되면 전원 차단 블록이 정상 동작되었음을 확인하고 S60단계인 제 1 제어 게이트(ad1)가 마지막 제어 게이트인지 확인하는 단계로 넘어간다.

제 1 제어 게이트(ad1)는 마지막 제어 게이트가 아니므로 S70단계에서 다음 제어 게이트 찾는다. 다시 S20단계로 돌아와 제어 신호(PWRDOWN)를 따라 다음 제 2 제어 게이트를 찾아 경로를 추적한다.

S30단계에 의해 제 2 제어 게이트(ad2)를 만나기 위해 경로를 추적한다. S30단계에 의해 제어 신호에 따른 경로 추적을 하던 중 제어 게이트이외의 논리 소자를 만나게 되어 S80단계를 수행하여 버퍼인지 인버터인지를 판단한다.

S80단계에 의해 인버터(I1)로 판단되면 S100단계를 거쳐 인버터(I1)의 출력 신호를 반전한 후 다시 S20단계를 수행한다.

S20단계에 의해 제어 신호에 따른 경로 추적을 재 시행하여 논리 소자를 만나면 S30단계를 통해 논리 소자가 제어 게이트인지 판단한다. 논리 소자가 제 2 제어 게이트(ad2)를 만나면 S40단계를 수행하여 제 2 제어 게이트의 정보(ad2)를 별도 저장한다.

S50단계에서 저장된 제 2 제어 게이트(ad2)의 상태가 '전원 차단 상태' 인지 판단한다. 제 2 제어 게이트(ad2)의 상태가 '전원 차단 상태'로 판단되면 전원 차단 블록이 정상 동작되었음을 확인하고 마지막 제어 게이트인지 확인하는 S60 단계로 넘어간다.

S60단계에서 제 2 제어 게이트(ad2)는 마지막 제어 게이트가 아님을 판단한다.

제 2 제어 게이트(ad2)는 마지막 제어 게이트가 아니므로 S70단계에 의해 다음 제어 게이트 찾는다. 다시 S20단계로 돌아와 제어 신호(PWRDOWN)를 따라 다음 제 3 제어 게이트(ad3)를 찾아 경로를 추적한다.

S20 단계에 의해 제 3 제어 게이트(ad3)를 만나기 위해 경로를 추적하던 중 논리 소자를 만나게 되어 S30단계에 의해 제어 게이트인가를 판단한다. 제어 게이트가 아니므로 다음 S80단계로 넘어가 버퍼(B1)인가를 판단한다. 논리 소자가 버퍼(B1)로 판단되면 다시 S20단계인 제어 신호(PWRDOWN)에 따른 경로 추적을 재 시행한다.

S20단계를 수행하던 중 제 3 제어 게이트(ad3)를 만나게 되면 S30단계에 의해 제어 게이트인가 판단한다. 제 3 제어 게이트(ad3)로 판단되면 S40단계를 수행하여 제 3 제어 게이트(ad3)를 별도로 저장한다.

S50단계에서는 보관된 제어 게이트의 상태가 '전원 차단 상태' 인지 판단한다.

만약 S50단계에서 '전원 차단 상태'가 아니라고 판단되면 S110단계에 의해 에러를 출력하여 수정해야 되는 대상을 통보하고 설계된 회로의 전원 차단 기능 체크 방법을 종료한다.

그러나 도 2의 설계된 회로의 전원 차단 기능 체크 방법을 설명하기 위한 실시 예의 회로도는 전원 차단 기능이 정상 동작되는 회로도이므로 S50단계에 의해 게이트의 상태가 '전원 차단 상태'로 판단되어 마지막 제어 게이트인지 확인하는S60단계로 넘어간다.

S60단계에서 제 3 제어 게이트(ad3)는 마지막 제어 게이트가 아님을 판단한다. 제 3 제어 게이트(ad3)는 마지막 제어 게이트가 아니므로 S70단계에 의해 다음 제어 게이트 찾는다.

다시 S20단계로 돌아와 제어 신호(PWRDOWN)를 따라 다음 제 4 제어 게이트(ad4)를 찾아 경로를 추적한다. S20단계에 의해 제 4 제어 게이트(ad4)를 만나기 위해 경로를 추적하던 제 4 제어 게이트(ad4)를 만나면 S30단계로 넘어간다.

S30단계에 논리 소자가 제 4 제어 게이트(ad4)임을 판단하고 S40단계로 넘어간다. S40단계에서는 제 4 제어 게이트(ad4)를 저장한다. S50단계에서 S40단계에 저장된 제 4 제어 게이트(ad4)의 상태가 '전원 차단 상태'인지 판단한다.

게이트의 상태가 '전원 차단 상태'로 판단되면 S60단계인 마지막 제어 게이트인지 확인하는 단계로 넘어간다.

S60단계에 제 4 제어 게이트가 마지막 제어 게이트로 판단하고 설계된 회로의 전원 차단 기능 체크 방법을 종료한다.

이와 같이 본 발명의 설계된 회로의 전원 차단 기능 체크 방법은 회로의 설계 단계에서 전원 차단 블록이 정상적으로 동작하는 지를 검증할 수 있어 회로의 설계기간을 단축할 수 있으며, 회로의 신뢰성을 확보할 수 있다.

Claims (2)

1. 제어 신호와 제어 게이트 그리고 전원 공급 블록의 정보를 설정하는 제 1 단계;

   상기 제어 신호에 따라 경로를 추적하는 제어 신호가 상기 제어 게이트를 만나면 상기 제어 게이트의 상태를 판단하여 전원 차단 블록이 정상동작을 하는지 판단하는 제 2단계;

   상기 제어 신호가 제어 게이트 이외의 논리 소자를 만나면 버퍼인지 인버터인지 그 외의 논리 소자인지를 판단하여 버퍼이면 경로 추적을 재시행하고 인버터이면 제어 신호를 반전하여 경로 추적을 재시행하고 그 외의 논리 소자를 만나면 에러로 판단하는 제 3 단계;

   상기 제 2단계와 상기 제 3 단계에서 에러로 판단되면 에러출력을 통보하는 제 4 단계를 구비하는 설계된 회로의 전원 차단 기능 체크 방법.
2. 제 1항에 있어서, 상기 제 2 단계는

   상기 제어 게이트는 전원 차단 모드로 동작 시 제어 신호와 전원 차단 블록으로부터의 입력신호를 입력받아 '전원 차단 상태' 신호를 출력하는 것을 특징으로 하는 설계된 회로의 전원 차단 기능 체크 방법.