KR20060072890A - 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워엘브이에스 넷리스트 생성방법 - Google Patents

얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워엘브이에스 넷리스트 생성방법 Download PDF

Info

Publication number
KR20060072890A
KR20060072890A KR1020040111656A KR20040111656A KR20060072890A KR 20060072890 A KR20060072890 A KR 20060072890A KR 1020040111656 A KR1020040111656 A KR 1020040111656A KR 20040111656 A KR20040111656 A KR 20040111656A KR 20060072890 A KR20060072890 A KR 20060072890A
Authority
KR
South Korea
Prior art keywords
power
netlist
information
lvs
integrated circuit
Prior art date
Application number
KR1020040111656A
Other languages
English (en)
Inventor
김지형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040111656A priority Critical patent/KR20060072890A/ko
Publication of KR20060072890A publication Critical patent/KR20060072890A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

엘브이에스 넷리스트 생성방법은 넷리스트 및 파워 정보를 이용하여 엘브이에스 넷리스트를 생성하는 단계, 엘브이에스 넷리스트를 이용하여 리키지가 발생하였는지 여부를 판단하는 단계 및 리키지가 발생한 경우에 리키지 발생에 상응하여 엘브이에스 넷리스트를 수정하는 단계를 포함한다. 리키지가 발생하였는지 판단하여 파워 정보를 수정하는 등의 방법으로 엘브이에스 넷리스트를 수정함으로써 보다 정확한 엘브이에스 넷리스트를 생성할 수 있다.

Description

얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법{MULTI-POWER LVS NETLIST GENERATING METHOD FOR DESIGNING INTEGRATED CIRCUIT INCLUDING ALIVE POWER STRUCTURE}
도 1은 본 발명의 일 실시예에 따른 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법의 동작 흐름도이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 리키지 발생여부 판단을 수행하기 위한 셀들의 예를 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 엘브이에스 넷리스트 생성방법을 설명하기 위한 집적회로의 블록도이다.
* 도면의 주요부분에 대한 부호의 설명 *
S110 : 엘브이에스 넷리스트 생성단계
S120 : 리키지 발생여부 판단단계
S130 : 파워 정보 수정단계
본 발명은 반도체 집적회로의 엘브이에스(LVS; Layout-Versus-Schematic)에 관한 것으로, 특히 반도체 집적회로의 엘브이에스 검증을 위해서 설계자가 제공하여야 하는 엘브이에스 넷리스트(netlist) 제작방법에 관한 것이다.
일반적으로, 반도체 집적회로의 설계는 먼저 스키매틱 툴(schematic tool)에 의해 스키매틱 회로를 설계한다. 스키매틱 회로는 반도체 집적회로에 포함되는 각 소자들 및 소자들의 연결관계를 나타낸다. 다음에, 스키매틱 회로에 포함되는 각각의 소자들은 도전층, 반도체층 및 절연층과 같은 물질층 등의 패턴들로서 설계된다. 이후에, 각각의 패턴들이 수직 및 수평으로 배치되는 레이아웃이 설계된 후 레이아웃을 근거로 각각의 물질층을 적층(deposition) 및 패터닝(patterning)하는 과정을 반복하여 원하는 기능의 반도체 집적회로가 설계된다.
스키매틱 툴 등에 의해 반도체 집적회로의 스키매틱 회로가 작성되면, 스키매틱 툴로부터 제공되는 넷리스트(netlist)를 시뮬레이션 장치에 의해 시뮬레이션하여 반도체 집적회로의 동작을 점검한다. 시뮬레이션 결과가 만족스럽지 않으면 스키매틱 회로를 수정한다.
넷리스트(netlist)는 반도체 집적회로의 레이아웃을 작성함에 있어 이씨오(ECO; Engineering Change Order)과정 등을 거치면서 조금씩 수정될 수 있다.
레이아웃이 완성되면, 완성된 레이아웃이 설계된 스키매틱 회로의 특성을 잘 반영하여 작성되었는지를 테스트하는 엘브이에스(LVS; Layout Versus Schematic) 검증이 수행된다. 엘브이에스 검증은 말 그대로 레이아웃과 스키매틱을 비교하여 레이아웃이 잘 작성되었는지를 검증하는 것이다. 엘브이에스 검증을 위해서는 스키매틱 회로의 소자들 및 소자들 사이의 연결관계를 나타내는 넷리스트(netlist) 및 소자들 각각에 인가되는 파워 정보가 필요하다.
따라서, 엘브이에스 검증을 위해서 넷리스트(netlist) 및 파워 정보를 이용하여 엘브이에스 넷리스트(LVS netlist)가 생성된다. 이 때, 넷리스트는 이씨오 과정 등에서의 수정을 거친 넷리스트이다. 엘브이에스 검증은 이와 같이 생성된 엘브이에스 넷리스트와 레이아웃을 비교하여 레이아웃이 잘 작성되었는지를 검증한다.
모바일 어플리케이션 등의 휴대형 기기가 보편화되면서 얼라이브 파워(alive power) 구조를 포함하는 칩의 설계가 빈번해졌다. 얼라이브 파워 구조를 포함하는 칩은 전력절감을 위해 반드시 동작하여야하는 얼라이브 셀들에는 파워를 공급하고, 다른 셀들에는 파워를 오프시킬 수 있다. 따라서, 얼라이브 파워 구조를 포함하는 칩은 최소한의 셀들에만 파워를 공급하고 불필요한 셀들을 활성화시키는 데에 파워를 소비하지 아니함으로써 전력절감의 효과가 있어 휴대형 기기의 설계 등에 활발히 사용된다.
얼라이브 파워는 반드시 동작하여야하는 최소한의 셀들로 공급되는 파워이며, 노멀 파워는 기타 다른 셀들로 공급되는 파워이다. 노멀 파워가 오프된 경우에도 얼라이브 파워는 오프되지 아니하고 계속적으로 공급될 수 있다.
얼라이브 파워 구조를 포함하는 칩에 대한 엘브이에스 검증에 있어서 파워 기술은 매우 민감한 문제가 된다. 얼라이브 파워가 연결되어야 하는 셀에 오프파워 가 연결되면 회로동작에 치명적인 결과를 초래할 수 있다. 반대로, 오프파워가 연결되어야 하는 셀에 얼라이브 파워가 연결되면 리키지(leakage)가 발생하여 파워소모가 증가하는 등의 문제점이 생길 수 있다.
상술한 바와 같이 레이아웃 과정을 거치면서 이씨오(ECO; Engineering Change Order)등을 통하여 넷리스트가 수정되고, 특히 얼라이브 파워 구조를 포함하는 멀티 파워 넷리스트 등의 경우에는 엘브이에스를 위한 엘브이에스 넷리스트의 파워 정보에 오류가 발생하는 경우가 빈번하였다.
엘브이에스 넷리스트의 파워 정보에 오류가 발생하면 잘못된 정보에 기반한 엘브이에스 검증을 수행하게 되어 엘브이에스 검증시 발생하는 오류가 엘브이에스 넷리스트 작성의 오류에 기반한 것인지 아니면 레이아웃 작성의 오류에 기반한 것인지 판단하기 어렵다. 따라서, 엘브이에스 넷리스트 작성을 반복하게 되어 칩의 제작기간이 길어지게 된다. 또한, 레이아웃의 오류와 엘브이에스 넷리스트 작성의 오류가 공교롭게 맞아떨어져서 엘브이에스 검증에 불구하고 오류를 검출하지 못할 수도 있다.
따라서, 특히 얼라이브 파워 구조를 포함하는 멀티 파워 엘브이에스 넷리스트 작성에 있어 정확한 파워 정보를 포함하는 등 오류를 줄인 엘브이에스 넷리스트의 작성이 절실하게 요구된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 정확한 엘브이에스 넷리스트를 생성할 수 있는 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법을 제공하는 것이다.
상기 목적을 달성하기 위한 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법은 넷리스트 및 파워 정보를 이용하여 엘브이에스 넷리스트를 생성하는 단계, 엘브이에스 넷리스트를 이용하여 리키지가 발생하였는지 여부를 판단하는 단계 및 리키지가 발생한 경우에 리키지 발생에 상응하여 엘브이에스 넷리스트를 수정하는 단계를 포함한다.
이 때, 넷리스트는 스키매틱 회로 작성 후에 스키매틱 툴 등으로부터 제공되는 것이다. 또한, 넷리스트는 반도체 집적회로의 레이아웃을 작성함에 있어 이씨오(ECO; Engineering Change Order)과정 등을 거치면서 수정된 것일 수 있다.
넷리스트와 엘브이에스 넷리스트는 서로 다른 대상을 지칭하는 것이다.
엘브이에스 넷리스트는, 넷리스트 외에 파워 정보를 포함한다. 파워 정보는 각 셀들에 인가되는 파워를 기술하는 정보이다.
엘브이에스 넷리스트를 수정하는 단계는 파워 정보를 수정하여 엘브이에스 넷리스트를 수정할 수 있다.
리키지가 발생하였는지 여부를 판단하는 단계는 각각의 셀마다 파워가 인가되는 상황에서 출력이 언노운 상태가 되는지 여부를 판단할 수 있다.
리키지가 발생하였는지 여부를 판단하는 단계는 핀의 이름 정보를 가지는 핀 파일, 핀 파일에 기술된 핀의 성질 및 핀에 인가되는 파워의 종류 정보를 가지는 핀 정보 파일 및 노멀 파워 오프 모드에서 플로팅이 전파되지 않도록 신호레벨을 잡아주는 제어신호에 대한 정보를 포함하는 제어신호 정보 파일을 이용하여 리키지 발생여부를 판단할 수 있다. 이 때, 얼라이브 파워는 반드시 동작하여야하는 최소한의 셀들로 공급되는 파워이며, 노멀 파워는 기타 다른 셀들로 공급되는 파워이다. 노멀 파워가 오프된 경우에도 얼라이브 파워는 오프되지 아니하고 계속적으로 공급될 수 있다.
멀티 파워 엘브이에스 넷리스트 생성방법은 모바일 칩의 설계에 사용될 수도 있다.
따라서, 엘브이에스 넷리스트 생성시의 오류를 줄일 수 있어 효과적으로 엘브이에스 검증을 수행할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법의 동작 흐름도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법은 먼저 넷리스트 및 파워 정보를 이용하여 엘브이에스 넷리스트를 생성한다(S110).
이 때, 넷리스트는 엘브이에스 넷리스트와는 구분되는 것으로 스키매틱 회로 작성 후에 스키매틱 툴 등으로부터 제공되는 것이다. 또한, 넷리스트는 반도체 집 적회로의 레이아웃을 작성함에 있어 이씨오(ECO; Engineering Change Order)과정 등을 거치면서 조금씩 수정된 것일 수 있다. 결과적으로 엘브이에스 넷리스트는 넷리스트 이외에 파워 정보를 포함한다. 이 때, 파워 정보는 각각의 셀들에 인가되는 파워에 관한 정보이다. 예를 들어, 파워 정보는 A셀에는 얼라이브 파워가 인가되고, B셀에는 노멀 파워가 인가된다는 정보를 포함한다.
이후에, 본 발명의 일 실시예에 따른 엘브이에스 넷리스트 생성방법은 리키지(leakage)가 발생하였는지 여부를 판단한다(S120).
이 때, 리키지가 발생하였는지 여부는 S110 단계에서 생성된 엘브이에스 넷리스트에 상응하는 집적회로에 리키지가 발생하였는지 여부이다.
리키지가 발생하였는지 여부는 노멀 파워는 오프되고 얼라이브 파워만이 온 된 상태에서 상기 리키지 발생여부를 판단할 수 있다. 이 때, 얼라이브 파워는 반드시 동작하여야하는 최소한의 셀들로 공급되는 파워이며, 노멀 파워는 기타 다른 셀들로 공급되는 파워이다. 노멀 파워가 오프된 경우에도 얼라이브 파워는 오프되지 아니하고 계속적으로 공급될 수 있다.
리키지가 발생하였는지 여부는 핀의 이름 정보를 가지는 핀 파일, 핀 파일에 기술된 핀의 성질 및 핀에 인가되는 파워의 종류 정보를 가지는 핀 정보 파일 및 노멀 파워 오프 모드에서 플로팅이 전파되지 않도록 신호레벨을 잡아주는 제어신호에 대한 정보를 포함하는 제어신호 정보 파일을 이용하여 리키지 발생여부를 판단할 수 있다.
리키지가 발생하였는지 여부는 각각의 셀마다 판단될 수 있다. 이 때, 각각 의 셀에 리키지가 발생하였는지 여부는 각각의 셀에 파워가 인가되는 상황에서 셀의 출력이 언노운(unknown)이 되는 경우가 있는지 여부로 판단할 수 있다. 셀의 출력이 고전압레벨이나 저전압레벨로 안정화되지 못한다는 것은 전원전압 측의 트랜지스터와 그라운드 측의 트랜지스터가 모두 열려서 전류가 새어나가고 있음을 의미하기 때문이다. 이와 같이 리키지가 발생하는 경우에는 회로의 파워 소모가 급격히 증가하게 된다. 이에 대한 상세한 설명은 후술한다.
다음에, 본 발명의 일 실시예에 따른 엘브이에스 넷리스트 생성방법은 리키지가 발생한 경우에 상기 리키지 발생에 상응하여 상기 파워 정보를 수정한다(S130).
리키지가 발생한 셀이 존재하는 경우에 이러한 셀에는 파워 기술에 오류가 있는 경우일 수 있다. 따라서, 리키지가 발생한 경우 파워 기술의 오류 여부를 판단하고 오류가 있는 경우 파워 정보를 수정한다.
예를 들어, S130단계는 리키지가 발생한 셀에 인가되는 파워를 노멀 파워로 바꿀 수 있다.
도 1에 도시된 예에서는 리키지가 발생한 경우에 파워 정보를 수정함으로써 엘브이에스 넷리스트를 수정하도록 하나, 본 발명의 기술사상은 이에 한하지 아니한다. 즉, 리키지가 발생한 경우에 파워 정보가 아닌 넷리스트를 수정함으로써 엘브이에스 넷리스트를 수정할 수도 있다.
도 1에 도시된 본 발명의 일 실시예에 따른 엘브이에스 넷리스트 생성방법은 S130단계에서 파워 정보를 수정한 이후에 다시 S110단계로 돌아가서 엘브이에스 넷 리스트를 생성한다. 이러한 과정은 정확한 엘브이에스 넷리스트가 생성될 때까지 계속된다.
도 1에 도시된 엘브이에스 넷리스트 생성방법은 특히 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성시에 파워 기술에 대한 오류가 발생하는 경우가 많기 때문에 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성에 효과적으로 사용될 수 있다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 리키지 발생여부 판단을 수행하기 위한 셀들의 예를 나타내는 블록도이다.
도 2a는 2입력 논리곱 게이트(AND gate)를 나타낸 블록도이다.
도 2a를 참조하면, 2입력 논리곱 게이트는 파워단자들(VDD, VSS)을 통하여 셀에 파워를 공급받는다. 파워가 인가되는 경우에 출력단자(C)에 언노운이 발생하는 경우에 리키지가 발생하는 것으로 볼 수 있다. 2입력 논리곱 게이트는 그 입력 중 하나가 논리 '0'으로 잡히게 되면 다른 입력에 상관없이 출력이 논리 '0'으로 된다. 따라서, 도 2a에 도시된 2입력 논리곱 게이트에 리키지가 발생하는 경우를, 예를 들어 하기 표 1과 같이 정리할 수 있다.
VDD A B C
on z/x 1 x
on 1 z/x x
on z/x z/x x

상기 표 1에서 VDD, A, B 및 C는 각각 도 2a에 도시된 단자들을 나타낸다. 상기 표 1에서 VDD에 on으로 표시된 것은 도 2a에 도시된 파워단자들(VDD, VSS)을 통하여 셀에 파워가 인가되는 것을 나타낸다. 상기 표 1에서 z는 그 단자가 하이 임피던스 상태임을 나타내고, 1은 그 단자가 논리 '1'로 잡혀있음을 나타내며, x는 그 단자가 언노운(unknown) 상태임을 나타낸다.
도 2a에 도시된 논리곱 게이트는 상기 표 1에 정리된 것과 같은 상황에서 리키지가 발생하는 것으로 볼 수 있다.
도 2b는 2입력 논리합 게이트(OR gate)를 나타낸 블록도이다.
도 2b를 참조하면, 2입력 논리합 게이트는 파워단자들(VDD, VSS)을 통하여 셀에 파워를 공급받는다. 파워가 인가되는 경우에 출력단자(C)에 언노운이 발생하는 경우에 리키지가 발생하는 것으로 볼 수 있다. 2입력 논리합 게이트는 그 입력 중 하나가 논리 '1'로 잡히게 되면 다른 입력에 상관없이 출력이 논리 '1'로 된다. 따라서, 도 2b에 도시된 2입력 논리합 게이트에 리키지가 발생하는 경우를, 예를 들어 하기 표 2와 같이 정리할 수 있다.
VDD A B C
on z/x 0 x
on 0 z/x x
on z/x z/x x

상기 표 2에서 VDD, A, B 및 C는 각각 도 2b에 도시된 단자들을 나타낸다. 상기 표 2에서 VDD에 on으로 표시된 것은 도 2b에 도시된 파워단자들(VDD, VSS)을 통하여 셀에 파워가 인가되는 것을 나타낸다. 상기 표 2에서 z는 그 단자가 하이 임피던스 상태임을 나타내고, 0은 그 단자가 논리 '0'으로 잡혀있음을 나타내며, x는 그 단자가 언노운(unknown) 상태임을 나타낸다.
도 2b에 도시된 논리합 게이트는 상기 표 2에 정리된 것과 같은 상황에서 리키지가 발생하는 것으로 볼 수 있다.
도 2c는 1입력 버퍼(buffer)를 나타낸 블록도이다.
도 2c를 참조하면, 1입력 버퍼는 파워단자들(VDD, VSS)을 통하여 셀에 파워를 공급받는다. 파워가 인가되는 경우에 출력단자(B)에 언노운이 발생하는 경우에 리키지가 발생하는 것으로 볼 수 있다. 1입력 버퍼는 그 입력이 논리 '1'로 잡히게 되면 출력이 논리 '0'으로 되고, 입력이 논리 '0'으로 잡히게 되면 출력이 논리 '1'로 된다. 따라서, 도 2c에 도시된 버퍼에 리키지가 발생하는 경우를, 예를 들어 하기 표 3과 같이 정리할 수 있다.
VDD A B
on z/x x

상기 표 3에서 VDD, A 및 B는 각각 도 2c에 도시된 단자들을 나타낸다. 상기 표 3에서 VDD에 on으로 표시된 것은 도 2c에 도시된 파워단자들(VDD, VSS)을 통하여 셀에 파워가 인가되는 것을 나타낸다. 상기 표 3에서 z는 그 단자가 하이 임피 던스 상태임을 나타내고, x는 그 단자가 언노운(unknown) 상태임을 나타낸다.
도 2c에 도시된 버퍼는 상기 표 3에 정리된 것과 같은 상황에서 리키지가 발생하는 것으로 볼 수 있다.
도 3은 본 발명의 일 실시예에 따른 엘브이에스 넷리스트 생성방법을 설명하기 위한 집적회로의 블록도이다.
도 3을 참조하면, 집적회로는 얼라이브 모듈(310) 및 오프 모듈(320)을 포함한다. 얼라이브 모듈(310)은 얼라이브 파워가 인가되는 모듈이고, 오프 모듈(320)은 오프 파워가 인가되는 모듈이다.
전력 소모를 줄이기 위해, 얼라이브 파워만이 공급되고 노멀 파워는 오프된다. 이러한 경우에 얼라이브 파워를 공급받는 얼라이브 모듈에서 리키지가 발생하는 경우가 생긴다. 상기한 표 1, 표 2 및 표 3을 참조하면 도 3에 도시된 집적회로에서 논리합 게이트(311), 버퍼(313), 버퍼(314) 및 논리곱 게이트(315)에서 리키지가 발생하는 것을 알 수 있다. 즉, 얼라이브 파워가 공급되는 경우에 논리합 게이트(311), 버퍼(313), 버퍼(314) 및 논리곱 게이트(315)의 출력이 언노운 상태가 된다. 참고로, 도 3에서 오프된 노멀 파워를 공급받는 셀들(321, 322)은 출력쪽에 플로팅(floating)이 발생하며, 이 플로팅이 뒤의 셀로 입력된다.
예를 들어, 도 3에 도시된 집적회로에서 리키지가 발생하는 셀들인 논리합 게이트(311), 버퍼(313), 버퍼(314) 및 논리곱 게이트(315)에 얼라이브 파워가 아닌 노멀 파워가 인가되면 도 3에 도시된 집적회로에서 리키지가 발생하지 않게 된다. 이와 같이, 엘브이에스 넷리스트를 이용하여 리키지의 발생여부를 검사하고, 리키지가 발생한 경우에 파워 정보를 수정하는 등의 방법으로 엘브이에스 넷리스트를 수정하는 과정을 반복하여 보다 정확한 엘브이에스 넷리스트를 생성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명의 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법은 엘브이에스 넷리스트에 포함된 오류를 수정할 수 있어 오류 없는 정확한 엘브이에스 넷리스트를 생성할 수 있다. 정확한 엘브이에스 넷리스트를 생성함으로써 엘브이에스 검증과정에서 오류가 발생하면 바로 레이아웃의 오류 수정을 위한 조치를 취할 수 있다. 따라서, 효과적인 엘브이에스 검증을 수행할 수 있고, 엘브이에스 검증 시간을 획기적으로 단축할 수 있을 뿐만 아니라 레이아웃의 오류를 수정하고자 하는 엘브이에스 검증의 취지를 살릴 수 있다.

Claims (7)

  1. 넷리스트 및 파워 정보를 이용하여 엘브이에스 넷리스트를 생성하는 단계;
    상기 엘브이에스 넷리스트를 이용하여 리키지가 발생하였는지 여부를 판단하는 단계; 및
    상기 리키지가 발생한 경우에 상기 리키지 발생에 상응하여 상기 엘브이에스 넷리스트를 수정하는 단계를 포함하는 것을 특징으로 하는 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법.
  2. 제 1 항에 있어서,
    상기 엘브이에스 넷리스트를 수정하는 단계는 상기 파워 정보를 수정하여 상기 엘브이에슨 넷리스트를 수정하는 것을 특징으로 하는 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법.
  3. 제 2 항에 있어서,
    상기 리키지가 발생하였는지 여부를 판단하는 단계는 각각의 셀마다 리키지 발생여부를 판단하는 것을 특징으로 하는 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법.
  4. 제 3 항에 있어서,
    상기 리키지가 발생하였는지 여부를 판단하는 단계는 노멀 파워는 오프되고 얼라이브 파워만이 온 된 상태에서 상기 리키지 발생여부를 판단하는 것을 특징으로 하는 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법.
  5. 제 4 항에 있어서,
    상기 리키지가 발생하였는지 여부를 판단하는 단계는 각각의 셀마다 파워가 인가되는 상황에서 출력이 언노운 상태가 되는지 여부를 판단하는 것을 특징으로 하는 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법.
  6. 제 5 항에 있어서,
    상기 리키지가 발생하였는지 여부를 판단하는 단계는
    핀의 이름 정보를 가지는 핀 파일;
    상기 핀 파일에 기술된 핀의 성질 및 핀에 인가되는 파워의 종류 정보를 가지는 핀 정보 파일; 및
    노멀 파워 오프 모드에서 플로팅이 전파되지 않도록 신호레벨을 잡아주는 제어신호에 대한 정보를 포함하는 제어신호 정보 파일을 이용하여 리키지 발생여부를 판단하는 것을 특징으로 하는 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법.
  7. 제 6 항에 있어서,
    상기 멀티 파워 엘브이에스 넷리스트 생성방법은 모바일 칩의 설계에 사용되는 것을 특징으로 하는 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워 엘브이에스 넷리스트 생성방법.
KR1020040111656A 2004-12-24 2004-12-24 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워엘브이에스 넷리스트 생성방법 KR20060072890A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040111656A KR20060072890A (ko) 2004-12-24 2004-12-24 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워엘브이에스 넷리스트 생성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111656A KR20060072890A (ko) 2004-12-24 2004-12-24 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워엘브이에스 넷리스트 생성방법

Publications (1)

Publication Number Publication Date
KR20060072890A true KR20060072890A (ko) 2006-06-28

Family

ID=37166027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111656A KR20060072890A (ko) 2004-12-24 2004-12-24 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워엘브이에스 넷리스트 생성방법

Country Status (1)

Country Link
KR (1) KR20060072890A (ko)

Similar Documents

Publication Publication Date Title
US5682320A (en) Method for electronic memory management during estimation of average power consumption of an electronic circuit
JP3853576B2 (ja) 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記載した記録媒体
US7669165B2 (en) Method and system for equivalence checking of a low power design
US7693676B1 (en) Low power scan test for integrated circuits
US7863971B1 (en) Configurable power controller
US20070050740A1 (en) Method and System for Performing Functional Formal Verification of Logic Circuits
US20130002287A1 (en) Apparatus for improving reliability of electronic circuitry and associated methods
EP3239865A1 (en) Method for analyzing ir drop and electromigration of ic
JP2000305961A (ja) セルライブラリデータベースおよび設計支援装置
US8255859B2 (en) Method and system for verification of multi-voltage circuit design
US11082044B2 (en) Integrated circuit including power gating cell
US7092838B1 (en) Method and apparatus for the analysis and optimization of variability in nanometer technologies
JP2012143000A (ja) プログラマブル・ゲートアレイ部を備えたマスクプログラマブル論理装置
US10223485B2 (en) Reliability verification based on combining voltage propagation with simulation
US8928381B1 (en) Spare cell strategy using flip-flop cells
JP2010257164A (ja) 半導体集積回路装置の設計方法およびプログラム
US6618311B1 (en) Zero power fuse sensing circuit for redundancy applications in memories
US7415685B2 (en) Method of verifying the power off effect of a design entity at register transfer level and method of modeling the power off effect
CN111488722A (zh) 一种全定制低漏电数字电路标准单元设计方法
KR20060072890A (ko) 얼라이브 파워 구조를 가진 집적회로 설계용 멀티 파워엘브이에스 넷리스트 생성방법
JP4999379B2 (ja) 半導体集積回路設計方法、半導体集積回路設計装置
Crop et al. Design automation methodology for improving the variability of synthesized digital circuits operating in the sub/near-threshold regime
Mirza-Aghatabar et al. Theory of redundancy for logic circuits to maximize yield/area
WO2022115757A1 (en) Poly-bit cells
Dhia et al. A defect-tolerant area-efficient multiplexer for basic blocks in SRAM-based FPGAs

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination