CN117952064A - 用于版图的多重图形化方法、电子设备及存储介质 - Google Patents
用于版图的多重图形化方法、电子设备及存储介质 Download PDFInfo
- Publication number
- CN117952064A CN117952064A CN202410341220.4A CN202410341220A CN117952064A CN 117952064 A CN117952064 A CN 117952064A CN 202410341220 A CN202410341220 A CN 202410341220A CN 117952064 A CN117952064 A CN 117952064A
- Authority
- CN
- China
- Prior art keywords
- layout
- correction
- location
- focus
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 167
- 238000000059 patterning Methods 0.000 title claims abstract description 36
- 238000003860 storage Methods 0.000 title claims abstract description 14
- 238000012937 correction Methods 0.000 claims abstract description 82
- 238000013461 design Methods 0.000 claims abstract description 41
- 230000003287 optical effect Effects 0.000 claims abstract description 17
- 238000004088 simulation Methods 0.000 claims description 18
- 238000012795 verification Methods 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 4
- 238000012356 Product development Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000007689 inspection Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000004040 coloring Methods 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000002790 cross-validation Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本公开的示例实施例涉及用于版图的多重图形化方法、电子设备及存储介质。用于版图的多重图形化方法包括:对版图进行光学邻近校正,以生成校正版图;基于工艺窗口对校正版图进行分析,以确定校正版图中存在校正错误的第一位置;对校正版图进行多重图形化设计规则检查,以确定违反多重图形化设计规则的第二位置;基于第一位置与第二位置的比较而确定拆分关系,其中拆分关系指示第二位置中与第一位置不重合的第三位置处的邻近图形无需拆分;以及基于拆分关系对校正版图进行拆分。本公开的实施例能够提高版图修正效率,缩短产品开发周期。
Description
技术领域
本公开的实施例主要涉及半导体领域,并且更具体地,涉及用于版图的多重图形化方法、电子设备及存储介质。
背景技术
随着半导体集成电路工业的快速发展,在集成电路设计和制造过程中,希望降低集成电路所占面积,以提供更具竞争力的产品。为此,目前的方案中通常会对原始版图进行一定比例的微缩处理。微缩处理过程中需要利用多重图形化技术对版图进行拆分。
实践中,利用多重图形化技术对版图进行拆分可能面临难以拆分或者拆分后制造成本过高等问题,由此导致需要重新设计版图,从而浪费时间,延缓产品开发进程。
发明内容
根据本公开的示例实施例,提供了一种用于版图的多重图形化方案,以至少部分克服上述或者其他潜在缺陷。
在本公开的第一方面,提供一种用于版图的多重图形化方法,该方法包括:对版图进行光学邻近校正,以生成校正版图;基于工艺窗口对校正版图进行分析,以确定校正版图中存在校正错误的第一位置;对校正版图进行多重图形化设计规则检查,以确定违反多重图形化设计规则的第二位置;基于第一位置与第二位置的比较而确定拆分关系,其中拆分关系指示第二位置中与第一位置不重合的第三位置处的邻近图形无需拆分;以及基于拆分关系对校正版图进行拆分。本公开的实施例的方案能够提高版图修正的效率,缩短产品开发周期。
在本公开的第二方面,提供了一种电子设备。该电子设备包括处理器以及与处理器耦合的存储器,存储器具有存储于其中的指令,指令在被处理器执行时使设备执行动作。该动作包括:对版图进行光学邻近校正,以生成校正版图;基于工艺窗口对校正版图进行分析,以确定校正版图中存在校正错误的第一位置;对校正版图进行多重图形化设计规则检查,以确定违反多重图形化设计规则的第二位置;基于第一位置与第二位置的比较而确定拆分关系,其中拆分关系指示第二位置中与第一位置不重合的第三位置处的邻近图形无需拆分;以及基于拆分关系对校正版图进行拆分。
在一些实施例中,基于工艺窗口对校正版图进行分析以确定校正版图中存在校正错误的第一位置包括:利用后光学邻近校正校验技术对校正版图进行分析以确定第一位置,其中后光学邻近校正校验技术包括对版图进行修正偏差检查。
在一些实施例中,对版图进行修正偏差检查包括:检查校正版图中的桥接和断线。
在一些实施例中,利用后光学邻近校正校验技术对校正版图进行分析以确定第一位置包括:在工艺窗口的边缘工艺条件下对桥接和断线进行检查。
在一些实施例中,利用后光学邻近校正校验技术对校正版图进行分析以确定第一位置包括:基于光刻参数中的焦深和能量变化以及基于所述变化的仿真结果确定针对桥接和断线的校正错误。
在一些实施例中,基于光刻参数中的焦深和能量的变化以及基于所述变化的仿真结果确定针对桥接和断线的校正错误包括:
确定在将以下各项分别作为光刻模型的输入的情况下的各个仿真结果,以基于各个仿真结果确定针对桥接和断线的校正错误:
将焦深的值从中心焦深值增大第一焦深阈值,并且将能量的值从中心能量值增大第一能量阈值;
将焦深的值从中心焦深值减小第一焦深阈值,并且将能量的值从中心能量值增大第一能量阈值;
将焦深的值从中心焦深值减小第一焦深阈值,并且将能量的值从中心能量值减小第一能量阈值;
将焦深的值从中心焦深值增大第一焦深阈值,并且将能量的值从中心能量值减小第一能量阈值。
在一些实施例中,基于第一位置与第二位置的比较确定拆分关系包括:将校正版图中的第三位置处的邻近图形标记为同一种颜色,以指示第三位置处的邻近图形无需拆分。
在一些实施例中,基于所述第一位置与所述第二位置的比较而确定拆分关系包括:解除所述第三位置处的图形已有的拆分关系,以使得所述第三位置处的图形获得其他拆分关系。
在一些实施例中,版图是经微缩的版图。
在本公开的第三方面中,提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现根据本公开的第一方面的方法。
本公开实施例的方案,能够提高版图修正的效率,节省业界因为考虑多重图形化技术所必须遵循的设计规则而进行版图重新设计所带来的工期延长和产品延缓上市问题,本方案极大的缩短产品从设计到市场的时间。
应当理解,发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征,亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明,本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中,相同或相似的附图标注表示相同或相似的元素,其中:
图1示出了本公开的实施例能够在其中实现的示例环境的示意图;
图2示出了根据本公开的一些实施例的用于版图的多重图形化方法的流程图;
图3示出了根据本公开的一些实施例的后OPC校验项目的示意图;
图4示出了根据本公开的一些实施例的用于版图的多重图形化方法中的工艺窗口检测的示意图;
图5示出了根据本公开的一些实施例的展示多重图形化的拆分关系的变化的示意图;
图6示出了能够实施本公开的多个实施例的计算设备的框图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例,然而应当理解的是,本公开可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是,本公开的附图及实施例仅用于示例性作用,并非用于限制本公开的保护范围。
在本公开的实施例的描述中,术语“包括”及其类似用语应当理解为开放性包含,即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如前面所提到的,随着半导体集成电路工业快速发展,希望降低集成电路所占面积,以提供更具竞争力的产品,由此需要对原始版图进行微缩处理。具体而言,集成电路芯片的制造技术不断向前快速推进,例如从14nm技术推进到7nm技术,这种进步称为工艺技术节点的进步。
随着工艺技术节点的进步,半导体制造商会面临各式各样的困难,最直接的部分就是设计图形的一步步的微缩。在微缩的过程中,如何把正确的设计图形转移到硅晶圆上面是一个巨大的挑战。无论是逻辑工艺还是存储工艺,当设计版图微缩到一定程度的情况下,通常需要采用多重图形技术(Multi-Patterning Technologies,简称为MPT)。一般而言,采用多重图形化技术必须符合特定的设计规则,通常需要对芯片重新设计,特别是后端导线层次的重新绕线等。
在既有的设计版图上直接应用目前的多重图形化技术是行不通的,因为既有版图在设计时通常不会考虑多重图形化技术所必须遵循的设计规则。产业界的通常做法是直接重新设计版图,由此需要大量的时间,延缓产品的开发和上市,甚至最后失去市场机遇。这种情况常见于存储芯片的不断微缩,以及逻辑芯片的半节点情况。
传统方案中,微缩(例如设计图形缩小百分之90、95等)过程中会用到多重图形化方案来拆分版图。传统方案中,拆分通常根据多重图形化规则来进行拆分,具体按照图形的几何意义(物理意义)的邻近程度进行拆分。这可能会限制拆分自由度,造成难以拆分或者拆分后导致成本过高,从而需要重新设计版图,造成时间上的浪费,影响产品的开发及上市进程。
有鉴于此,本公开提供了一种改进的方案。
根据本公开的实施例,提供了一种用于版图的多重图形化方法,包括:对版图进行光学邻近校正,以生成校正版图;基于工艺窗口对校正版图进行分析,以确定校正版图中存在校正错误的第一位置;对校正版图进行多重图形化设计规则检查,以确定违反多重图形化设计规则的第二位置;基于第一位置与第二位置的比较而确定拆分关系,其中拆分关系指示第二位置中与第一位置不重合的第三位置处的邻近图形无需拆分;以及基于拆分关系对校正版图进行拆分。本公开的实施例的方案通过多重图形化设计规则与工艺窗口问题相结合,能够提高版图修正效率,加快开发进程,节省业界因为考虑多重图形化技术所必须遵循的设计规则而进行版图重新设计所带来的工期延长和产品延缓上市问题,本方案极大的缩短产品从设计到市场的时间。
多重图形化的目的是获得足够得以量产的工艺窗口,因此本方案的目的是进行拆分的“相邻”图形,并不是几何意义上的邻近,而是工艺意义上的邻近。本领域技术人员可以理解的是,如果相邻图形之间的距离小于某一预定值,即认为相邻图形距离几何意义上的邻近,需要将其放到两块不同的掩模上去,这就是所谓几何意义上的邻近。如果相邻图形在工艺意义上来说无法实施拆分,换言之,无法解析,这就真正需要对其实施拆分。
如果能够把工艺意义上并不“邻近”的图形排斥在拆分要求之外,就能够给设计版图的拆分提供更多的自由度,甚至可以在没有重新设计版图的情况下引入多重图形化技术,极大缩短产品上市的时间。
为此,本公开的一些实施例中,应用多重图形化过技术时,在拆分过程中不仅仅考虑几何意义上的邻近,还考虑工艺意义上的邻近。具体而言,某些图形在几何意义上虽然邻近,按照通常的多重图形化拆分规则应该进行拆分从而将两个相邻图形放到不同的层中,但是实际工艺中这两个相邻图形可以在同一层中制作出来,这种情况下就无需拆分了。从而减少了需要拆分的图形的数量,降低了拆分难度,或者说增大了拆分自由度,由此无需重新设计版图。
本公开的一些实施例中,工艺意义上的邻近是通过检测版图中是否存在工艺窗口问题而实现的。工艺窗口,是本领域通用术语,也称工艺容限,是一个工艺范围,具体指的是保证掩模图形能正确复制到硅片上的曝光剂量和离焦量(焦深)范围,它主要包含三个方面的信息:成像精确度、曝光度和焦深。后文结合具体的检测项目确定版图中是否存在工艺窗口问题。
以下将参照附图来具体描述本公开的实施例。首先参考图1,其示出了本公开的多个实施例能够在其中实现的示例环境100的示意图。如图1所示,示例环境100中包括计算装置110、客户端120。
在一些实施例中,计算装置110可以与客户端120进行交互。例如,计算装置110可以接收来自客户端120的输入消息,并向客户端120输出反馈消息。在一些实施例中,来自客户端120的输入消息可以是版图数据,例如微缩版图数据。计算装置110可以针对版图数据进行运算处理。计算装置110可以相应的处理结果输出到客户端120。
在一些实施例中,计算装置110可以包括但不限于个人计算机、服务器计算机、手持或膝上型设备、移动设备(诸如移动电话、个人数字助理PDA、媒体播放器等)、消费电子产品、小型计算机、大型计算机、云计算资源等。
应当理解,仅出于示例性的目的描述示例环境100的结构和功能并不旨在限制本文所描述主题的范围。本文所描述主题可以在不同的结构和/或功能中实施。
上文描述的技术方案仅用于示例,而非限制本公开。应理解,示例环境100还可以具有其他多种实施方式。为了更清楚地解释本公开方案的原理,下文将参考图2来更详细描述。
图2示出了根据本公开的一些实施例的方法200的流程图。例如,方法200可以由如图1所示的计算装置110来实施。应当理解,方法200还可以包括未示出的附加框和/或可以省略所示出的某些框。本公开的范围在此方面不受限制。
在框202处,对版图进行光学邻近校正,以生成校正版图。在一些实施例中,对版图进行光学邻近校正(Optical Proximity Correction,简称OPC)可以采用通常的OPC校正方法。版图可以是经微缩的版图。例如,微缩到90%、95%的版图,等等。简单来说,微缩基本上就是一个图形缩小的过程,通过微缩能够使得同样功能的芯片以更小的面积实现,从而降低芯片的体积,节省空间。应该理解,本公开的实施例不限于此,在一些实施例中,版图也可以是未经微缩的版图,也可以是甚至尺寸缩减一半的版图。应该理解,可以根据实际需要对相应的版图应用本公开实施例的方法。
在框204处,基于工艺窗口对校正版图进行分析,以确定校正版图中存在校正错误的位置(可称为第一位置)。在一些实施例中,可在不同的工艺窗口条件下对校正版图进行分析,以确定校正版图中存在校正错误的位置。若发现存在校正错误的位置,则称所述位置处存在工艺窗口问题。换言之,通过基于工艺窗口对校正版图进行分析,来查找其中存在工艺窗口问题的一个或多个位置。例如,在某个位置发现存在桥接(bridge)和断线(pinch)等校正错误,则确定该位置处存在工艺窗口问题。可以对查找到存在工艺窗口问题的位置进行标记。
在一些实施例中,对校正版图进行分析以确定校正版图中存在工艺窗口问题的位置可利用后OPC校正校验技术对版图进行分析来实现。后光学邻近校正校验技术可包括对校正版图进行修正偏差检查等。应该理解,本公开的实施例不限于此,而是可以通过其他技术进行分析。
如前面所提到的,工艺窗口是一个工艺范围,相当于有一定波动范围的条件,通常用焦深以及能量这两个参数表示。比如中心条件下,不存在桥接或断线,而由于焦深以及能量的波动可能导致产生桥接和断线。这就表明对于桥接和断线这两个参数来说存在工艺窗口问题。检查出来的位置就需要拆分到不同层中。
下面结合图3进行描述。图3示出了根据本公开的一些实施例的后OPC校验项目的示意图。通常后OPC校验会涉及到很多项目,图3左侧的表格中示出了一些常见的后OPC结果校验项目。如图3中左侧的表格中所示,通常需要检查的项目主要包括:结构性检查;版图规则检查;修正偏差检查;辅助曝光图形检查;特殊位置信号检查;交叉验证检查。其中,修正偏差检查又包括:断线、桥接、关键尺寸的偏差以及单边修正偏差等。
一般而言,多重图形化技术要解决的主要是断线和桥接这两个项目的问题。因此,鉴于多重图形化技术的特点,本公开的一些实施例中仅针对断线和桥接进行检查,即,仅仅需要考量桥接和断线这两种修正错误即可。但分析必须基于工艺窗口,而不仅仅是单纯的单工艺条件。在一些实施例中,如图3右侧的表格中所示,此处修正偏差检查可仅检查断线和桥接,以确定其是否存在工艺窗口问题。以此方式,能够节约运算时间。
继续参见图2。在一些实施例中,利用后光学邻近校正校验技术对版图进行分析,可通过在工艺窗口的边缘工艺条件下对桥接和断线进行检查来实现,以此确定第一位置。即,在实际的操作过程中,结合具体需要,可以将所要检查的工艺条件简化为只检查边缘工艺条件。边缘工艺条件是从中心工艺条件(最佳工艺条件)进行最大许可的偏离所得。
各个校验项目都是在某种工艺条件下进行的,本公开的实施例中,边缘工艺条件指的是下文所述“工艺窗口”边缘的某个工艺条件。也就是说针对“断线”这个检查项目而言,在正常的工艺流程中,可以在中心工艺条件下进行检查,也可以在工艺窗口边缘的某个工艺条件进行检查。在一些实施例中,则只需要在工艺窗口的边缘工艺条件进行检查即可。由于无需检查所有的条件,从而简化工艺流程,快速确定工艺窗口问题,节约了时间。
通常,在仿真情况下,需要确认工艺窗口中的所有条件都符合要求。假设最终的仿真结果可以用CD来表示,其中CD(此处以关键尺寸CD为例)表示最后要检测的指标因focus(焦深)和dose(能量)的变动而产生的结果。中心工艺条件设置的值可以理解为(focus,dose) = (0, 0),这个值也是通常所采用的工艺设置。但实际上工艺会发生波动,实际的(focus, dose)数值会和中心值有个偏离。为了保证在一定程度偏离下的结果仍然满足要求,那么就需要针对相关的CD(focus, dose)进行仿真计算,考量它在所述偏离的情况下的具体数据。如果CD(focus, dose)在角条件(corner condition)上的仿真结果仍然符合要求,则说明在这些角条件之内的工艺条件都符合要求。这个许可的偏离,就是前面提到的“工艺窗口”。
在一些实施例中,利用后光学邻近校正校验技术对版图进行分析可包括:基于光刻参数中的焦深和能量的变化以及基于所述变化的仿真结果确定针对桥接和断线的校正错误。焦深和能量可以以各种方式而变化。
下面结合图4进行描述。图4示出了根据本公开的一些实施例的用于版图的多重图形化方法中的工艺窗口检测的示意图。图4中左侧的表格示出了通常工艺窗口的检查,其中包括9个括号,每个括号中包括加号“+”、减号“-”以及0这三者中的两个。其中的加号表示对参数增加预定值,减号表示对参数减小预定值。例如,在一些实施例中,每个括号中的左侧值表示焦深(focus),右侧值表示能量(dose)。表中的(0,0)表示中心值。可见,通常的工艺窗口的检查需要对九个工艺条件进行检查,以确定这些工艺条件下的仿真结果。而在本公开的一些实施例中,如图4中右侧的表格中所示,简化为仅对四个条件进行检查。上述的四个条件包括:将焦深的值从中心焦深值增大第一焦深阈值,并且将能量的值从中心能量值增大第一能量阈值;将焦深的值从中心焦深值减小第一焦深阈值,并且将能量的值从中心能量值增大第一能量阈值;将焦深的值从中心焦深值减小第一焦深阈值,并且将能量的值从中心能量值减小第一能量阈值;以及将焦深的值从中心焦深值增大第一焦深阈值,并且将能量的值从中心能量值减小第一能量阈值。其中,中心能量值指的是预定的能量范围的中间值;中心焦深值指的是预定的焦深范围的中间值。针对桥接和断线这两种问题,只需要检查四个角的问题就可以确定是否存在问题。
在一些实施例中,前面所提到的,可基于光刻参数中的焦深和能量的变化以及基于所述变化的仿真结果确定针对桥接和断线的校正错误,这可通过以下方式来实现:确定在将上述四项的各项(四个条件)分别作为光刻模型的输入的情况下的各个仿真结果,以基于各个仿真结果确定针对桥接和断线的校正错误。换言之,确定针对桥接和断线是否存在工艺窗口问题。
如前面所提到的,通常工艺窗口的检查中,是要确认在这个工艺窗口中,所有的条件均符合要求。工艺窗口在光刻中可以简化为研究针对焦深和能量的波动,根据不同节点的工艺,会有这样的要求,例如,要求焦深在+/- 80nm之间、能量在+/- 5%之间波动时,最终工艺结果都需要符合要求。所以在后OPC版图的检查过程中,需要分析在极端条件的情况,比如焦深正向偏动80nm,且能量正向偏动5%。只有在这样的条件下仍然符合要求,才能通过后OPC版图检查步骤。所以此处的+/-是根据具体节点的工艺要求而确定的。
在本公开的一些实施例中,针对桥接和断线这两种检查项目(目标只是标识出问题位置),就只需要检查所要求工艺窗口的四个角上的条件(four corner condition)即可。应该理解,此处的实施例中针对桥接和断线这两种检查项目检查所工艺窗口的四个角上的条件的方案为示意性的,本公开的实施例不限于此,而是可以根据实际需要进行各种变化。
若检测到桥接与断线,则说明此处的工艺窗口存在问题,必须要在后续的拆分工作中,将出问题的图案(polygon,或者称为图形)和别的图案分开放在不同的掩模(Mask)上。换言之,要拆分到不同的层中。
在框206处,对校正版图进行多重图形化设计规则检查,以确定违反多重图形化设计规则的位置(称为第二位置)。在一些实施例中,可以采用通常的多重图形化设计规则检查方法对校正版图进行检查,以确定其中是否存在违反多重图形化设计规则的位置,并且可对确定出的违反规则的位置进行标记,具体过程此处不做详细说明。
在框208处,基于第一位置与第二位置的比较而确定拆分关系。拆分关系可指示第二位置中与第一位置不重合的位置(称为第三位置)处的邻近图形无需拆分。换言之,拆分关系可表明校正版图中违反多重图形化设计规则的第二位置中的某些位置由于并未出现工艺窗口问题,所以可不必进行拆分。以此方式,图形几何意义上虽然邻近,按照通常的拆分规则应该进行拆分从而将两个相邻图形放到不同的层中,但是实际工艺中可以在同一层中做出来,这种情况下就无需拆分。从而减少了需要拆分的图形,降低了拆分难度,避免了重新设计版图。
在一些实施例中,对在框204处确定的工艺窗口问题的位置与在框206处确定的违反多重图形化设计规则的位置进行比对。违反多重图形化设计规则但没有工艺窗口报错的位置(即该位置处没有发现工艺窗口问题)所涉及的图形则不用拆分。也就是说,根据设计规则本应该拆分,但是工艺上没有发现问题,就不必按照设计规则进行拆分。由此能够容易实现拆分。避免了需要重新设计版图,或者由于需要拆分到多层中而提高成本。
需要注意的是,本公开的一些实施例中实际上是采用了基于工艺的模型仿真结果来干预图形拆分的预着色或者拆分关系,这与既往的多重图形拆分技术是截然不同的。
在一些实施例中,基于第一位置与第二位置的比较确定拆分关系可包括:将校正版图中的第三位置处的图形标记为同一种颜色,以指示第三位置处的图形无需拆分。
在一些实施例中,基于所述第一位置与所述第二位置的比较而确定拆分关系可包括:解除第三位置处的图形已有的拆分关系,以使得第三位置处的图形获得其他拆分关系。通过本方案进行已有拆分的检查,在检查到不符合本申请的拆分规则时则解除已经设定的版图拆分关系,以便对已拆分的版图进行重新着色。
下面参照图5进行描述。图5示出了根据本公开的一些实施例的展示多重图形化的拆分关系的变化的示意图。
如图5所示,其中左侧的版图中示出了图形502、504和506。图中的箭头表明相邻的两个图形之间基于多重图形化规则检查而显示处于需要拆分的邻近关系。从图中可以看出,单纯按照多重图形拆分的规则,图形502、504和506相互之间必须两两分开,它们之间的拆分关系就是图上标注的双箭头,因此无法用两种颜色进行着色并且最终拆分成两块掩模。而其中右侧的版图中则示出了通过本公开一些实施例的方法而修改了拆分关系的图形502、504和506。可以看出,左侧版图中的图形502与图形506之间不存在双箭头。这表明图形502与图形506无需进行拆分。因此能够将该版图成功的拆分成两块可以实际用于生产的掩模,由此降低了拆分难度,或者说增大了拆分自由度。
下面继续参见图2进行描述。在框210处,基于拆分关系对校正版图进行拆分。也就是说,通过对多重图形化设计规则(几何意义上的规则)与实际工艺可行性进行综合考虑,而决定如何对相关图形进行拆分。如图5中修改后的拆分关系可知,图形502与图形506无需进行拆分,即可以放在同一个层中。
应当理解,附图仅为了示意性示出本公开实施例,并不用于限制本公开的方案。本公开实施例的还可以具有各种其他形式。
本公开的一些实施例中,按照通常的规则确定出版图中需要拆分的位置,另外找出版图中存在工艺窗口问题的位置(即工艺角度上需要拆分的位置),二者进行比较,将按照规则需要拆分但是没有工艺窗口报错的位置排斥在拆分要求之外,即确定为无需拆分,由此能够提高版图修正效率,加快开发进程,降低生产成本。
本公开的实施例中还公开了一种电子设备。该电子设备包括:处理器;以及与处理器耦合的存储器,存储器具有存储于其中的指令,指令在被处理器执行时使设备执行动作,动作包括:对版图进行光学邻近校正,以生成校正版图;基于工艺窗口对校正版图进行分析,以确定校正版图中存在校正错误的第一位置;对校正版图进行多重图形化设计规则检查,以确定违反多重图形化设计规则的第二位置;基于第一位置与第二位置的比较而确定拆分关系,其中拆分关系指示第二位置中与第一位置不重合的第三位置处的邻近图形无需拆分;以及基于拆分关系对校正版图进行拆分。
本公开的实施例中还公开了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现根据本公开的实施例的芯片缺陷分析方法。
本公开的实施例中,不仅仅基于多重图形化图形设计规则而进行版图的拆分。多重图形化图形设计规则是一个几何规则,它确定是几何上临近。实际拆分的过程中,并不是所有几何邻近都必须拆分。对图形进行拆分的关键目的是为了能够让每个图形都有解析,而且解析的时候满足工艺窗口条件。虽然拆分时可能违反了多重图形化设计规则,但是其实在工艺上是可行的,那也就是说真正遵循了核心要实现的目的。
除了前面所提到的,本公开实施例的方案还可以获得以下有益效果:能够配合集成电路芯片生产商,在面对微缩需要时,更快速的获得可量产的方案。对于存储芯片尤为关键,因为存储芯片往往是一个百分点、一个百分点地进行微缩,因此对工艺窗口极其敏感。此外,在逻辑芯片的半节点上也有重要的意义,逻辑工艺的半节点一般是将设计版图直接乘上95%或者90%来获得更多的芯片数目,而不会重新设计版图,当工艺窗口遇到问题时,本公开实施例的方法提供了新的技术解决方案。
图6示出了可以用来实施本公开的实施例的示例设备600的示意性框图。例如,图2中所示的计算装置110可以由设备600来实施。如图所示,设备600包括中央处理单元(CPU)601,其可以根据存储在只读存储器(ROM)602中的计算机程序指令或者从存储单元608加载到随机访问存储器(RAM)603中的计算机程序指令,来执行各种适当的动作和处理。在RAM603中,还可存储设备600操作所需的各种程序和数据。CPU 601、ROM 602以及RAM 603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。
设备600中的多个部件连接至I/O接口605,包括:输入单元606,例如键盘、鼠标等;输出单元607,例如各种类型的显示器、扬声器等;存储单元608,例如磁盘、光盘等;以及通信单元609,例如网卡、调制解调器、无线通信收发机等。通信单元609允许设备600通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理单元601执行上文所描述的各个方法和处理,例如方法200。例如,在一些实施例中,方法200可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元608。在一些实施例中,计算机程序的部分或者全部可以经由ROM 602和/或通信单元609而被载入和/或安装到设备600上。当计算机程序加载到RAM 603并由CPU 601执行时,可以执行上文描述的方法200中的一个或多个步骤。备选地,在其他实施例中,CPU 601可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行方法200。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如,非限制性地,可以使用的示范类型的硬件逻辑部件包括:场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)等等。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
此外,虽然采用特定次序描绘了各操作,但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行,或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下,多任务和并行处理可能是有利的。同样地,虽然在上面论述中包含了若干具体实现细节,但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地,在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。
Claims (11)
1.一种用于版图的多重图形化方法,包括:
对版图进行光学邻近校正,以生成校正版图;
基于工艺窗口对所述校正版图进行分析,以确定所述校正版图中存在校正错误的第一位置;
对所述校正版图进行多重图形化设计规则检查,以确定违反所述多重图形化设计规则的第二位置;
基于所述第一位置与所述第二位置的比较而确定拆分关系,其中所述拆分关系指示所述第二位置中与所述第一位置不重合的第三位置处的邻近图形无需拆分;以及
基于所述拆分关系对所述校正版图进行拆分。
2.根据权利要求1所述的方法,其中基于工艺窗口对所述校正版图进行分析以确定所述校正版图中存在校正错误的第一位置包括:
利用后光学邻近校正校验技术对所述校正版图进行分析以确定所述第一位置,其中所述后光学邻近校正校验技术包括对所述版图进行修正偏差检查。
3.根据权利要求2所述的方法,其中对所述版图进行修正偏差检查包括:检查所述校正版图中的桥接和断线。
4.根据权利要求3所述的方法,其中利用后光学邻近校正校验技术对所述校正版图进行分析以确定所述第一位置包括:
在所述工艺窗口的边缘工艺条件下对所述桥接和断线进行检查。
5.根据权利要求3所述的方法,其中利用后光学邻近校正校验技术对所述校正版图进行分析以确定所述第一位置包括:
基于光刻参数中的焦深和能量的变化以及基于所述变化的仿真结果确定针对所述桥接和所述断线的校正错误。
6.根据权利要求5所述的方法,其中基于光刻参数中的焦深和能量的变化以及基于所述变化的仿真结果确定针对所述桥接和所述断线的校正错误包括:
确定在将以下各项分别作为光刻模型的输入的情况下的各个仿真结果,以基于各个所述仿真结果确定针对所述桥接和所述断线的所述校正错误:
将所述焦深的值从中心焦深值增大第一焦深阈值,并且将所述能量的值从中心能量值增大第一能量阈值;
将所述焦深的值从所述中心焦深值减小所述第一焦深阈值,并且将所述能量的值从所述中心能量值增大所述第一能量阈值;
将所述焦深的值从所述中心焦深值减小所述第一焦深阈值,并且将所述能量的值从所述中心能量值减小所述第一能量阈值;以及
将所述焦深的值从所述中心焦深值增大所述第一焦深阈值,并且将所述能量的值从所述中心能量值减小所述第一能量阈值。
7.根据权利要求1所述的方法,其中基于所述第一位置与所述第二位置的比较确定拆分关系包括:
将所述校正版图中的所述第三位置处的图形标记为同一种颜色,以指示所述第三位置处的图形无需拆分。
8.根据权利要求1所述的方法,其中基于所述第一位置与所述第二位置的比较确定拆分关系包括:
解除所述第三位置处的图形已有的拆分关系,以使得所述第三位置处的图形获得其他拆分关系。
9.根据权利要求1至8中的任一项所述的方法,其中所述版图是经微缩的版图。
10.一种电子设备,包括:
处理器;以及
与处理器耦合的存储器,存储器具有存储于其中的指令,指令在被处理器执行时使设备执行动作,所述动作包括:
对版图进行光学邻近校正,以生成校正版图;
基于工艺窗口对所述校正版图进行分析,以确定所述校正版图中存在校正错误的第一位置;
对所述校正版图进行多重图形化设计规则检查,以确定违反所述多重图形化设计规则的第二位置;
基于所述第一位置与所述第二位置的比较而确定拆分关系,其中所述拆分关系指示所述第二位置中与所述第一位置不重合的第三位置处的邻近图形无需拆分;以及
基于所述拆分关系对所述校正版图进行拆分。
11.一种计算机可读存储介质,其上存储有计算机程序,程序被处理器执行时实现根据权利要求1-9中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410341220.4A CN117952064B (zh) | 2024-03-25 | 用于版图的多重图形化方法、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410341220.4A CN117952064B (zh) | 2024-03-25 | 用于版图的多重图形化方法、电子设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117952064A true CN117952064A (zh) | 2024-04-30 |
CN117952064B CN117952064B (zh) | 2024-07-09 |
Family
ID=
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090217224A1 (en) * | 2008-02-22 | 2009-08-27 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Method and system for mask design for double patterning |
CN101788760A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近校正规则的优化方法 |
US20120196230A1 (en) * | 2011-01-28 | 2012-08-02 | International Business Machines Corporation | Layout decomposition method and apparatus for multiple patterning lithography |
CN105825036A (zh) * | 2016-06-07 | 2016-08-03 | 中国科学院微电子研究所 | 一种版图设计规则的优化方法及系统 |
US20190087526A1 (en) * | 2017-09-20 | 2019-03-21 | Mentor Graphics Corporation | Hotspot Detection Based On Litho-Aware Machine Learning |
US20190188356A1 (en) * | 2017-12-20 | 2019-06-20 | Lihong Zhang | Process variation-aware sizing-inclusive analog layout retargeting with optical proximity correction |
CN116522849A (zh) * | 2023-04-23 | 2023-08-01 | 上海华力集成电路制造有限公司 | 通孔层多重版图拆分优化方法 |
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090217224A1 (en) * | 2008-02-22 | 2009-08-27 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Method and system for mask design for double patterning |
CN101788760A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近校正规则的优化方法 |
US20120196230A1 (en) * | 2011-01-28 | 2012-08-02 | International Business Machines Corporation | Layout decomposition method and apparatus for multiple patterning lithography |
CN105825036A (zh) * | 2016-06-07 | 2016-08-03 | 中国科学院微电子研究所 | 一种版图设计规则的优化方法及系统 |
US20190087526A1 (en) * | 2017-09-20 | 2019-03-21 | Mentor Graphics Corporation | Hotspot Detection Based On Litho-Aware Machine Learning |
US20190188356A1 (en) * | 2017-12-20 | 2019-06-20 | Lihong Zhang | Process variation-aware sizing-inclusive analog layout retargeting with optical proximity correction |
CN116522849A (zh) * | 2023-04-23 | 2023-08-01 | 上海华力集成电路制造有限公司 | 通孔层多重版图拆分优化方法 |
Non-Patent Citations (2)
Title |
---|
JAE-HYUN KANG ET AL: "Simulation based Post OPC Verification to Enhance Process Window, Critical Failure Analysis and Yield", SPIE 31ST INTERNATIONAL SYMPOSIUM ON ADVANCED LITHOGRAPHY, 31 December 2016 (2016-12-31), pages 1 - 9 * |
于丽贤;粟雅娟;韦亚一;: "一种新型双重图形技术拆分方法", 微纳电子技术, vol. 53, no. 04, 30 April 2016 (2016-04-30), pages 259 - 264 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4713962B2 (ja) | パターン作成方法及び半導体装置製造方法 | |
US7526748B2 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
US8930857B2 (en) | Mask data verification apparatus, design layout verification apparatus, method thereof, and computer program thereof | |
US20080115097A1 (en) | Properties In Electronic Design Automation | |
JP2007172497A (ja) | 集積回路レイアウト装置、その方法及びプログラム | |
US6996797B1 (en) | Method for verification of resolution enhancement techniques and optical proximity correction in lithography | |
JP2010127970A (ja) | 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム | |
CN114008620A (zh) | 对用于电子电路的曲线掩模的掩模规则检查 | |
JP4900013B2 (ja) | 検証方法及び検証装置 | |
US20110145770A1 (en) | Device Annotation | |
US6901569B2 (en) | Corrected mask pattern verification apparatus and corrected mask pattern verification | |
CN117952064B (zh) | 用于版图的多重图形化方法、电子设备及存储介质 | |
US6998205B2 (en) | Optical proximity correction method | |
US8103991B2 (en) | Semiconductor integrated circuit designing method, semiconductor integrated circuit designing apparatus, and recording medium storing semiconductor integrated circuit designing software | |
US8418116B2 (en) | Zone-based optimization framework for performing timing and design rule optimization | |
CN117952064A (zh) | 用于版图的多重图形化方法、电子设备及存储介质 | |
US20040191648A1 (en) | Method of testing mask pattern and program for doing the same | |
CN105892223B (zh) | 一种优化opc验证的方法 | |
KR101010754B1 (ko) | 반도체 집적회로 설계 방법 | |
CN113050365B (zh) | 光学邻近修正方法及系统、掩模版、设备与介质 | |
CN111104773B (zh) | 一种基于规则的曝光补偿方法 | |
US20100077364A1 (en) | Method and apparatus for designing an integrated circuit | |
TW202018508A (zh) | 測試系統與測試方法 | |
US8141027B2 (en) | Automated sensitivity definition and calibration for design for manufacturing tools | |
US11526651B1 (en) | Predictive antenna diode insertion in a macro having a clock mesh |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |