KR20040040821A - 반도체 소자의 게이트 형성방법 - Google Patents

반도체 소자의 게이트 형성방법 Download PDF

Info

Publication number
KR20040040821A
KR20040040821A KR1020020069117A KR20020069117A KR20040040821A KR 20040040821 A KR20040040821 A KR 20040040821A KR 1020020069117 A KR1020020069117 A KR 1020020069117A KR 20020069117 A KR20020069117 A KR 20020069117A KR 20040040821 A KR20040040821 A KR 20040040821A
Authority
KR
South Korea
Prior art keywords
film
layer
metal
gate
semiconductor device
Prior art date
Application number
KR1020020069117A
Other languages
English (en)
Inventor
김윤수
조광준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020069117A priority Critical patent/KR20040040821A/ko
Publication of KR20040040821A publication Critical patent/KR20040040821A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal

Abstract

본 발명은 게이트 절연막으로서 고유전막을 적용하는 경우 후속 열처리 공정에 의한 게이트 절연막의 유전 특성 저하를 방지하여 고집적화에 대응하는 게이트 절연막의 충분한 유전용량을 확보할 수 있는 반도체 소자의 게이트 형성방법을 제공한다.
본 발명은 반도체 기판 상에 고유전막의 게이트 절연막을 형성하는 단계; 게이트 절연막 상에 확산방지막을 형성하는 단계; 및 확산방지막 상에 게이트 물질막을 형성하는 단계를 포함하고, 게이트 절연막, 확산방지막 및 게이트 물질막은 동일 금속(M)을 포함하는 막으로 각각 형성하는 반도체 소자의 게이트 형성방법에 의해 달성될 수 있다. 바람직하게, 게이트 절연막은 금속산화막(MOx)으로 형성하고, 확산방지막은 제 1 금속질화막(MN)으로 형성하며, 게이트 물질막은 금속막(M) 또는 제 2 금속질화막(MN)으로 형성하는데, 여기서 금속(M)은 4B족 또는 5B족, 더욱 바람직하게 Ti, Zr, Hf, V, Nb, Ta 중 선택되는 하나 이상의 원소로 이루어진다.

Description

반도체 소자의 게이트 형성방법{METHOD OF FORMING GATE FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 게이트 형성방법에 관한 것으로, 특히 게이트 절연막으로서 고유전막을 적용하는 반도체 소자의 게이트 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 제조시 게이트 절연막으로서는 실리콘산화막(SiO2)을 사용하고 게이트 물질막으로서 텅스텐실리사이드막/실리콘막(WSi/Si)이나 텅스텐막/텅스텐질화막/실리콘막(W/WN/Si) 등의 적층막을 사용하고 있다. 한편, 반도체 소자의 고집적화에 따른 소자면적 감소로 인하여 게이트 절연막에 대한 높은 유전용량이 요구되고 있는데, SiO2막으로는 원하는 유전용량을 확보하기가 어렵기 때문에, 최근 1 기가비트(Gbit) 이상의 디램(Dynamic Random Access Memory; DRAM)에서는 SiO2대신에 티타늄산화막(TiO2), 지르코늄산화막(ZrO2), 하프늄산화막 (HfO2), 탄탈륨산화막(Ta2O5) 등과 같은 고유전막으로 게이트 절연막을 형성하고 있다.
그러나, 게이트 절연막으로서 고유전막을 적용하게 되면, 후속 열처리 공정시 게이트 절연막과 게이트의 계면에서 고유전막과 Si 사이의 반응이 일어나서 예컨대 SiO2, TiSiOx, ZrSiOx, HfSiOx, TaSiOx 등의 복잡한 산화물을 형성하여, 게이트 절연막의 유전 특성을 저하시킴으로써 고집적화에 대응하는 게이트 절연막의 높은 유전용량을 확보하는데 어려움이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 게이트 절연막으로서 고유전막을 적용하는 경우 후속 열처리 공정에 의한 게이트 절연막의 유전 특성 저하를 방지하여 고집적화에 대응하는 게이트 절연막의 충분한 유전용량을 확보할 수 있는 반도체 소자의 게이트 형성방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 반도체 소자의 게이트 형성방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 게이트 절연막
12 : 확산방지막 13 : 게이트 물질막
14 : 하드 마스크 100 : 게이트
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 고유전막의 게이트 절연막을 형성하는 단계; 게이트 절연막 상에 확산방지막을 형성하는 단계; 및 확산방지막 상에 게이트 물질막을 형성하는 단계를 포함하고, 게이트 절연막, 확산방지막 및 게이트 물질막은 동일 금속(M)을 포함하는 막으로 각각 형성하는 반도체 소자의 게이트 형성방법에 의해 달성될 수 있다.
바람직하게, 게이트 절연막은 금속산화막(MOx)으로 형성하고, 확산방지막은 제 1 금속질화막(MN)으로 형성하며, 게이트 물질막은 금속막(M) 또는 제 2 금속질화막(MN)으로 형성하는데, 여기서 금속(M)은 4B족 또는 5B족, 더욱 바람직하게 Ti, Zr, Hf, V, Nb, Ta 중 선택되는 하나 이상의 원소로 이루어진다.
또한, 금속산화막(MOx), 제 1 및 2 금속질화막(MN), 및 금속막(M)은 ALD 또는 CVD 방식으로 형성하는데, 이때 반응기체로서는 금속산화막(MOx)의 경우 O2, O3, H2O, 알콜 또는 이들의 유도체를 사용하고, 제 1 및 제 2 금속질화막(MN)의 경우 NH3, 아민, 히드라진 또는 이들의 유도체를 사용하고, 금속막(M)의 경우 H2, NH3, 아민, 히드라진 또는 이들의 유도체를 사용하며, 선구물질로서는 4B족의 경우 MR4를사용하고 5B족의 경우 MR5를 각각 사용하며, 여기서 R은 H, 알킬, 알케닐, 알콕시, 아릴, 아미드, 할로겐화물(halide) 중 선택되는 하나로 각각 이루어진다.
또한, 제 1 금속질화막(MN)은 환원성기체 분위기에서 RTP나 노 열처리 공정으로 형성할 수도 있는데, 이때 환원성기체로서 H2, NH3, 아민, 히드라진 또는 이들의 유도체를 사용한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 반도체 소자의 게이트 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상에 고유전막의 게이트 절연막(11)을 형성한다. 바람직하게, 게이트 절연막(11)은 금속산화막(MOx)으로 형성하는데, 여기서 금속(M)은 4B족 또는 5B족, 더욱 바람직하게 Ti, Zr, Hf, V, Nb, Ta 중 선택되는 하나 이상의 원소로 이루어진다. 또한, 금속산화막(MOx)은 원자층증착 (Atomic Layer Deposition; ALD) 또는 화학기상증착(Chemical Vapor Deposition; CVD) 방식으로 형성하는데, 이때 반응기체로서는 O2, O3, H2O, 알콜(alcohol) 또는 이들의 유도체를 사용하고, 선구물질로서는 4B족의 경우 MR4를 사용하고 5B족의 경우 MR5를 사용하는데, 여기서 R은 H, 알킬(alkyl), 알케닐(alkenyl), 알콕시(alkoxy), 아릴(aryl), 아미드(amide), 할로겐화물(halide) 중 선택되는 하나로 각각 이루어진다.
그 다음, 게이트 절연막(11) 상에 확산방지막(12)을 형성한다. 바람직하게, 확산방지막(12)은 제 1 금속질화막(MN)으로 형성하는데, 여기서 금속(M)은 게이트 절연막(11)과 마찬가지로 4B족 또는 5B족, 더욱 바람직하게 Ti, Zr, Hf, V, Nb, Ta 중 선택되는 하나 이상의 원소로 이루어진다. 또한, 제 1 금속질화막(MN)도 게이트 절연막(11)과 마찬가지로 ALD 또는 CVD 방식으로 형성하는데, 이때 반응기체로서는 NH3, 아민(amine), 히드라진(hydrazine) 또는 이들의 유도체를 사용하고, 선구물질로서는 4B족의 경우 MR4를 사용하고 5B족의 경우 MR5를 사용하는데, 여기서 R은 H, 알킬, 알케닐, 알콕시, 아릴, 아미드, 할로겐화물 중 선택되는 하나로 각각 이루어진다. 또한, 제 1 금속질화막(MN)은 환원성기체 분위기에서 급속열처리 (Rapid Thermal Process; RTP)나 노(furnace) 열처리 공정으로 고유전막의 게이트 절연막(11)을 환원시켜 형성할 수도 있는데, 이때 환원성기체로서는 H2, NH3, 아민, 히드라진 또는 이들의 유도체를 사용한다.
그 다음, 확산방지막(12) 상에 게이트용 물질막(13)을 형성한다. 바람직하게, 게이트용 물질막(13)은 제 2 금속질화막(MN) 또는 금속막(M)으로 형성하는데, 여기서 금속(M)은 게이트 절연막(11) 및 확산방지막(12)과 마찬가지로 4B족 또는 5B족, 더욱 바람직하게 Ti, Zr, Hf, V, Nb, Ta 중 선택되는 하나 이상의 원소로 이루어진다. 또한, 제 2 금속질화막(MN) 및 금속막(M)도 ALD 또는 CVD 방식으로 형성하는데, 이때 반응기체로서는 제 2 금속질화막(MN)의 경우 NH3, 아민, 히드라진 또는 이들의 유도체를 사용하고, 금속막(M)의 경우 H2, NH3, 아민, 히드라진 또는 이들의 유도체를 사용하며, 선구물질로서는 4B족의 경우 MR4를 사용하고 5B족의 경우 MR5를 사용하는데, 여기서 R은 H, 알킬, 알케닐, 알콕시, 아릴, 아미드, 할로겐화물 중 선택되는 하나로 각각 이루어진다.
도 1b를 참조하면, 게이트용 물질막(13) 상에 하드 마스크(14)를 형성하고, 하드 마스크(14)를 이용하여 게이트용 물질막(13) 및 확산방지막(12)을 식각하여 게이트(100)를 형성한다.
상기 실시예에 의하면, 고유전막의 게이트 절연막과 게이트를 동일 원소 또는 물리화학적 특성이 유사한 같은 족 원소로 형성하기 때문에 우수한 계면 특성을 얻을 수 있을 뿐만 아니라 후속 열처리 공정시 계면 사이에서 산화반응이 일어나더라도 고유전막으로서 작용하기 때문에 열처리 공정 후에도 우수한 유전 특성을 얻을 수 있으므로 고집적화에 대응하는 게이트 절연막의 충분한 유전용량을 확보할 수 있다. 또한, 고유전막의 게이트 절연막, 확산방지막, 게이트용 물질막을 동일한 장비에서 증착하기 때문에 제조비용을 절감할 수 있어 경제적인 측면에서도 우수한 효과를 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 게이트 절연막으로서 고유전막을 적용하는 경우 후속 열처리 공정에 의한 게이트 절연막의 유전 특성 저하를 방지하여 고집적화에 대응하는 게이트 절연막의 충분한 유전용량을 확보할 수 있다.

Claims (10)

  1. 반도체 기판 상에 고유전막의 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 확산방지막을 형성하는 단계; 및
    상기 확산방지막 상에 게이트 물질막을 형성하는 단계를 포함하고,
    상기 게이트 절연막, 확산방지막 및 게이트 물질막은 동일 금속(M)을 포함하는 막으로 각각 형성하는 반도체 소자의 게이트 형성방법.
  2. 제 1 항에 있어서,
    상기 게이트 절연막은 금속산화막(MOx)으로 형성하고, 상기 확산방지막은 제 1 금속질화막(MN)으로 형성하며, 상기 게이트 물질막은 금속막(M) 또는 제 2 금속질화막(MN)으로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속(M)은 4B족 또는 5B족, 바람직하게 Ti, Zr, Hf, V, Nb, Ta 중 선택되는 하나 이상의 원소로 이루어진 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  4. 제 3 항에 있어서,
    상기 금속산화막(MOx), 제 1 및 2 금속질화막(MN), 및 금속막(M)은 원자층증착 또는 화학기상증착 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  5. 제 4 항에 있어서,
    상기 금속산화막(MOx)은 반응기체로서 O2, O3, H2O, 알콜 또는 이들의 유도체를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  6. 제 4 항에 있어서,
    상기 제 1 및 제 2 금속질화막(MN)은 반응기체로서 NH3, 아민, 히드라진 또는 이들의 유도체를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  7. 제 4 항에 있어서,
    상기 금속막(M)은 반응기체로서 H2, NH3, 아민, 히드라진 또는 이들의 유도체를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 금속산화막(MOx), 제 1 및 제 2 금속질화막(MN) 및 금속막(M)은 선구물질로서 4B족의 경우 MR4를 사용하고 5B족의 경우 MR5를 사용하여 형성하며, R은 H, 알킬, 알케닐, 알콕시, 아릴, 아미드, 할로겐화물 중 선택되는 하나로 각각 이루어진 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  9. 제 4 항에 있어서,
    상기 제 1 금속질화막(MN)은 환원성기체 분위기에서 급속열처리나 노 열처리 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  10. 제 9 항에 있어서,
    상기 환원성기체로서 H2, NH3, 아민, 히드라진 또는 이들의 유도체를 사용하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
KR1020020069117A 2002-11-08 2002-11-08 반도체 소자의 게이트 형성방법 KR20040040821A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020069117A KR20040040821A (ko) 2002-11-08 2002-11-08 반도체 소자의 게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020069117A KR20040040821A (ko) 2002-11-08 2002-11-08 반도체 소자의 게이트 형성방법

Publications (1)

Publication Number Publication Date
KR20040040821A true KR20040040821A (ko) 2004-05-13

Family

ID=37338086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020069117A KR20040040821A (ko) 2002-11-08 2002-11-08 반도체 소자의 게이트 형성방법

Country Status (1)

Country Link
KR (1) KR20040040821A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662850B1 (ko) * 2006-02-02 2007-01-02 삼성전자주식회사 복수 개의 금속층을 적층한 반도체 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662850B1 (ko) * 2006-02-02 2007-01-02 삼성전자주식회사 복수 개의 금속층을 적층한 반도체 소자

Similar Documents

Publication Publication Date Title
US6821835B2 (en) Chemical vapor deposition of silicate high dielectric constant materials
US8143660B2 (en) Method for manufacturing oxide film having high dielectric constant, capacitor having dielectric film formed using the method, and method for manufacturing the same
US20040266217A1 (en) Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film
US20050208718A1 (en) Methods of forming a capacitor using an atomic layer deposition process
US7427573B2 (en) Forming composite metal oxide layer with hafnium oxide and titanium oxide
JP2004214304A (ja) 半導体装置及びその製造方法
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2003100908A (ja) 高誘電膜を備えた半導体素子及びその製造方法
JP2006161163A (ja) チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法
US6573197B2 (en) Thermally stable poly-Si/high dielectric constant material interfaces
KR100604845B1 (ko) 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
KR100722772B1 (ko) 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법
JP2004214655A (ja) 酸素拡散防止膜を有するキャパシタ及びその製造方法
US6706607B2 (en) Method for fabricating capacitor in semiconductor device
KR20040040821A (ko) 반도체 소자의 게이트 형성방법
JP4063570B2 (ja) 半導体素子のキャパシタ形成方法
KR100703965B1 (ko) 유전체막 장벽층을 구비한 반도체 소자 커패시터의 형성방법 및 이에 의해 제조된 반도체 소자의 커패시터
JP2006156516A (ja) 金属シリケート窒化膜の製造方法および半導体装置の製造方法
KR20010064099A (ko) 새로운 알루미나막 형성방법 및 그를 이용한 반도체 소자제조방법
KR100550644B1 (ko) 반도체장치의 캐패시터 제조방법
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20050019304A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100631951B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100826638B1 (ko) 반도체 소자의 캐패시터 및 그 형성방법
KR20050000903A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination