KR20040034172A - 반도체 메모리 소자의 제조방법 - Google Patents

반도체 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20040034172A
KR20040034172A KR1020020064255A KR20020064255A KR20040034172A KR 20040034172 A KR20040034172 A KR 20040034172A KR 1020020064255 A KR1020020064255 A KR 1020020064255A KR 20020064255 A KR20020064255 A KR 20020064255A KR 20040034172 A KR20040034172 A KR 20040034172A
Authority
KR
South Korea
Prior art keywords
tantalum oxide
oxide film
film
lower electrode
oxygen
Prior art date
Application number
KR1020020064255A
Other languages
English (en)
Inventor
최재형
유차영
임한진
김완돈
정숙진
이광희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020064255A priority Critical patent/KR20040034172A/ko
Publication of KR20040034172A publication Critical patent/KR20040034172A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

탄탈륨 산화막의 유전 특성을 개선함과 동시에 누설 전류 특성을 향상시키면서면서, 증착 속도를 증대시킬 수 있는 반도체 메모리 소자의 제조방법을 개시한다. 개시된 본 발명은, 반도체 기판상 하부 전극을 형성하고, 상기 반도체 기판 결과물 표면을 안정화시킨다. 다음, 상기 유전막을 비활성 가스 분위기에서 증착하고, 상기 유전막이 형성되는 챔버를 퍼지시킨다. 그 후에, 상기 유전막 상부에 상부 전극을 형성한다. 이때, 상기 안정화 단계시, 상기 하부 전극에 산소 원자를 고용시키고, 상기 하부 전극내에 고용된 산소 원자는 유전막 증착 공정시 증착 소스를 분해시킨다. 이때, 유전막은 탄탈륨 산화막으로서, 화학기상증착 방법으로 증착할 수 있다.

Description

반도체 메모리 소자의 제조방법{Method for manufacturing semiconductor device}
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 탄탈륨 산화막을 유전막으로 하는 반도체 메모리 소자의 제조방법에 관한 것이다.
최근, 반도체 소자의 집적도가 증가함에 따라, 칩내에서 소자가 차지하는 면적이 감소되고 있다. DRAM 소자의 정보를 저장하는 캐패시터의 경우에도 역시, 더욱 좁아진 면적에서 이전과 동일한 또는 그 이상의 캐패시턴스를 가질 것이 요구되고 있다. 이에따라, 캐패시터의 하부 전극을 실린더(cylinder)형, 핀(fin)형 등으로 3차원 형태로 형성하거나, 하부 전극의 표면에 반구형 그레인을 피복시켜 표면적을 넓히는 방안, 유전막의 두께를 얇게 하는 방안, 또는 높은 유전 상수를 가지는 고유전 물질 또는 강유전 물질을 유전막으로 사용하는 방안이 제안되었다.
여기서, 높은 유전 상수를 가지는 물질, 예컨대, Ta2O5나 BST((Ba,Sr)TiO3)와 같은 물질을 유전막으로 사용하는 경우, 기존에 전극으로 사용되던 폴리실리콘막을 캐패시터 전극으로 사용하기 어렵다. 이는, 유전막의 두께가 감소되면, 터널링의 발생으로 누설 전류가 발생되기 때문이다. 이에따라, 고유전막 또는 강유전막을 유전막으로 사용하는 경우, 일함수가 매우 높은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 오스뮴(Os)등과 같은 귀금속이 캐패시터 전극 물질로 이용되고 있다. 특히, 루테늄은 산소를 포함한 플라즈마에 의하여 쉽게 식각되는 특징을 지니므로, MIM 캐패시터의 전극으로 주로 이용되고 있다.
도 1은 루테늄 물질을 하부 전극으로 이용한 MIM 캐패시터의 단면도이다.
도 1에 도시된 바와 같이, 반도체 기판(10) 상에 층간 절연막(15)을 형성한다. 층간 절연막(15) 내부에 콘택 플러그(20)를 공지의 방식으로 형성한다. 이때, 콘택 플러그(20)는 이후 형성될 루테늄 하부 전극과 반응이 되지 않는 물질, 예컨데, 티타늄 질화막(TiN)으로 형성한다. 층간 절연막(15) 상부에 몰드 산화막(도시되지 않음)을 소정 두께로 증착한다음, 콘택 플러그(20)가 노출될 수 있도록 몰드 산화막(25)을 소정 부분 식각하여 하부 전극 예정 영역(도시되지 않음)을 형성한다.
다음, 하부 전극 예정 영역을 포함하는 몰드 산화막 상부에 하부 전극 물질을 증착한다음, 몰드 산화막 표면이 노출되도록 화학적 기계적 연마 또는 에치백을 실시하여, 몰드 산화막의 하부 전극 예정 영역에 콘케이브(concave) 형태의 하부전극(25)을 형성한다. 다음, 몰드 산화막을 공지의 방식으로 제거한다.
그후에, 하부 전극(25) 및 층간 절연막(15) 상부에 유전막으로서 탄탈륨 산화막(Ta2O5:30)을 형성한다. 이때, 탄탈륨 산화막(30)의 형성 공정은 안정화(stabilization) 공정, 증착(deposition) 공정 및 챔버 내부의 퍼지(purge) 공정을 포함한다. 안정화 공정은 탄탈륨 산화막(30)이 증착되기 이전, 챔버 내부를 탄탈륨 산화막의 증착이 용이하도록 증착 분위기를 조성하기 위한 공정이다. 증착 공정은 실제적으로 탄탈륨 산화막을 증착하는 공정으로, 증착 소스, 예를들어 PET(pentaetoxytantalum) 소스를 이용하여 화학 기상 증착 방식으로 진행한다. 퍼지 공정은 탄탈륨 산화막을 증착한 후 후처리 공정으로, 챔버내의 미반응 가스들을 제거한다. 현재, 안정화 공정, 증착 공정 및 퍼지 공정은 도 2에 도시된 바와 같이, 모두 산소 분위기에서 진행된다.
그 다음, 탄탈륨 산화막(30) 상부에 상부 전극(35)을 형성한다. 상부 전극(35)으로는 예를들어, 루테늄 금속막이 이용될 수 있다. 이에따라, 캐패시터(40)를 완성한다.
그러나, 상기한 종래의 MIM 캐패시터는 탄탈륨 산화막을 형성하기 위한 안정화 공정, 증착 공정 및 퍼지 공정을 모두 산소 분위기 하에서 진행함으로 인하여, 다음과 같은 문제점을 갖는다.
일반적으로 탄탈륨 산화막을 산소 분위기 하에서 진행하는 것은, 탄탈륨 산화막의 증착 소스인 PET 소스를 분해하기 위함이다. 그러나, 산소 분위기 하에서탄탈륨 산화막을 증착하게 되면, 일부의 산소는 PET를 분해하는데 이용되는 한편, 다른 일부는 루테늄 금속으로 된 하부 전극(25)으로 확산되어져 하부 전극에 고용된다. 이렇게 증착시 제공되는 산소들이 모두 PET를 분해하는데 제공되지 않고, 일부가 하부 전극(25)으로 확산되어 지므로, 탄탈륨 산화막의 증착 속도가 느려지는 문제점이 있다.
또한, 산소 분위기에서 형성된 탄탈륨 산화막은 600℃ 이하의 열처리를 통하여 비정질 상태로 캐패시터에 제공된다. 이는 700℃ 이상에서 결정화 공정을 수행하게 되면, 유전율이 증대되고, 등가 산화막의 두께는 감소되는 한편, 다량의 누설 전류가 발생된다. 그러므로, 종래의 탄탈륨 산화막은 유전 특성과 누설 전류 특성을 동시에 만족할 수 없었다.
또한, 안정화 공정, 증착 공정 및 퍼지 공정을 모두 산소 분위기에서 진행하면, 잉여 산소 원자들이 소정의 열공정시 콘택 플러그(20)쪽으로 확산되기 쉽다. 이렇게 콘택 플러그쪽으로 확산된 산소들은 금속 재질, 즉 티타늄 질화막(TiN)으로 된 콘택 플러그(20) 표면을 산화시키게 된다. 이와같이 하부 전극(25)과 콘택되는 콘택 플러그(20) 표면이 산화되면, 콘택 저항이 증대되어, 저항성 페일 비트(fail bit)가 유발된다.
아울러, 높은 캐패시턴스를 확보하기 위하여, 하부 전극의 높이를 증대시켜야 하므로, 스텝 커버리지 특성 역시 저하된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 탄탈륨 산화막의 유전 특성을 개선하면서도, 증착 속도를 증대시킬 수 있는 반도체 메모리 소자의 제조방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적 과제는, 누설 전류를 감소시킬 수 있는 반도체 메모리 소자의 제조방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적 과제는 스텝 커버리지를 개선할 수 있는 반도체 메모리 소자의 제조방법을 제공하는 것이다.
도 1은 루테늄 물질을 하부 전극으로 이용한 MIM 캐패시터의 단면도이다.
도 2는 종래의 탄탈륨 산화막 형성시 공급되는 가스 펄싱으로 보여주는 그래프이다.
도 3a 내지 도 3c는 본 발명의 실시예 1에 따른 반도체 메모리 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 4는 본 발명의 실시예 1에 따른 탄탈륨 산화막의 형성시 공급되는 가스 펄싱을 보여주는 그래프이다.
도 5는 본 발명의 실시예 1에 따른 반도체 메모리 소자의 누설 전류를 보여주는 그래프이다.
도 6은 본 발명의 실시예 2를 설명하기 위한 탄탈륨 산화막의 형성시 공급되는 가스 펄싱을 보여주는 그래프이다.
도 7은 본 실시예에 따른 반도체 메모리 소자의 누설 전류를 나타내는 그래프이다.
도 8a 및 도 8b는 본 발명의 실시예 3에 따른 탄탈륨 산화막의 형성시 공급되는 가스 펄싱을 보여주는 그래프이다.
도 9는 본 발명의 실시예 3에 따른 반도체 메모리 소자의 누설 전류를 나타내는 그래프이다.
도 10은 본 발명의 실시예 4에 따른 반도체 메모리 소자의 누설 전류를 나타낸 그래프이다.
(도면의 주요 부분에 대한 부호의 설명)
120 : 콘택 플러그 130 : 루테늄 하부 전극
140 : 탄탈륨 산화막 150 : 상부 전극
상기한 본 발명의 기술적 과제를 달성하기 위한 본 발명의 반도체 메모리 소자의 제조방법은, 먼저, 반도체 기판상 하부 전극을 형성하고, 상기 반도체 기판 결과물 표면을 안정화시킨다. 다음, 상기 유전막을 비활성 가스 분위기에서 증착하고, 상기 유전막이 형성되는 챔버를 퍼지시킨다. 그 후에, 상기 유전막 상부에 상부 전극을 형성한다. 이때, 상기 안정화 단계시, 상기 하부 전극에 산소 원자를 고용시키고, 상기 하부 전극내에 고용된 산소 원자는 유전막 증착 공정시 증착 소스를 분해시킨다. 이때, 유전막은 탄탈륨 산화막으로서, 화학기상증착 방법으로 증착할 수 있다.
상기 퍼지시키는 단계와, 상기 상부 전극을 형성하는 단계 사이에 상기 유전막의 특성을 개선시키기 위하여 700℃ 이하의 온도에서 열처리하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 퍼지시키는 단계와, 상기 상부 전극을 형성하는 단계 사이에 상기 유전막을 결정화시키는 단계를 더 포함할 수 있으며, 상기 유전막은 700℃ 내지800℃ 이상의 온도에서 열처리하여 결정화한다.
또한, 본 발명의 다른 실시예는, 반도체 기판상 귀금속류로 된 하부 전극을 형성하고, 상기 반도체 기판 결과물 표면을 산소 분위기에서 안정화시킨다. 그후에, 상기 탄탈륨 산화막을 비활성 가스 분위기에서 증착하고, 상기 탄탈륨 산화막이 형성되는 챔버를 질소 분위기에서 퍼지시킨다. 다음, 상기 탄탈륨 산화막 상부에 상부 전극을 형성한다. 이때, 상기 하부 전극내에 고용된 산소 원자들은 유전막 증착 공정시 증착 소스를 분해시킨다.
또한, 본 발명의 다른 실시예에 의하면, 반도체 기판상 귀금속류로 된 하부 전극을 형성하고, 상기 반도체 기판 결과물 표면을 질소 분위기에서 안정화시킨다. 이때, 상기 질소 분위기 안정화 단계를 진행하고 나서, 일시적으로 산소를 공급할 수 있다. 그후, 상기 탄탈륨 산화막을 비활성 가스 분위기에서 증착하고, 상기 탄탈륨 산화막이 형성되는 챔버를 퍼지시킨다. 그후에, 상기 탄탈륨 산화막 상부에 상부 전극을 형성한다. 상기 안정화 단계시에 산소 가스는 약 5 내지 60초 동안 공급한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 층이 개재되어질 수 있다.
(실시예 1)
도 3a 내지 도 3c는 본 발명의 실시예 1에 따른 반도체 메모리 소자의 제조방법을 설명하기 위한 각 공정별 단면도이고, 도 4는 본 발명의 실시예 1에 따른 탄탈륨 산화막의 형성시 공급되는 가스 펄싱을 보여주는 그래프이다. 도 5는 본 발명의 실시예 1에 따른 반도체 메모리 소자의 누설 전류를 보여주는 그래프이다.
먼저, 도 3a에 도시된 바와 같이, 반도체 기판(100) 상부에 층간 절연막(110)을 증착한다. 반도체 기판(100)과 층간 절연막(110) 사이에는 모스 트랜지스터(도시되지 않음)와 비트 라인에 개재될 수 있다. 층간 절연막(110)의 소정 부분에는 콘택 플러그(120)가 공지의 방식으로 형성된다. 콘택 플러그(120)는 예를들어, 이후 형성될 하부 전극 물질과의 반응으로 인한 부피 팽창을 최소화할 수 있도록 반응성이 낮은 티타늄 질화막으로 형성된다. 다음, 층간 절연막(110) 상부에 콘택 플러그(120)와 콘택되도록 하부 전극(130)을 공지의 방식으로 형성한다. 이때, 하부 전극(130)은 루테늄과 같은 귀금속막 또는 도핑된 폴리실리콘막으로 형성될 수 있다. 본 실시예에서는 예를들어, 루테늄 금속막을 하부 전극(130)으로 이용한다.
그후, 후속의 유전막을 증착하기 위하여 안정화 공정을 실시한다. 안정화 공정은 도 4에 도시된 바와 같이, 산소 가스만 공급된 상태에서 진행된다. 안정화 공정은 이후 유전막으로 이용될 탄탈륨 산화막의 증착 분위기를 조성하기 위한 단계로, 안정화 공정시 공급되는 산소 원자의 대부분은 루테늄 하부 전극(130)내로 확산,고용된다. 이때, 루테늄은 알려진 바와 같이, 산화물 역시 도전성을 가진다.
안정화 공정을 완료한다음, 도 3b에 도시된 바와 같이, 탄탈륨 산화막 증착 소스, 예를들어 PET 소스를 공급하여, 하부 전극(130) 표면에 탄탈륨 산화막(140)을 증착한다. 본 실시예의 탄탈륨 산화막(140) 증착 공정은 도 4에 도시된 바와 같이, 산소 공급을 중단한 상태에서 불활성 가스 예를들어, 질소 가스를 공급하여 진행된다. 비록 탄탈륨 산화막(140)의 증착 공정시 산소가 공급되지 않는다 하더라도, 루테늄 하부 전극(130)에 포함되어 있는 잉여 산소 원자가 PET 소스를 분해하기 위한 산소로 이용되므로, 별도의 산소 공급이 필요 없이 증착이 가능하다. 또한, 루테늄 하부 전극(130)에 포함된 산소 원자들이 PET 소스만을 분해하는데에만 사용되므로, 증착 속도를 증대시킬 수 있다.
또한, 하부 전극에 고용된 산소들은 원자 상태로 존재하기 때문에, 반응성이 우수하여 탄소 함유가 적은 탄탈륨 산화막을 제공할 수 있다. 즉, 루테늄 하부 전극(130)내에 고용된 산소 원자들은 PET 소스와 더욱 잘 분해되므로, 안정적으로 유전막을 형성시킬 수 있다.
탄탈륨 산화막(140)의 증착을 마친 다음, 챔버 내부의 잔류 가스를 제거하기 위한 퍼지 공정을 실시한다. 퍼지 공정은 상기 도 4에 도시된 바와 같이 산소 분위기에서 실시될 수 있다.
다음, 탄탈륨 산화막(140)의 막질 특성을 개선하기 위하여, 700℃ 이하의 온도에서 열처리를 진행할 수 있다.
그후, 탄탈륨 산화막(140) 상부에 공지의 방식으로 상부 전극(150)을 증착한다.
도 5는 본 실시예에 따른 반도체 메모리 소자의 누설 전류를 나타내는 그래프로서, 그래프의 ■는 안정화 공정 및 증착 공정을 모두 산소 분위기에서 진행한 상태이고, ●은 안정화 공정은 산소 분위기에서 실시하고, 증착 공정은 질소 분위기에서 진행한 상태이다. 도 5에 의하면, 질소 분위기에서 증착 공정을 진행하는 경우가 누설 전류 특성이 더 우수하다. 이는 상술한 바와 같이, 하부 전극에 고용된 산소 원자의 반응성이 우수하므로, 더욱 안정한 탄탈륨 산화막을 형성할 수 있기 때문이다.
이와같이, 본 실시예에서는 탄탈륨 산화막의 안정화 공정은 산소 분위기에서 진행하고, 증착 공정은 비활성 가스 분위기에서 진행하고, 퍼지 공정은 다시 산소 분위기에서 진행한다. 안정화 공정시 제공된 산소 원자들은 루테늄 하부 전극내에 고용되었다가, 증착 공정시 PET 가스를 분해하도록 제공되므로, 증착 속도를 증대시킬 수 있으며, 누설 전류 특성 또한 우수하다.
(실시예 2)
도 6은 본 발명의 실시예 2를 설명하기 위한 탄탈륨 산화막의 형성시 공급되는 가스 펄싱을 보여주는 그래프이고, 도 7은 본 실시예에 따른 반도체 메모리 소자의 누설 전류를 나타내는 그래프이다. 본 실시예에서는 탄탈륨 산화막의 형성 공정에 대하여만 설명하도록 하며, 실시예 1과 동일한 부분에 대하여는 동일한 부호를 부여하도록 한다.
도 6을 참조하여, 하부 전극(130)을 형성한다음, 탄탈륨 산화막을 증착하기 위하여, 산소 가스를 공급한 상태에서 안정화 공정을 실시한다. 안정화 공정시, 제공되는 산소 가스의 일부는 루테늄 하부 전극(130)내로 확산되어, 고용된다.
그후, 탄탈륨 산화막을 증착하기 위한 증착 소스, 예를들어 PET 소스를 공급하여, 증착 공정을 실시한다. 이때, 증착 공정은 산소 가스의 공급을 중단한 상태에서 비활성 가스, 예를들어, 질소 가스를 공급하면서 진행된다. 아울러, 증착 공정은 상술한 바와 같이, 증착 소스를 분해하기 위한 산소가 필요한데, 이러한 산소는 상기 루테늄 하부 전극(130)내에 고용되었던 산소 원자들이 그 역할을 수행한다. 이에따라, 별도의 산소를 공급하지 않는 상태에서, 루테늄 하부 전극(130)내에 고용되었던 산소 원자들이 증착 소스를 분해하는데에만 이용되므로, 증착 속도를 증대시킬 수 있다.
그후, 일정 두께의 탄탈륨 산화막을 형성한다음, 퍼지 공정을 실시한다. 퍼지 공정은 증착 공정과 마찬가지로 비활성 가스 분위기, 예를들어, 질소 가스 분위기에서 진행한다. 이때, 퍼지 공정을 비활성 가스 분위기에서 진행하게 되면, 루테늄 하부 전극(130)과 탄탈륨 산화막(140) 계면에 잔류하는 대부분의 산소 원자가 탄탈륨 산화막 쪽으로 확산하게 된다. 이에따라, 탄탈륨 산화막(140)내에 산소의 분포가 고르게 되어, 탄탈륨 산화막(140)이 화학량론적으로 Ta2O5막 조성에 가깝게된다. 그후, 탄탈륨 산화막(140)의 막질 특성을 개선할 수 있도록 700℃ 이하의 온도에서 열처리를 진행한다.
도 7은 본 실시예에 따른 반도체 메모리 소자의 누설 전류를 나타내는 그래프로서, 도면의 ■는 안정화 공정, 증착 공정 및 퍼지 공정을 모두 산소 분위기에서 진행한 상태의 누설 전류를 보여주고, ●은 안정화 공정은 산소 분위기에서 진행하고 증착 공정 및 퍼지 공정은 질소 분위기에서 진행한 상태의 누설 전류를 보여준다.
도 7에 의하면, 질소 분위기에서 증착 및 퍼지 공정을 실시하는 경우가 산소 분위기에서 안정화, 증착 및 퍼지 공정을 실시하는 경우보다 누설 전류가 더 작음을 알 수 있다. 이는 증착 및 퍼지 공정을 질소 분위기에서 진행함에 따라, 보다 안정한 상태의 탄탈륨 산화막을 형성할 수 있을 뿐만 아니라, 질소 분위기에서의 퍼지 공정으로 탄탈륨 산화막의 유전 특성을 개선시킬 수 있기 때문이다.
이와같이 본 실시예에 의하면, 안정화 공정은 산소 분위기에서 진행하고, 증착 및 퍼지 공정을 불활성 가스 분위기에서 진행함에 따라, 증착 속도를 증대시키면서 누설 전류 특성 및 탄탈륨 산화막의 유전 특성을 한층 더 개선할 수 있다.
(실시예 3)
첨부한 도면 도 8a 및 도 8b는 본 발명의 실시예 3에 따른 탄탈륨 산화막의 형성시 공급되는 가스 펄싱을 보여주는 그래프이고, 도 9는 본 발명의 실시예 3에 따른 반도체 메모리 소자의 누설 전류를 나타내는 그래프이다. 본 실시예 역시, 탄탈륨 산화막을 형성하는 공정에 대하여만 설명하도록 한다.
먼저, 도 8a 및 도 8b를 참조하여, 하부 전극(130)을 상술한 실시예 1과 같이 형성한다음, 탄탈륨 산화막을 증착하기 위한 전처리 공정으로 안정화 공정을 실시한다. 본 실시예에서의 안정화 공정은, 비활성 가스, 예를들어, 질소 분위기에서 진행하다가, 안정화 공정이 끝날 무렵, 일시적으로 약 5초 내지 60초간 산소 가스를 공급한다. 이는 하부 전극을 통하여 산소가 공급되어 하부 콘택 플러그를 산화시키는 소스로 작용되지 않도록하면서 동시에, 후속의 증착 공정시, 증착 소스를 분해하기 위한 산소를 제공하기 위함이다.
그후, 산소 공급을 차단하고 비활성 가스만을 공급한 상태에서, 증착 공정을 실시한다. 이때, 증착 공정시, 상기 일시적으로 주입된 산소 원자가 증착 소스를 분해시키게 되므로, 증착 속도가 개선된다.
그후, 도 8a에서와 같이 산소 분위기에서 퍼지 공정을 진행하거나, 또는 도 8b에서와 같이 질소 분위기에서 퍼지 공정을 진행할 수 있다.
도 9는 본 실시예에 따른 반도체 메모리 소자의 누설 전류를 나타내는 그래프로서, 도면의 ■는 안정화 공정 및 증착 공정을 모두 산소 분위기에서 진행한 상태의 누설 전류를 보여주고, ●은 안정화 공정은 질소 분위기에서 진행하다가 일시적으로 산소를 주입하고, 증착 공정은 질소 분위기에서 진행한 상태의 누설 전류를 보여준다. 도 7에 의하면, 안정화 공정을 질소 분위기에서 진행하다가 일시적으로 산소를 주입하더라도, 누설 전류 특성에서 거의 동일한 특성을 나타냄을 알 수 있다.
이와같이 본 실시예에 의하면, 안정화 공정을 질소 분위기에서 진행하다가일시적으로 산소 가스를 주입하여도 동일한 효과를 거둘 수 있음을 알 수 있다.
(실시예 4)
도 10은 본 발명의 실시예 4에 따른 반도체 메모리 소자의 누설 전류를 나타낸 그래프이다.
일반적으로, 탄탈륨 산화막은 등가 산화막의 두께를 줄이면서 고유전율을 갖기 위하여 결정화시키는 것이 바람직하다. 즉, 고온, 예를들어 700℃ 내지 800℃의 온도에서 탄탈륨 산화막을 열처리하게 되면, 탄탈륨 산화막이 결정화되어, 유전율이 30에서 60으로 증대되고, 등가 산화막은 비정질 상태일 때보다 2분의 1이하로 감소된다. 그러나, 고온에서 결정화 공정을 진행하면, 누설 전류가 심하게 발생되므로, 현재에는 비정질 상태의 유전막을 사용하고 있었다.
하지만, 본 실시예에서는 산소 분위기에서 안정화 공정을 수행한다음, 탄탈륨 산화막의 증착 및 퍼지 공정을 질소 분위기에서 진행하고, 결정화시킨 결과, 도 10에 도시된 바와 같이, 누설 전류가 그리 크지 않음을 실험을 통하여 알 수 있었다.
즉, 도 10에서, ■로 표시된 그래프는 산소 분위기에서 안정화, 증착 및 퍼지 공정을 실시한 비정질 상태의 탄탈륨 산화막의 누설 전류를 나타내고, ●로 표시된 그래프는 산소 분위기에서 안정화 공정을 수행하고, 증착 및 퍼지 공정을 질소 분위기에서 진행하고 결정화된 탄탈륨 산화막의 누설 전류를 나타낸다.
상기 도 10에 의하면, 결정질 상태의 탄탈륨 산화막과 비정질 상태의 탄탈륨 산화막이 거의 동일한 누설 전류를 가지고 있으므로, 비정질 상태의 탄탈륨 산화막에 비하여, 유전율 및 등가 산화막면에서 결정질 상태의 탄탈륨 산화막이 더욱 유리하다.
본 실시예들에서는 비활성 가스로 질소 가스를 이용하였지만, 이에 국한하지 않고, 아르곤 및 헬륨과 같은 비활성 가스를 사용하여도 동일한 효과를 거둘 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, MIM 캐패시터에서 탄탈륨 산화막을 형성할 때, 안정화 공정시 하부 전극에 산소 원자를 고용시킨 다음, 증착 공정을 질소 가스와 같은 불활성 가스 분위기에서 진행한다.
그러면, 하부 전극에 고용된 산소 원자들이 증착 공정시 증착 소스 분해 가스로 작용하게 된다. 이때, 하부 전극에 고용된 산소 원자들은 모드 증착 공정을 진행하는데에만 이용되므로, 증착 속도를 개선시킬 수 있다. 더욱이 하부 전극에 고용된 산소 원자들은 그 반응성이 매우 우수하여 안정한 막을 형성할 수 있다. 그러므로, 누설 전류 특성이 탁월하다.
더욱이, 탄탈륨 산화막의 증착 공정을 질소 분위기에서 진행함에 따라, 산소 원자들이 콘택 플러그쪽으로 확산되는 것을 차단하여, 누설 전류 특성을 개선시킬 수 있다.
또한, 탄탈륨 산화막의 증착 공정시, 산소를 배제함에 따라, 유전율을 개선시킬 수 있으므로, 하부 전극의 높이를 증대시키지 않고도 충분한 유전율을 확보할 수 있다. 그러므로, 스텝 커버리지 특성이 개선된다.
이상 본 발명을 바람직한 실시예를 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (16)

  1. 반도체 기판상 하부 전극을 형성하는 단계;
    상기 반도체 기판 결과물 표면을 안정화시키는 단계;
    상기 유전막을 비활성 가스 분위기에서 증착하는 단계;
    상기 유전막이 형성되는 챔버를 퍼지시키는 단계; 및
    상기 유전막 상부에 상부 전극을 형성하는 단계를 포함하고,
    상기 안정화 단계시, 상기 하부 전극에 산소 원자를 고용시키고,
    상기 하부 전극내에 고용된 산소 원자는 유전막 증착 공정시 증착 소스를 분해시키는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 하부 전극은 루테늄 금속막 및 백금 금속막과 같은 귀금속막으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 유전막은 탄탈륨 산화막인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  4. 제 3 항에 있어서, 상기 탄탈륨 산화막은 화학기상증착 방법으로 증착하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 안정화 단계는, 산소 분위기에서 진행되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 퍼지시키는 단계는, 산소 분위기에서 진행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  7. 제 1 항에 있어서, 상기 퍼지시키는 단계는, 질소 분위기에서 진행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  8. 제 1 항에 있어서, 상기 퍼지시키는 단계와, 상기 상부 전극을 형성하는 단계 사이에 상기 유전막을 결정화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  9. 제 8 항에 있어서, 상기 유전막은 700℃ 내지 800℃ 이상의 온도에서 열처리 하여, 결정화시키는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  10. 제 1 항에 있어서, 상기 퍼지시키는 단계와, 상기 상부 전극을 형성하는 단계 사이에 상기 유전막의 막질 특성을 개선시키기 위하여 700℃ 이하의 온도에서 열처리를 진행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  11. 반도체 기판상 귀금속류로 된 하부 전극을 형성하는 단계;
    상기 반도체 기판 결과물 표면을 산소 분위기에서 안정화시키는 단계;
    상기 탄탈륨 산화막을 비활성 가스 분위기에서 증착하는 단계;
    상기 탄탈륨 산화막이 형성되는 챔버를 질소 분위기에서 퍼지시키는 단계; 및
    상기 탄탈륨 산화막 상부에 상부 전극을 형성하는 단계를 포함하고,
    상기 하부 전극내에 고용된 산소 원자는 유전막 증착 공정시 증착 소스를 분해시키는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  12. 제 11 항에 있어서, 상기 탄탈륨 산화막은 화학 기상 증착 방법으로 증착하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  13. 제 11 항에 있어서, 상기 퍼지시키는 단계와, 상기 상부 전극을 형성하는 단계 사이에 상기 유전막의 막질 특성을 개선시키기 위하여 700℃ 이하의 온도에서 열처리를 진행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  14. 반도체 기판상 귀금속류로 된 하부 전극을 형성하는 단계;
    상기 반도체 기판 결과물 표면을 질소 분위기에서 안정화시키는 단계;
    상기 탄탈륨 산화막을 비활성 가스 분위기에서 증착하는 단계;
    상기 탄탈륨 산화막이 형성되는 챔버를 퍼지시키는 단계; 및
    상기 탄탈륨 산화막 상부에 상부 전극을 형성하는 단계를 포함하고,
    상기 안정화 단계시, 질소 분위기에서 안정화한 후, 일시적으로 산소를 공급하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  15. 제 14 항에 있어서, 상기 탄탈륨 산화막은 화학 기상 증착 방법으로 증착하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  16. 제 14 항에 있어서, 상기 일시적인 산소 가스 공급은 약 5 내지 60초 동안 진행되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
KR1020020064255A 2002-10-21 2002-10-21 반도체 메모리 소자의 제조방법 KR20040034172A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020064255A KR20040034172A (ko) 2002-10-21 2002-10-21 반도체 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020064255A KR20040034172A (ko) 2002-10-21 2002-10-21 반도체 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20040034172A true KR20040034172A (ko) 2004-04-28

Family

ID=37333534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020064255A KR20040034172A (ko) 2002-10-21 2002-10-21 반도체 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20040034172A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585683B2 (en) 2006-07-18 2009-09-08 Samsung Electronics Co., Ltd. Methods of fabricating ferroelectric devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585683B2 (en) 2006-07-18 2009-09-08 Samsung Electronics Co., Ltd. Methods of fabricating ferroelectric devices

Similar Documents

Publication Publication Date Title
JP4399521B2 (ja) キャパシタ、キャパシタ用電極、集積回路キャパシタ、及びそれらの製造方法
KR100546324B1 (ko) Ａｌｄ에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법
US20040175920A1 (en) Interface and method of forming an interface for a silicon contact
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100377593B1 (ko) 반도체장치및그제조방법
US6410400B1 (en) Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer
KR100351238B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100524935B1 (ko) 반도체 메모리 소자의 제조방법
US7435678B2 (en) Method of depositing noble metal electrode using oxidation-reduction reaction
US6835658B2 (en) Method of fabricating capacitor with hafnium
KR100546304B1 (ko) 반도체 메모리 소자의 제조방법
JP4223248B2 (ja) 半導体素子の誘電膜形成方法
US20020011620A1 (en) Capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same
KR20040034172A (ko) 반도체 메모리 소자의 제조방법
KR100624904B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20000042429A (ko) 반도체 소자의 고유전체 캐패시터 제조방법
KR100503961B1 (ko) 커패시터 제조 방법
US6054332A (en) Method for fabricating capacitor of semiconductor memory device
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR20030063643A (ko) 탄탈륨 질화막을 유전체막으로 하는 반도체소자의캐패시터 제조방법
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR101016952B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100618682B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR20030092579A (ko) 루테늄막을 이용한 캐패시터의 제조 방법
KR20000042864A (ko) 반도체 메모리 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid