KR20040031369A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20040031369A
KR20040031369A KR1020020060782A KR20020060782A KR20040031369A KR 20040031369 A KR20040031369 A KR 20040031369A KR 1020020060782 A KR1020020060782 A KR 1020020060782A KR 20020060782 A KR20020060782 A KR 20020060782A KR 20040031369 A KR20040031369 A KR 20040031369A
Authority
KR
South Korea
Prior art keywords
organic insulating
light
electrode
thin film
film transistor
Prior art date
Application number
KR1020020060782A
Other languages
English (en)
Other versions
KR100897739B1 (ko
Inventor
김재현
어기한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020060782A priority Critical patent/KR100897739B1/ko
Publication of KR20040031369A publication Critical patent/KR20040031369A/ko
Application granted granted Critical
Publication of KR100897739B1 publication Critical patent/KR100897739B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

반사 영역의 반사율을 향상시킬 수 있는 박막 트랜지스터 기판 및 이의 제조 방법을 개시한다. 박막 트랜지스터 기판은 절연 기판, 절연 기판 상에 박막 트랜지스터의 소오스 전극, 드레인 전극 및 스토리지 캐패시터의 상부 전극으로 이루어진 금속 배선, 금속 배선의 표면에 소정의 두께를 가지고 구비된 반사 방지막 및 반사 방지막이 형성된 상기 절연 기판 상에 구비되고, 상면에 엠보싱 패턴이 제공된 감광성 유기 절연막을 포함한다. 이로써, 유기 절연막의 하측에 금속 배선의 구비 유무에 관계없이 유기 절연막의 상면에 균일한 프로파일을 갖는 엠보싱 패턴을 형성할 수 있고, 상기 엠보싱 패턴 상에 구비되는 반사 전극에 의해 반사 영역의 반사율을 향상시킬 수 있다.

Description

박막 트랜지스터 기판 및 이의 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 반사 영역의 반사율을 향상시킬 수 있는 반사-투과형 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
일반적으로 반사-투과형 액정 표시 장치는 내부에 구비된 광발생 수단으로부터 나오는 인위적인 광을 액정에 투과시켜 영상을 표시하고, 아울러 외부의 자연광이나 인조광을 입사받아 이를 상기 액정에 반사시킴으로서 영상을 표시하는 액정 표시 장치를 말한다.
도 1은 일반적인 박막 트랜지스터 기판의 노광 공정을 설명하기 위한 단면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 기판에 형성된 엠보싱 패턴을 설명하기 위한 단면도이다.
도 1과 도 2를 참조하면, 일반적인 반사-투과형 액정 표시 장치의 박막 트랜지스터 기판(50) 상에 유기막 엠보싱 패턴(40)을 형성하기 위한 노광 공정은 소정의 패턴(63)이 형성된 마스크(60)를 이용하여 유기 절연막(30)이 코팅된 상기 박막 트랜지스터 기판(50) 상에 광을 조사함으로써 이루어진다.
상기 박막 트랜지스터 기판(50)은 투명한 절연 기판(10) 상에 다수의 박막 트랜지스터(20)를 구비하고 있으며, 상기 절연 기판(10) 상에는 상기 박막 트랜지스터(20)를 보호하기 위한 유기 절연막(30)이 구비되어 있다.
상기 박막 트랜지스터(20)는 게이트 라인(미도시)으로부터 분기된 게이트 전극(21), 상기 게이트 전극(21)을 덮도록 상기 절연 기판(10) 전면에 적층된 게이트 절연막(22), 상기 게이트 절연막(22) 상에 순차적으로 적층된 액티브 패턴(23)과 오믹 콘택 패턴(24) 및 데이터 라인(미도시)으로부터 분기된 소오스 및 드레인 전극(25, 26)으로 이루어진다.
상기 유기 절연막(30)은 상기 박막 트랜지스터(20)가 구비된 상기 절연 기판(10) 상에 상기 박막 트랜지스터(20)를 덮도록 소정의 두께를 가지고 구비되어 있다.
한편, 상기 마스크(60)에는 상기 노광 공정에서 광이 투과되는 투과 영역(61)과 광이 차단되는 차광 영역(62)으로 이루어진 소정의 패턴(63)이 형성되어 있고, 상기 패턴(63)의 투과 영역(61)의 폭(W1)은 모두 동일하다.
상기 박막 트랜지스터 기판(50) 상에 엠보싱 패턴(40)을 형성하기 위하여 상기 마스크(60)를 상기 박막 트랜지스터 기판(50)에 정렬하고, 상기 마스크(60) 상에 입사광(R1)을 조사하여 상기 유기 절연막(30)을 노광시킨다.
상기 유기 절연막(30)은 아크릴 계통의 감광성(photo-sensitive) 포토레지스트의 일종으로 상기 유기 절연막(30)에 입사되는 노광량에 민감하게 반응한다. 따라서 별도의 포토레지스트를 사용하지 않고 상기 유기 절연막(30) 상에 노광량을 조절하여 광을 입사함으로써 엠보싱 패턴(40)을 형성할 수 있다.
상기 유기 절연막(30)은 포지티브(positive) 포토레지스트의 일종으로서 노광 부위가 차후 현상 공정에서 제거됨으로써 상기 유기 절연막(30) 상에 소정의 패턴이 형성된다. 즉, 상기 마스크(60)의 투과 영역(61)에 대응하는 상기 유기 절연막(30)의 영역이 도 2에 도시된 엠보싱 패턴(40)의 오목부(40a)가 되고, 상기 마스크(60)의 차광 영역(62)에 대응하는 영역이 상기 엠보싱 패턴(40)의 볼록부(40b)가 된다.
그러나, 상기 유기 절연막(30)의 하측에는 상기 박막 트랜지스터(20)를 이루는 상기 소오스 전극(25)과 상기 드레인 전극(26) 및 미도시된 스토리지 캐패시터(storage capacitor)를 구성하는 전극 등 복수의 금속 배선이 구비되어 있다.
상기 금속 배선은 일반적으로 표면 반사율이 높아 입사된 광을 반사하므로, 상기 노광 공정에서 상기 마스크(60)의 투과 영역(61)을 경유하여 상기 유기 절연막(30)에 입사된 입사광(R1)은 상기 유기 절연막(30)을 1차 노광시킨다. 반사광(R2)은 상기 입사광(R1)이 상기 유기 절연막(30) 하측에 구비된 상기 금속배선에 반사된 것으로, 상기 입사광(R1)의 진행 방향과 반대 방향으로 진행하면서 상기 유기 절연막(30)의 1차 노광된 부위를 다시 2차 노광하는 백(back) 노광을 야기시킨다.
반면, 상기 유기 절연막(30)의 하측에 금속 배선이 구비되지 않은 경우의 노광 공정은, 상기 마스크(60)의 투과 영역(61)을 경유한 입사광(R1)이 상기 유기 절연막(30)을 1차 노광 시키는 것으로 종결된다.
일반적으로 반사-투과형 액정 표시 장치에 있어서, 상기 백(back) 노광은 상기 금속 배선이 구비된 반사 영역에서 주로 발생하며, 일반적인 노광은 금속 배선이 구비되지 않는 투과 영역에서 일어난다.
2번의 노광을 거친 상기 유기 절연막(30) 영역, 즉 상기 금속 배선 상에 구비된 상기 유기 절연막(30)에는 제1 깊이(H1)의 오목부(40a)를 갖는 엠보싱 패턴(40)이 형성되고, 1번의 노광을 거친 상기 유기 절연막(30) 영역에는 상기 제1 깊이(H1)보다 얕은 제2 깊이(H2)의 오목부(40a)를 갖는 엠보싱 패턴(40)이 형성된다.
따라서, 상기 유기 절연막(30) 상에 동일한 노광량을 공급하더라도 상기 유기 절연막(30)의 하측에 금속 배선의 유무에 따라 엠보싱 패턴이 서로 다른 프로파일을 가지고 형성된다.
따라서, 본 발명의 목적은 반사 영역의 반사율을 향상시킬 수 있는 박막 트랜지스터 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
도 1은 일반적인 박막 트랜지스터 기판의 노광 공정을 설명하기 위한 단면도이다.
도 2는 도 1에 도시된 박막 트랜지스터 기판에 형성된 엠보싱 패턴을 설명하기 위한 단면도이다.
도 3은 본 발명의 실시예에 따른 반사-투과형 액정 표시 장치의 박막 트랜지스터 기판의 평면도이다.
도 4는 도 3에 도시된 절단선 Ⅰ-Ⅰ에 따른 단면도이다.
도 5는 박막 트랜지스터 및 스토리지 캐패시터를 이루는 금속 배선을 설명하기 위한 도면이다.
도 6은 도 5에 도시된 금속 배선 표면에 구비된 반사 방지막을 설명하기 위한 도면이다.
도 7은 도 6에 도시된 반사 방지막의 작용을 설명하기 위한 도면이다.
도 8은 도 7에 도시된 반사 방지막이 구비된 박막 트랜지스터 기판의 노광 공정을 설명하기 위한 도면이다.
도 9a 내지 도 9d는 반사 방지막을 갖는 박막 트랜지스터 기판의 제조 공정을 설명하기 위한 공정도이다.
<도면의 주요부분에 대한 부호의 설명>
200 : 박막 트랜지스터 기판210 : 제1 투명 기판
220 : 박막 트랜지스터227 : 스토리지 캐패시터
228 : 반사 방지막230 : 유기 절연막
240 : 투과 전극250 : 반사 전극
260 : 게이트 라인270 : 데이터 라인
280 : 스토리지 캐패시터 라인
상기 본 발명의 목적을 달성하기 위한 박막 트랜지스터 기판은, 절연 기판, 상기 절연 기판 상에 구비된 박막 트랜지스터의 소오스 전극, 드레인 전극 및 스토리지 캐패시터의 상부 전극으로 이루어진 금속 배선, 상기 금속 배선이 제공된 상기 절연 기판 상에 구비되고, 상면에 엠보싱 패턴이 형성된 유기 절연막 및 상기 금속 배선과 상기 유기 절연막과의 사이에 구비되고, 상기 유기 절연막으로 입사된 광이 상기 금속 배선에 의해 반사되는 것을 방지하기 위한 반사 방지막을 포함하여 이루어진다.
또한, 상기 본 발명의 다른 목적을 수행하기 위한 박막 트랜지스터 기판의 제조 방법은, 절연 기판 상에 형성된 제1 금속층을 패터닝하여 게이트 전극을 갖는 게이트 라인 및 하부 전극을 갖는 스토리지 캐패시터 라인을 형성하는 단계, 상기 게이트 라인 및 상기 스토리지 캐패시터 라인 상에 절연층을 형성하는 단계, 상기 게이트 전극이 형성된 영역을 포함하는 상기 절연층 상에 액티브 패턴을 형성하는 단계, 상기 액티브 패턴이 형성된 상기 절연 기판 상에 제2 금속층을 형성하는 단계, 상기 제2 금속층 상에 소정의 두께를 갖는 반사 방지막을 형성하는 단계, 상기 제2 금속층 및 상기 반사 방지막을 패터닝하여 소오스 전극, 드레인 전극 및 상기 하부 전극에 대응하는 스토리지 캐패시터의 상부 전극을 포함하는 데이터 라인을 형성하는 단계, 상기 데이터 라인 상에 유기 절연막을 형성하는 단계 및 상기 유기절연막을 패터닝하여 상기 유기 절연막의 상면에 엠보싱 패턴을 형성하는 단계를 포함하여 이루어진다.
이러한 박막 트랜지스터 기판 및 이의 제조 방법에 의하면, 상기 금속 배선 상에 상기 반사 방지막을 구비하여 상기 반사 방지막 표면에서 반사된 광과, 상기 금속 배선의 표면에서 반사된 광을 서로 반파장의 위상차를 갖도록 하여 상쇄 간섭에 의해 소멸시킴으로써 상기 반사 방지막 상에 구비되는 유기 절연막 상에 균일한 엠보싱 패턴을 형성하여 반사 영역의 반사율을 향상할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예에 의한 박막 트랜지스터 기판을 상세하게 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 반사-투과형 액정 표시 장치의 박막 트랜지스터 기판의 평면도이고, 도 4는 도 3에 도시된 절단선 Ⅰ-Ⅰ에 따른 단면도이다.
도 3과 도 4를 참조하면, 본 발명의 실시예에 따른 반사-투과형 액정 표시 장치의 박막 트랜지스터 기판(200)에는 복수개의 단위 셀(Unit Cell)이 규칙적으로 배열되어 있고, 상기 단위 셀(Unit Cell)은 게이트 라인(260)과 데이터 라인(270)으로 둘러싸여 형성되며, 외부로부터 입사되는 외부광을 반사시키는 반사 영역(R)과 반사-투과형 액정 표시 장치의 내부에 구비된 광발생 수단으로부터 발생된 광을 투과시키는 투과 영역(T)을 가진다.
상기 박막 트랜지스터 기판(200)은 투명한 절연 기판(210)과, 상기 절연 기판(210)상에 구비된 박막 트랜지스터(220), 상기 박막 트랜지스터(220)와 전기적으로 연결된 스토리지 캐패시터(storage capacitor)(227), 상기 박막트랜지스터(220) 및 상기 스토리지 캐패시터(227)를 보호하기 위하여 상기 절연 기판(210) 상에 소정의 두께를 가지고 구비된 유기 절연막(230) 및 상기 유기 절연막(230) 상에 제공된 투과 전극(240)과 반사 전극(250)을 포함하여 이루어진다.
상기 박막 트랜지스터(220)는 절연 기판(210) 상에 제1 방향으로 연장된 게이트 라인(260)으로부터 분기된 게이트 전극(221), 상기 게이트 전극(221)을 보호하기 위하여 상기 절연 기판(210) 전면에 적층된 게이트 절연막(222), 상기 게이트 절연막(222) 상에 순차적으로 적층된 액티브 패턴(223)과 오믹 콘택 패턴(224) 및 상기 절연 기판(210) 상에 상기 제1 방향과 직교하는 제2 방향으로 구비된 데이터 라인(270)으로부터 분기된 소오스 전극(225) 및 데이터 전극(226)으로 이루어진다.
상기 스토리지 캐패시터(227)는 상기 게이트 라인(260)과 동일 평면상에서 구비된 스토리지 캐패시터 라인(280)으로부터 분기되고, 상기 게이트 절연막(222)에 의해 보호되는 하부 전극(221a)과, 상기 박막 트랜지스터(220)의 상기 드레인 전극(226)으로부터 연장되고, 상기 하부 전극(221a)상에 구비된 상부 전극(226a)으로 이루어진다.
상기 박막 트랜지스터(220)의 상기 소오스 및 드레인 전극(225, 226)과, 상기 스토리지 캐패시터(227)의 상부 전극(226a)의 표면상에 금속 산화물로 이루어진 반사 방지막(228)이 구비된다. 또한 상기 반사 방지막(228)은 상기 상부 전극(226a)의 일부 영역을 노출시키도록 홀(미도시)이 형성되어 있다.
상기 박막 트랜지스터(220) 및 상기 스토리지 캐패시터(227) 상에는감광성(photo-sensitive) 유기 절연막(230)이 구비된다. 상기 유기 절연막(230)의 상부면은 균일한 엠보싱 패턴(232)이 형성되어 있으며, 상기 스토리지 캐패시터(227)의 상부 전극(226a)의 일부 면적을 노출시키는 콘택홀(231)이 형성되어 있다. 따라서, 상기 콘택홀(231)은 상기 반사 방지막(228)에 형성된 홀을 경유하여 상기 상부 전극(226a)의 일부 면적을 노출시킨다.
엠보싱 패턴(232)이 형성된 상기 유기 절연막(230) 상에는 인듐 틴 옥사이드(Indium Thin Oxide; 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO)로 이루어진 투과 전극(240)이 균일한 두께로 제공된다. 따라서, 상기 투과 전극(240)은 상기 유기 절연막(230)의 표면 구조와 동일한 표면 구조를 갖는다.
또한, 상기 투과 전극(240)은 상기 유기 절연막(230)에 형성된 콘택홀(231) 및 상기 반사 방지막(228)의 홀을 통해 상기 상부 전극(226a)과 전기적으로 연결된다.
상기 투과 전극(240) 상에는 상기 투과 전극(240)의 일부 영역을 노출시키기 위한 투과창(255)이 형성된 반사 전극(250)이 균일한 두께로 제공된다. 여기서, 상기 반사 전극(250)은 상기 유기 절연막(230)의 표면 구조와 동일한 표면 구조를 갖는다.
상기 박막 트랜지스터 기판(200)에 의하면, 상기 금속 배선의 표면에 상기 반사 방지막(228)을 구비하여 상기 유기 절연막(230)의 노광 공정시 백(back) 노광을 방지하여 균일한 엠보싱 패턴(232)을 형성한다. 이로써 상기 박막 트랜지스터기판(200)의 반사 영역(R)의 반사율을 향상시킬 수 있다.
도 5는 박막 트랜지스터 및 스토리지 캐패시터를 이루는 금속 배선을 설명하기 위한 도면이다.
도 5를 참조하면, 상기 박막 트랜지스터 기판(200)은 절연 기판(210) 상에 제1 방향으로 연장된 게이트 라인(260)과, 상기 게이트 라인(260)과 평행하게 동일 평면상에 구비된 스토리지 캐패시터 라인(280) 및 상기 게이트 라인(260)과 수직하게 상기 게이트 라인(260) 및 상기 스토리지 캐패시터 라인(280)의 상측에 제2 방향으로 연장된 데이터 라인(270)이 구비되어 있다.
상기 게이트 라인(260)과 상기 데이터 라인(270) 및 상기 스토리지 캐패시터 라인(280)은 도 4에 도시된 상기 절연 기판(210)의 전면에 적층된 게이트 절연막(222)에 의하여 서로 이격되어 있다.
상기 게이트 라인(260)으로부터 게이트 전극(221)이 형성되고, 상기 게이트 전극(221)의 상측에는 상기 데이터 라인(270)으로부터 분기된 소오스 전극(225) 및 드레인 전극(226)이 구비되어 있다.
상기 스토리지 캐패시터 라인(280)은 상기 게이트 라인(260) 및 상기 데이터 라인(270)으로 둘러싸인 단위 셀(Unit Cell) 공간(290)을 가로질러 구비되고, 상기 단위 셀 공간(290) 내에 상기 스토리지 캐패시터(227)를 구성하는 하부 전극(221a)이 상기 스토리지 캐패시터 라인(280)으로부터 형성되어 있다.
상기 박막 트랜지스터(220)를 구성하는 상기 드레인 전극(226)은 상기 스토리지 캐패시터(227)의 상기 하부 전극(221a)을 향하여 연장되고, 상기 스토리지 캐패시터(227)를 구성하는 상부 전극(226a)과 일체로 구비된다.
상기 상부 전극(226a)은 상기 하부 전극(221a)의 상측에 구비되며, 도 3에 도시된 게이트 절연막(222)에 의해 상기 하부 전극(221a)과 소정 간격 이격된다.
도 6은 도 5에 도시된 금속 배선 표면에 구비된 반사 방지막을 설명하기 위한 도면이다.
도 6을 참조하면, 도 5에서 살펴본 상기 소오스 전극(225)과, 상기 드레인 전극(226) 및 상기 스토리지 캐패시터(227)의 상부 전극(226a)의 표면 상에 금속 산화물로 이루어진 반사 방지막(228)이 구비되어 있다.
상기 반사 방지막(228)은 도 5에 도시된 상기 단위 셀 공간(290)내의 금속 배선, 즉 상기 소오스 전극(225)과, 상기 드레인 전극(226) 및 상기 스토리지 캐패시터(227)의 상부 전극(226a)의 표면이 외부로 노출되지 않도록 상기 금속 배선의 표면상에 구비된다.
또한, 상기 반사 방지막(228)은 투명하여 광이 투과할 수 있는 금속 산화물로 이루어지고, 상기 상부 전극(226a) 상에 구비된 상기 반사 방지막(228)에는 상기 상부 전극(226a)의 일부 영역을 노출시키는 홀(228a)이 형성되어 있다.
상기 반사 방지막(228)은 광 투과성을 가지며, 상기 반사 방지막(228)이 광반사 차단 효과를 갖도록 하기 위하여 일반적으로 크롬(Cr)으로 형성된 상기 소오스 전극(225) 및 상기 드레인 전극(226)의 표면에 산화크롬(CrOx)으로 상기 반사 방지막(228)을 형성하여 크롬/산화크롬(Cr/CrOx)의 이중막 구조를 갖도록 한다.
상기 크롬/산화크롬(Cr/CrOx)의 이중막 구조에 의해 상기 박막 트랜지스터기판(200)의 노광 공정시 백(back) 노광을 방지하여 균일한 프로파일을 갖는 엠보싱 패턴을 형성할 수 있다. 다만, 상기 산화크롬(CrOx)으로 형성된 상기 반사 방지막(228)은 본 발명의 일 예로 언급한 것으로 본 발명의 반사 방지막(228)은 산화크롬(CrOx)으로 이루어진 것에 한정되지 않고, 상기 금속 배선 상에 구비되어 입사광의 일부를 투과시키고 나머지 일부를 반사시킬 수 있는 광 투과성을 갖는 재질이면 족하다.
도 7은 도 6에 도시된 반사 방지막의 작용을 설명하기 위한 도면이다.
도 7을 참조하면, 금속 배선인 스토리지 캐패시터(227)의 상부 전극(226a)과, 상기 상부 전극(226a) 상에 구비된 제2 굴절률(nb)을 갖는 반사 방지막(228) 및 상기 반사 방지막(228) 상에 구비된 제1 굴절률(na)을 갖는 유기 절연막(230)이 도시되어 있다.
상기 유기 절연막(230) 내부를 진행하는 제1 광(L1)은 0도 또는 0도에 가까운 제1 입사각(θ1)을 가지고 상기 반사 방지막(228)으로 입사된다. 이때, 상기 제1 광(L1)의 일부는 상기 제1 입사각(θ1)과 동일한 크기의 반사각을 갖는 제2 광(L2)이 되어 상기 유기 절연막(230) 내부로 반사되어 나가고, 상기 제1 광(L1)의 나머지 일부는 일정 각도 굴절되어 제3 광(L3)으로서 상기 반사 방지막(228)의 내부로 진행한다.
한편, 상기 반사 방지막(228) 내부를 진행하는 상기 제3 광(L3)은 제2 입사각(θ2)을 가지고 상기 스토리지 캐패시터(227)의 상부 전극(226a)을 향해 진행하다가 대부분이 상기 상부 전극(226a)의 표면에 의해 제4 광(L4)이 되어 상기 반사 방지막(228) 측으로 반사된다. 상기 제4 광(L4)은 상기 반사 방지막(228)과 상기 유기 절연막(230)과의 경계면에서 소정 각도 굴절되어 제5 광(L5)으로 변경된다. 상기 제5 광(L5)은 상기 제2 광(L2)과 평행하게 상기 유기 절연막(230) 내부를 진행한다.
따라서, 상기 유기 절연막(230)으로 입사된 제1 광(L1)은 상기 유기 절연막(230)과 상기 반사 방지막(228)과의 경계면에서 반사된 제2 광(L2)과, 상기 반사 방지막(228)과 상기 상부 전극(226a)과의 경계면에서 반사된 제 5광(L5)으로 나뉘어 진다.
이때, 상기 제2 광(L2)과 상기 제5 광(L5)이 서로 반파장(λ/2)의 위상차가 발생하여 상기 제2 광(L2)과 상기 제5 광(L5)이 서로 겹쳐져서 그 강도가 극소가 되어 소멸되도록 상기 반사 방지막(228)의 두께(d1)를 결정한다.
일반적으로, 굴절률이 높은 매질 내부를 진행하는 광이 굴절률이 낮은 매질을 향해 진행하다 상기 매질간의 경계면에서 반사되는 경우 상기 반사광의 위상은 불변이나, 굴절률이 낮은 매질 내부를 진행하는 광이 굴절률이 높은 매질을 향해 진행하다 상기 매질간의 경계면에서 반사되는 경우 상기 반사광의 위상은 180도 달라진다. 다만 투과하는 광의 위상은 어떤 경우에도 동일하다.
따라서, 상기 유기 절연(230)막과 상기 반사 방지막(228)과의 굴절률을 고려하여 상기 제2 광(L2) 또는 상기 제5 광(L5) 중 어느 하나의 광이 상기 반사 과정에서 180도 위상 변화를 갖는 경우, 상기 제2 광(L2)과 상기 제5광(L5)이 서로 겹쳐져 그 강도가 극소가 되어 소멸되도록 하는 상기 반사 방지막(228)의 두께(d1)는 수학식 1에 의해 결정된다.
여기서, 상기 n은 반사 방지막(228)의 굴절률(nb)을 나타내고, 상기 λ는 상기 유기 절연막(230) 내부를 진행하는 광의 파장을 말한다.
한편, 상기 유기 절연막(230)과 상기 반사 방지막(228)과의 굴절률을 고려하여 상기 제2 광(L2) 및 상기 제5 광(L5)이 상기 반사 과정에서 전체적인 위상 변화가 없는 경우, 즉 상기 제2 광(L2) 및 상기 제5 광(L5)이 반사에 의해 위상 변화를 갖지 않는 경우, 상기 제2 광(L2)과 상기 제5광(L5)이 서로 겹쳐져 그 강도가 극소가 되어 소멸되도록 하는 상기 반사 방지막(228)의 두께(d1)는 수학식 2에 의해 결정된다.
여기서, 상기 n은 반사 방지막(228)의 굴절률(nb)을 나타내고, 상기 λ는 상기 유기 절연막(230) 내부를 진행하는 광의 파장을 말한다.
상기 유기 절연막(230)과 상기 반사 방지막(228)의 굴절률과의 관계에 의해, 상기 수학식 1 또는 수학식 2에 의하여 상기 제2 광(L2)과 상기 제5 광(L5)이 서로소멸 간섭을 일으키는 상기 반사 방지막(228)의 두께(d1)를 결정할 수 있으며, 상기 반사 방지막(228)이 상기 결정된 두께(d1)를 갖도록 하여 상기 제2 광(L2) 및 제5 광(L5)을 소멸시킬 수 있다.
도 8은 도 7에 도시된 반사 방지막이 구비된 박막 트랜지스터 기판의 노광 공정을 설명하기 위한 도면이다.
도 8을 참조하면, 상기 박막 트랜지스터 기판(200) 상에 유기막 엠보싱 패턴을 형성하기 위한 노광 공정은 패턴(330)이 형성된 마스크(300)를 이용하여 유기 절연막(230)이 코팅된 상기 박막 트랜지스터 기판(50) 상에 광을 조사함으로써 이루어진다.
상기 박막 트랜지스터 기판(200)에는 도 7에 도시된 상기 반사 방지막(228)이 상기 유기 절연막(230)과 스토리지 캐패시터(227)의 상부 전극(226a) 사이에 구비되어 있다. 정확하게는 상기 반사 방지막(228)은 도 4에 도시된 바와 같이 박막 트랜지스터(220)의 소오스 전극(225)과 드레인 전극(226) 및 상기 스토리지 캐패시터(227)의 상부 전극(226a)상에 구비된다.
한편, 상기 마스크(300)에는 상기 노광 공정에서 광이 투과되는 투과 영역(310)과 광이 차단되는 차광 영역(320)으로 이루어진 패턴(330)이 형성되어 있고, 상기 패턴(330)의 투과 영역(310)의 폭(W2)은 모두 동일하다.
상기 박막 트랜지스터 기판(200)의 상기 유기 절연막(230) 상에 엠보싱 패턴을 형성하기 위하여 상기 마스크(300)를 상기 박막 트랜지스터 기판(200)에 정렬하고, 상기 마스크(300) 상에 제6 광(L6)을 조사하여 상기 유기 절연막(230)을 부분적으로 노광시킨다.
이때, 상기 유기 절연막(230) 상에 조사된 제6 광(L6)은 상기 유기 절연막(230) 내부를 진행한다. 상기 제6 광(L6)은 상기 유기 절연막(230) 내부를 진행하다 상기 반사 방지막(228)과의 경계면에서 일부가 반사되어 제7 광(L7)이 되고, 나머지 일부는 상기 반사 방지막(228)을 경유하여 상기 상부 전극(226a)과의 경계면에서 반사되어 다시 상기 유기 절연막(230) 측으로 제8 광(L8)이 되어 진행한다.
상기 제7 광(L7)과 상기 제8 광(L8)은 도 7을 참조하여 살펴본 바와 같이 서로 간섭에 의해 소멸된다. 즉, 상기 수학식 1 또는 수학식 2에 의해 결정된 상기 반사 방지막(228)의 두께(d1)를 갖는 상기 박막 트랜지스터 기판(200)은 상기 유기 절연막(230) 내부로 광이 입사되어 상기 제7 광(L7)과 상기 제8 광(L8)으로 반사되어 나올 때 상기 제7 광(L7)과 상기 제8 광(L8)은 서로 소멸간섭을 일으킨다.
이로써, 상기 유기 절연막(230)의 하측에 상기 상부 전극(226a)과 같은 금속 배선이 구비되어 있더라도, 상기 노광 공정시 백(back) 노광을 예방하여 상기 유기 절연막(230) 상에 균일한 프로파일을 갖는 엠보싱 패턴을 형성할 수 있다.
도 9a 내지 도 9d는 반사 방지막을 갖는 박막 트랜지스터 기판의 제조 공정을 설명하기 위한 공정도이다.
먼저, 도 9a를 참조하면, 투명한 절연 기판(210) 상에 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 구리(Cu) 또는 텅스텐(W) 등과 같은 제1 금속층을 증착한다. 이후, 상기 제1 금속층을 패터닝하여 게이트 라인(미도시)을 형성한다. 또한 상기 제1 금속층으로부터 상기 게이트 라인과 평행한 스토리지 캐패시터 라인(미도시)을 형성한다.
상기 게이트 라인은 박막 트랜지스터를 구성하는 게이트 전극(221)을 포함하고, 상기 스토리지 캐패시터 라인은 스토리지 캐패시터를 구성하는 하부 전극(221a)을 포함한다. 이때, 상기 게이트 전극(221)과 상기 하부 전극(221a)은 서로 이격되어 있다.
상기 결과물 상에 상기 게이트 라인 및 스토리지 캐패시터 라인을 보호하기 위하여 질화 실리콘(SiNx)을 플라즈마 화학 기상 증착 방법으로 적층하여 게이트 절연막(222)을 형성한다.
계속하여, 상기 게이트 절연막(222) 상에 아몰퍼스 실리콘막 및 인 시튜(in-situ)로 도핑된 n+아몰퍼스 실리콘막을 플라즈마 화학 기상 증착 방법으로 차례로 적층한다. 다음, 적층된 아몰퍼스 실리콘막 및 n+아몰퍼스 실리콘막을 패터닝함으로써 상기 게이트 절연막(222) 상에 순차적으로 액티브층(223) 및 오믹 콘택층(224)을 형성한다.
도 9b를 참조하면, 상기 결과물 상에 상기 n+아몰퍼스 실리콘막과 접합시 접촉저항이 낮으며 접착력이 우수한 크롬(Cr) 또는 기타 금속으로 이루어진 제2 금속층(229a)을 적층한다. 상기 제2 금속층(229a) 상에 유기 절연막의 노광 공정시 조사되는 광의 반사 방지를 목적으로 하는 금속 산화막(229b)을 형성한다. 상기 금속 산화막(229b)은 상기 제2 금속층(229a)을 양극 산화하거나 또는 상기 제2금속층(229a) 상에 금속 산화물을 증착하여 형성한다. 양극 산화법은 전해액에서 상기 제2 금속층(229a)을 양극으로 하고 전류를 통하여 양극에서 발생하는 산소에 의해서 상기 제2 금속층(229a) 표면에 산화 피막을 형성하는 처리 방법을 말한다.
상기 금속 산화막(229b)은 도 7을 참조하여 설명한 두께(d1)를 갖도록 형성한다. 상기 금속 산화막(229b)은 광투과성을 가지며, 일 예로 산화크롬(CrOx)막을 사용할 수 있다.
계속해서 도 9c를 참조하면, 도 9b에 도시된 상기 제2 금속층(229a) 및 상기 금속 산화막(229b)을 동시에 패터닝하여 상기 게이트 라인과 수직하고, 표면에 입사광의 반사를 방지기 위한 반사 방지막(228)이 구비된 데이터 라인을 형성한다.
상기 반사 방지막(228)은 도 9b에 도시된 금속 산화막(229b)으로부 상기 패터닝 공정시 형성된다.
다시 말해, 상기 제2 금속층(229a)을 패터닝함으로써 상기 제2 금속층(229a)으로부터 상기 게이트 라인과 수직한 상기 데이터 라인을 형성하고, 또한 상기 데이터 라인으로부터 분기된 소오스 전극(225)과 드레인 전극(226) 및 상기 드레인 전극(226)과 일체로 구비되고 상기 스토리지 캐패시터(227)의 하부 전극(221a) 상측에 형성되는 상부 전극(226a)을 동시에 형성한다.
상기 반사 방지막(228)도 상기 소오스 전극(225)과 상기 드레인 전극(226) 및 상기 상부 전극(226a)상에 상기 소오스 전극(225)과 상기 드레인 전극(226) 및 상기 상부 전극(226a)과 동일한 패턴을 가지고 형성된다. 또한, 상기 상부 전극(226a) 상에 상기 상부 전극(226a)의 일부 영역을 노출시키는 홀(228a)을 형성한다.
이후 도 9d를 참조하면, 상기 결과물 상에 소정의 두께를 갖도록 유기 절연막(230)을 형성한다. 이후 도 8에 도시된 노광 공정을 수행하여 상기 유기 절연막(230)에 콘택홀(231) 및 엠보싱 패턴(232)을 형성한다.
콘택홀(231) 및 엠보싱 패턴(232)이 형성된 상기 유기 절연막(230) 상에 ITO 또는 IZO를 균일한 두께로 도포하고 이를 패터닝하여 상기 콘택홀(231)을 경유하여 상기 스토리지 캐패시터(227)의 상부 전극(226a)과 전기적으로 연결된 투과 전극을 형성하고, 상기 투과 전극 상에 반사율이 우수한 금속으로 이루어진 반사 전극을 형성한다. 이로써, 도 4에 도시된 박막 트랜지스터 기판(200)을 완성한다.
본 발명은 반사-투과형 액정 표시 장치에 있어서, 반사 영역의 반사율을 향상시키기 위한 것이나, 본 발명은 반사-투과형 액정 표시 장치에만 한정되는 것이 아니라 상기 반사-투과형 액정 표시 장치의 반사 영역과 동일한 작용을 하는 반사형 액정 표시 장치에도 동일하게 적용될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 반사-투과형 액정 표시 장치의 박막 트랜지스터 기판에 구비된 금속 배선 즉, 박막 트랜지스터의 소오스 전극과 드레인 전극 및 스토리지 캐패시터의 상부 전극 상에 금속 산화물 특히 산화크롬(CrOx)로 이루어진 반사 방지막을 특정 두께를 갖도록 증착한다.
이로써, 상기 박막 트랜지스터 기판 상에 엠보싱 패턴을 형성하기 위한 노광 공정시, 상기 유기 절연막으로 입사된 광은 상기 반사 방지막의 표면에서 반사된제1 광과 상기 반사 방지막과 상기 금속 배선과의 경계면에서 반사된 제2 광으로 나뉘어지고, 상기 제1 광과 상기 제2 광은 서로 반파장의 위상차를 가지며 서로 겹쳐져서 그 강도가 극소가 되어 소멸된다.
따라서, 상기 유기 절연막의 노광 공정시 상기 금속 배선에 의한 백(back) 노광을 방지하여 상기 유기 절연막의 하측에 상기 금속 배선의 유무에 관계없이 상기 유기 절연막의 상면에 균일한 프로파일을 갖는 엠보싱 패턴을 형성할 수 있고, 상기 엠보싱 패턴에 의해 균일한 프로파일을 갖는 반사 전극을 형성할 수 있게 되어 외부로부터 입사되는 광을 균일하게 반사시켜 상기 반사 전극의 반사율을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 절연 기판;
    상기 절연 기판 상에 구비된 박막 트랜지스터의 소오스 전극, 드레인 전극 및 스토리지 캐패시터의 상부 전극으로 이루어진 금속 배선;
    상기 금속 배선이 제공된 상기 절연 기판 상에 구비되고, 상면에 엠보싱 패턴이 형성된 유기 절연막; 및
    상기 금속 배선과 상기 유기 절연막과의 사이에 구비되고, 상기 유기 절연막으로 입사된 광이 상기 금속 배선에 의해 반사되는 것을 방지하기 위한 반사 방지막을 포함하는 박막 트랜지스터 기판.
  2. 제1항에 있어서, 상기 반사 방지막은 산화크롬으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 절연 기판 상에 형성된 제1 금속층을 패터닝하여 게이트 전극을 갖는 게이트 라인 및 하부 전극을 갖는 스토리지 캐패시터 라인을 형성하는 단계;
    상기 게이트 라인 및 상기 스토리지 캐패시터 라인 상에 절연층을 형성하는 단계;
    상기 게이트 전극이 형성된 영역을 포함하는 상기 절연층 상에 액티브 패턴을 형성하는 단계;
    상기 액티브 패턴이 형성된 상기 절연 기판 상에 제2 금속층을 형성하는 단계;
    상기 제2 금속층 상에 소정의 두께를 갖는 반사 방지막을 형성하는 단계;
    상기 제2 금속층 및 상기 반사 방지막을 패터닝하여 소오스 전극, 드레인 전극 및 상기 하부 전극에 대응하는 스토리지 캐패시터의 상부 전극을 포함하는 데이터 라인을 형성하는 단계;
    상기 데이터 라인 상에 유기 절연막을 형성하는 단계; 및
    상기 유기 절연막을 패터닝하여 상기 유기 절연막의 상면에 엠보싱 패턴을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에 있어서, 상기 반사 방지막을 형성하는 단계는,
    상기 제2 금속층을 양극 산화하여 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  5. 제3항에 있어서, 상기 반사 방지막을 형성하는 단계는,
    상기 제2 금속층 상에 금속 산화물을 증착하여 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  6. 제3항에 있어서, 상기 엠보싱 패턴을 형성하는 단계는,
    상기 유기 절연막 상에 소정의 패턴이 형성된 마스크를 정렬하는 단계;
    상기 반사 방지막의 표면에서 반사된 제1 광과, 상기 반사 방지막을 투과하여 상기 반사 방지막의 하측에 구비된 소오스 전극, 드레인 전극 및 상부 전극의 표면에서 반사된 제2 광이 반파장의 위상차를 가지고 서로 겹쳐져 소멸되도록 상기 유기 절연막을 노광하는 단계; 및
    상기 유기 절연막을 현상하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
KR1020020060782A 2002-10-05 2002-10-05 박막 트랜지스터 기판 및 이의 제조 방법 KR100897739B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020060782A KR100897739B1 (ko) 2002-10-05 2002-10-05 박막 트랜지스터 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020060782A KR100897739B1 (ko) 2002-10-05 2002-10-05 박막 트랜지스터 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040031369A true KR20040031369A (ko) 2004-04-13
KR100897739B1 KR100897739B1 (ko) 2009-05-15

Family

ID=37331601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020060782A KR100897739B1 (ko) 2002-10-05 2002-10-05 박막 트랜지스터 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100897739B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037085B1 (ko) * 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103269B2 (en) 2015-05-08 2018-10-16 Lg Chem, Ltd. Thin-film transistor substrate having a light reflection reduction layer and display device comprising same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242034B1 (ko) * 1995-05-19 2000-02-01 가네꼬 히사시 차광막을 가지는 박막 트랜지스터 어레이
KR100491144B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037085B1 (ko) * 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US8115893B2 (en) 2004-06-05 2012-02-14 Lg Display Co., Ltd. Liquid crystal display device with reflection and transmission regions

Also Published As

Publication number Publication date
KR100897739B1 (ko) 2009-05-15

Similar Documents

Publication Publication Date Title
KR100617031B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
KR101197223B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101373750B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
JP2008134593A (ja) 液晶表示装置用アレイ基板とその製造方法
KR101305069B1 (ko) 어레이 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
KR20030057227A (ko) 반사투과형 액정표시장치용 어레이기판 제조방법
KR100491258B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100897739B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2004310048A (ja) 色フィルター表示板及びこれを含む半透過型液晶表示装置
KR100913305B1 (ko) 반투과형 액정표시장치 및 그 제조 방법
KR101269337B1 (ko) 반사투과형 액정 표시 장치 및 그 제조 방법
KR20040010877A (ko) 반사투과형 액정표시장치용 어레이기판 제조방법
KR20070072299A (ko) 액정표시장치 및 그의 제조방법
KR20070002619A (ko) 반사투과형 액정표시장치 및 그 제조방법
KR101658514B1 (ko) 반사투과형 액정표시장치용 어레이 기판의 제조방법
KR101071260B1 (ko) 반사투과형 액정 표시 장치
KR100717182B1 (ko) 반투과형 액정표시장치의 어레이 기판 제조방법
KR100672655B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
KR20040024379A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100870664B1 (ko) 횡전계방식 액정 표시소자의 제조방법
KR100989166B1 (ko) 액정표시소자 및 그 제조방법
JP2003233085A (ja) アクティブマトリクス基板の製造方法
KR20100108710A (ko) 표시 기판의 제조 방법과 이에 의해 제조된 표시 기판
KR20020087273A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060011160A (ko) 박막 트랜지스터 기판의 제조 방법과, 이에 의해 제조된박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120416

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee