KR20040025192A - 메모리 뱅크를 테스트하는 방법 - Google Patents

메모리 뱅크를 테스트하는 방법 Download PDF

Info

Publication number
KR20040025192A
KR20040025192A KR1020020057038A KR20020057038A KR20040025192A KR 20040025192 A KR20040025192 A KR 20040025192A KR 1020020057038 A KR1020020057038 A KR 1020020057038A KR 20020057038 A KR20020057038 A KR 20020057038A KR 20040025192 A KR20040025192 A KR 20040025192A
Authority
KR
South Korea
Prior art keywords
word lines
memory bank
test
index
disturb
Prior art date
Application number
KR1020020057038A
Other languages
English (en)
Inventor
방정호
조근원
김두섭
이화철
김현자
이남권
조병후
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020057038A priority Critical patent/KR20040025192A/ko
Publication of KR20040025192A publication Critical patent/KR20040025192A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26Accessing multiple arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202Word line control

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

메모리 뱅크를 테스트 하기 위한 방법이 개시된다. N(N은 양의 정수) 개의 워드라인들을 포함하는 메모리 뱅크를 테스트하기 위한 방법은, 상기 메모리 뱅크를 M(M은 양의 정수) 개의 블록들로 분할하는 단계와, 상기 분할된 블록들 중 하나의 블록을 선택하는 단계와, 상기 선택된 블록 내의 워드라인들로 순차적으로 가하는 단계와, 상기 메모리 뱅크 내의 모든 워드라인들을 리프레쉬하는 단계 그리고 상기 분할된 블록들 모두가 한번씩 선택될 때까지 상기 선택 단계로 리턴하는 단계를 포함한다.

Description

메모리 뱅크를 테스트하는 방법{METHOD FOR TESTING MEMORY BANK}
본 발명은 반도체 메모리를 테스트하는 방법에 관한 것으로, 좀 더 구체적으로는 복수의 워드라인들을 포함하는 반도체 메모리 뱅크를 테스트하는 방법에 관한 것이다.
반도체 메모리 장치의 일종인 램버스(Rambus) DRAM은 미국 Rambus 사에 의해 제안된 새로운 형태의 고속 DRAM이다. 예컨대, 16/18M 램버스 DRAM은 2 개의 뱅크(bank)들로 구성되어 있고 각 뱅크는 1M * 8bit(1 MByte)로 구성되어 있다. 또 각 뱅크는 512개의 워드라인과 256 개의 비트 라인으로 구성되며 하나의 컬럼 어드레스(column address)가 주어지면 64bit 즉, 8byte의 데이터가 선택되어 동시에 독출(read) 또는 기입(write)된다.
이와 같은 메모리 뱅크들에 대한 테스트 장비 가운데 하나인 T5365는 64ms동안 하나의 뱅크 내의 128 개의 워드라인들에 대하여 각각 5000회 기입 디스터브(disturb)를 실시하여 셀의 간섭 여부를 테스트한다.
도 1은 T5365 테스트 장비를 이용하여 512 개의 워드라인들을 포함하는 메모리 뱅크에 대한 테스트 동작을 개념적으로 보여주는 도면이고, 도 2는 그에 대한 플로우차트이다.
도 1 및 도 2를 참조하면, 단계 S20에서, 디스터브 수행 횟수를 나타내는 인덱스 K는 0으로 설정된다. 단계 S21에서, 선택되는 워드라인의 인덱스를 나타내는 I는 0으로 설정된다. 단계 S22에서, I 번째 워드라인에 대한 디스터브가 실시된다. 단계 S23에서, 선택되는 워드라인의 인덱스 I가 4만큼 증가된다. 단계 S24에서, 인덱스 I가 512인 지의 여부가 판별된다. 만일 인덱스 I가 512가 아니면 그 제어는 단계 S22로 리턴하고, 인덱스 I가 512이면 그 제어는 단계 S25로 진행한다.
단계 S25에서, 인덱스 K는 1만큼 증가된다. 단계 S26에서, 인덱스 K가 5000인 지의 여부가 판별된다. 만일 인덱스 K가 5000이 아니면 그 제어는 단계 S21로리턴하고, 인덱스 K가 5000이면 그 제어는 단계 S27로 진행한다.
단계 S27에서, 모든 워드라인과 연결된 메모리 셀들이 리프레쉬된다.
이와 같은 방법에 의하면, 128 개의 워드라인들(WL0, WL4, WL8, WL12, WL16, …, WL124)에 대해서 순차적으로 디스터브가 수행되며 각 워드라인들에 대한 디스터브 횟수는 5000회가 된다. 한편 앞서 서술한 방법은 하나의 메모리 뱅크에 대한 테스트 과정이므로, 다른 뱅크들에 대해서는 동일한 방법으로 반복적으로 테스트되어야 한다.
앞서 설명한 T5365 테스트 장비는 기입 시간(write timing)이 100ns이다. 그러므로, 하나의 뱅크의 512 개 워드라인들 중 128 개의 디스터브 타겟 워드라인들(disturb target wordlines)에 대한 5000회의 디스터브 실시에 소요되는 시간은 64ms이다.
한편, T5365 장비에 비해 기입 시간이 긴 MBT(Monitoring B/I Test) 프로핏(Profit) 1700 장비의 기입 시간은 400ns이다. 그러므로, MBT 장비를 이용하여 앞서 설명한 알고리즘에 따라서 하나의 뱅크의 512 개 워드라인들 중 128 개의 디스터브 타겟 워드라인들에 대한 5000회의 디스터브 실시에 소요되는 시간은 256ms이다. 이것은 T5365 장비에 의한 테스트 소요 시간의 4배이다.
비록 MBT 장비는 기입 시간이 길지만 T5365 장비에 비해 가격이 싸다는 장점이 있다. 그러므로, MBT 테스 장비를 이용하면서도 T5365 장비와 동일하게 하나의 메모리 뱅크의 워드라인에 대한 테스트 시간인 64 ms동안 5000회의 디스터브를 수행할 수 있는 방안이 요구된다.
따라서 본 발명의 목적은 MBT 테스 장비를 이용하면서도 T5365 장비와 동일하게 하나의 메모리 뱅크의 워드라인에 대한 테스트 시간인 64 ms동안 5000회의 디스터브를 수행할 수 있는 테스트 방법을 제공하는데 있다.
도 1은 T5365 테스트 장비를 이용하여 512 개의 워드라인들을 포함하는 메모리 뱅크에 대한 테스트 동작을 개념적으로 보여주는 도면;
도 2는 T5365 장비를 이용한 테스트 방법에 대한 플로우차트;
도 3은 MBT 테스트 장비를 이용하여 512 개의 워드라인들을 포함하는 메모리 뱅크에 대한 본 발명의 바람직한 실시예에 따른 테스트 방법을 개념적으로 보여주는 도면; 그리고
도 4는 본 발명의 바람직한 실시예에 따른 테스트 방법의 플로우차트이다.
*도면의 주요부분에 대한 설명
100 : 메모리 뱅크
110, 120, 130, 140 : 메모리 블록
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, N(N은 양의 정수) 개의 워드라인들을 포함하는 메모리 뱅크를 테스트하기 위한 방법은: 상기 메모리 뱅크를 M(M은 양의 정수) 개의 블록들로 분할하는 단계와, 상기 분할된 블록들 중 하나의 블록을 선택하는 단계와, 상기 선택된 블록 내의 워드라인들로 순차적으로 디스터브를 가하는 단계와, 상기 메모리 뱅크 내의 모든 워드라인들을 리프레쉬하는 단계 그리고 상기 분할된 블록들 모두가 한번씩 선택될 때까지 상기 선택 단계로 리턴하는 단계를 포함한다.
바람직한 실시예에 있어서, 상기 분할된 블록들 각각은 N/M 개의 워드라인들을 포함한다.
바람직한 실시예에 있어서, 상기 선택된 블록 내의 워드라인들로 순차적으로 디스터브를 가하는 단계는, 상기 선택된 블록 내의 워드라인들 중 I*M(I=0, 1,…, N/M-M)번째 워드라인들로 순차적으로 디스터브를 가한다.
(실시예)
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 3은 MBT 테스트 장비를 이용하여 512 개의 워드라인들을 포함하는 메모리 뱅크에 대한 본 발명의 바람직한 실시예에 따른 테스트 방법을 개념적으로 보여주는 도면이고, 도 4는 그에 대한 플로우차트이다.
도 3 및 도 4를 참조하면, 단계 S200에서, 메모리 뱅크(100)는 4개의 블록들(110-140)로 분할된다. 블록들(110-140)은 각각 128개의 워드라인들(WL0-WL127)을 포함한다. 단계 S201에서 선택된 블록을 나타내는 인덱스 L은 1로 설정된다. 단계 S202에서, 디스터브 수행 횟수를 나타내는 인덱스 K는 0으로 설정된다. 단계 S203에서, 선택되는 워드라인의 인덱스를 나타내는 I는 0으로 설정된다. 단계 S204에서, I 번째 워드라인에 대한 디스터브가 실시된다. 단계 S206에서, 선택되는 워드라인의 인덱스 I가 4만큼 증가된다. 단계 S207에서, 인덱스 I가 512/4 즉, 128인 지의 여부가 판별된다. 만일 인덱스 I가 128이 아니면 그 제어는 단계 S204로 리턴하고, 인덱스 I가 128이면 그 제어는 단계 S208로 진행한다.
단계 S208에서, 인덱스 K는 1만큼 증가된다. 단계 S209에서, 인덱스 K가 5000인 지의 여부가 판별된다. 만일 인덱스 K가 5000이 아니면 그 제어는 단계 S203로 리턴하고, 인덱스 K가 5000이면 그 제어는 단계 S210으로 진행한다.
단계 S210에서, 인덱스 K는 0으로 리셋된다. 단계 S211에서, 인덱스 L은 1만큼 증가된다. 단계 S212에서, 인덱스 L이 4인 지의 여부가 판별된다. 만일 인덱스 L이 4가 아니면 그 제어는 단계 S202로 리턴하고, 인덱스 L이 4이면 그 제어는 단계 S213로 진행한다.
단계 S213에서, 모든 워드라인과 연결된 메모리 셀들이 리프레쉬된다.
상술한 바와 같은 테스트 방법에 의하면, 하나의 메모리 뱅크(100)는 4 개의 블록들(110-140)로 분할된 후 각각의 블록들에 대한 테스트가 수행된다. 선택된 블록에서 워드 라인들(WL0, WL4, WL8, WL16, …, WL124)이 순차적으로 선택되어서 디스터브된다. 워드 라인(WL124)에 대한 디스터브가 완료되면 다시 워드라인(WL0)부터 선택하는 동작이 반복적으로 수행된다. 이와 같이 하나의 선택된 블록내의 32 개의 워드라인들(WL0, WL4, WL8, WL16, …, WL124)에 대한 디스터브 동작은 5000회 수행되며 그 수행 시간은 400ns * 32 워드라인 * 5000 회 즉, 64ms가 소요된다. 이는 기입 시간이 100ns인 T5365 장비를 이용하여 하나의 메모리 뱅크에 대한 5000회 디스터브 시간과 동일하다.
예시적인 바람직한 실시예를 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이와 같은 본 발명에 의하면, MBT 테스 장비를 이용하면서도 T5365 장비와 동일하게 하나의 메모리 뱅크의 워드라인에 대한 테스트 시간인 64 ms동안 5000회의 디스터브를 수행할 수 있다.

Claims (3)

  1. N(N은 양의 정수) 개의 워드라인들을 포함하는 메모리 뱅크를 테스트하기 위한 방법에 있어서:
    상기 메모리 뱅크를 M(M은 양의 정수) 개의 블록들로 분할하는 단계와;
    상기 분할된 블록들 중 하나의 블록을 선택하는 단계와;
    상기 선택된 블록 내의 워드라인들로 순차적으로 디스터브를 가하는 단계와;
    상기 메모리 뱅크 내의 모든 워드라인들을 리프레쉬하는 단계; 그리고
    상기 분할된 블록들 모두가 한번씩 선택될 때까지 상기 선택 단계로 리턴하는 단계를 포함하는 것을 특징으로 하는 메모리 뱅크의 테스트 방법.
  2. 제 1 항에 있어서,
    상기 분할된 블록들 각각은 N/M 개의 워드라인들을 포함하는 것을 특징으로 하는 메모리 뱅크의 테스트 방법.
  3. 제 1 항에 있어서,
    상기 선택된 블록 내의 워드라인들로 순차적으로 디스터브를 가하는 단계는, 상기 선택된 블록 내의 워드라인들 중 I*M(I=0, 1,…, N/M-M)번째 워드라인들로 순차적으로 디스터브를 가하는 것을 특징으로 하는 메모리 뱅크의 테스트 방법.
KR1020020057038A 2002-09-18 2002-09-18 메모리 뱅크를 테스트하는 방법 KR20040025192A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020057038A KR20040025192A (ko) 2002-09-18 2002-09-18 메모리 뱅크를 테스트하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020057038A KR20040025192A (ko) 2002-09-18 2002-09-18 메모리 뱅크를 테스트하는 방법

Publications (1)

Publication Number Publication Date
KR20040025192A true KR20040025192A (ko) 2004-03-24

Family

ID=37328151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020057038A KR20040025192A (ko) 2002-09-18 2002-09-18 메모리 뱅크를 테스트하는 방법

Country Status (1)

Country Link
KR (1) KR20040025192A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248874B2 (en) 2009-06-09 2012-08-21 SK Hynix Inc. Semiconductor memory apparatus and probe test control circuit therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248874B2 (en) 2009-06-09 2012-08-21 SK Hynix Inc. Semiconductor memory apparatus and probe test control circuit therefor

Similar Documents

Publication Publication Date Title
CN113168861B (zh) 执行行锤刷新操作的半导体装置
US6614689B2 (en) Non-volatile memory having a control mini-array
KR102234239B1 (ko) 반도체 디바이스
US20220051716A1 (en) Apparatuses, systems, and methods for memory directed access pause
KR970030588A (ko) 반도체 기억장치 및 그 결함 검사방법
DE69430598T2 (de) Prüfverfahren für programmierbare nicht flüchtige Halbleiterspeichervorrichtung
KR19990013963A (ko) 다이나믹형 반도체 기억 장치
KR960038989A (ko) 반도체 메모리장치
EP3271920B1 (en) Systems and methods to refresh storage elements
KR20130134610A (ko) 반도체 메모리 장치 및 그것의 테스트 방법
KR100297709B1 (ko) 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비
JP2008293567A (ja) 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法
CN102567243B (zh) 存储设备的刷新处理方法和存储设备
KR20040025192A (ko) 메모리 뱅크를 테스트하는 방법
EP4258266A1 (en) Test method for memory chip and device therefor
US6684355B2 (en) Memory testing apparatus and method
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
KR100752639B1 (ko) 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법
KR20070004333A (ko) 멀티 워드라인 디스터브 테스트 동작을 수행하는 반도체메모리 장치
JP2006120250A (ja) 半導体装置およびその試験方法
KR100444703B1 (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
KR100762597B1 (ko) 반도체 메모리를 위한 칩 상의 프로그램가능 데이터 패턴발생기
JP5363060B2 (ja) メモリモジュール、および、メモリ用補助モジュール
US9761329B2 (en) Built-in self-test (BIST) circuit and associated BIST method for embedded memories
US20110228620A1 (en) Testing method for semiconductor memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination