KR20040015376A - 감마 보정을 하기 위한 방법 및 디바이스 - Google Patents

감마 보정을 하기 위한 방법 및 디바이스 Download PDF

Info

Publication number
KR20040015376A
KR20040015376A KR10-2004-7001260A KR20047001260A KR20040015376A KR 20040015376 A KR20040015376 A KR 20040015376A KR 20047001260 A KR20047001260 A KR 20047001260A KR 20040015376 A KR20040015376 A KR 20040015376A
Authority
KR
South Korea
Prior art keywords
pulse
gamma
gray level
input
modulated signal
Prior art date
Application number
KR10-2004-7001260A
Other languages
English (en)
Inventor
렘코 로스
피에터 예이. 스니예더
아드리아누스 셈펠
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040015376A publication Critical patent/KR20040015376A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/202—Gamma control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은, 펄스 폭 변조되는 구동 펄스(B)에 의해 구동되는 각 픽셀을 갖는 픽셀 매트릭스를 포함하는, 디스플레이 디바이스, 바람직하게는, 전기발광 디스플레이 디바이스에 관한 것이다. 본 디바이스는, 개별적인 펄스 분배 변조된 신호 (PDM)의 형태로 감마 보정 정보가 공급되는 감마 보정 디바이스에 의해 구동 펄스의 폭이 제어되는 것을 특징으로 한다. 또한 본 발명은 이러한 디스플레이 디바이스에서 감마 보정을 하는 방법에 관한 것이다.

Description

감마 보정을 하기 위한 방법 및 디바이스{METHOD AND DEVICE FOR GAMMA CORRECTION}
위에 기술된 종류의 디스플레이는 예를 들어 특허 출원 EP-0 457 440에 알려져 있다.
오늘날 시장에는 여러 가지 다른 타입의 디스플레이들이 있으며, 비록 위에 기술된 것과 같은 다른 디스플레이 기술이 급격하게 증가하고 있다 할지라도, 매우 일반적인 디스플레이 디바이스는 여전히 음극선관(CRT) 디스플레이이다. 그러나, CRT 디스플레이에서 점진적인 빛의 강도(즉, 그레이 스케일)의 지각은 디스플레이로부터 나오는 빛의 양에 선형적으로 비례하지 않고 있다. 결과적으로, 현존하는 CRT 디스플레이에서 이 효과는 고려되어 있으며, 비선형 휘도 출력/전기 입력 기능을 갖는 이들 타입의 디스플레이가 여전히 매우 일반적이므로, 대부분의 비디오 신호 소스는 이들이 이러한 디스플레이 상에 디스플레이될 것을 가정하고 있다. 그러므로, 이 신호는 소위 감마 예비 보정(gamma pre-correction)을 갖는다.
그러나, 중합체 발광 다이오드(PLED) 디스플레이 또는 유기 발광 다이오드 (OLED) 디스플레이-이들은 모두 위 도입부에 기술되어 있는 종류의 디스플레이이다 - 와 같은 일부 최근에 개발된 디스플레이 기술에서는, 가해지는 전류와 방출되는 광 사이의 관계가 거의 선형적이다. 감마 보정된 성능을 포함하기 위하여, 즉 신호가 디스플레이 되기 전에 전술된 감마 예비 보정을 보정하기 위하여, 추가적인 조치가 필요하다. 만약 이것이 고려되지 않는다면, 디스플레이된 화상은 더 불확실한 화면을 가지게 된다. 결과적으로 사람의 눈의 감도 곡선에 최적으로 디스플레이를 적응시킬 필요가 있다.
US-6 137 542에서 기술된 바와 같이 감마 보정에 관한 종래 기술에 따르면, 감마 보정은 구동 전자회로 칩 상에 포함된 메모리 회로를 사용함으로써 구현될 수 있다. 이 메모리에는, 감마 룩업 테이블(gamma look-up table)이 저장될 수 있으며, 이 감마 룩업 테이블은 각 컬러 휘도에 대한 값을 저장하는데 사용될 수 있으며, 이 값은 감마 함수의 형태에 대해 보정된다. 결과적으로 입력 신호는 메모리 내에 저장되어 있는 정보를 사용함으로써 감마 보정된 입력 신호로 변환될 수 있다. 그러나, 종래 기술에 따른 문제점은 전술된 메모리가 매우 커야 하며 그리하여 칩의 큰 면적을 차지한다는 점이다. 더구나, 이 해법은 각 라인마다 메모리를 업데이트 하는데 높은 데이터 레이트를 요구하며, 이는 통신 버스에 과도하게 통신 부하를 가하며 전력 소비도 증가시킨다.
본 발명은 펄스 폭 변조되는 구동 펄스에 의해 구동되는 각 픽셀을 갖는 픽셀 매트릭스를 포함하는 디스플레이 디바이스에 사용하기 위한 감마 보정 방법에 관한 것이다.
또한 본 발명은, 펄스 폭 변조되는 구동 펄스에 의해 구동되는 각 픽셀을 갖는 디스플레이 픽셀 매트릭스를 포함하는, 디스플레이 디바이스, 바람직하게는 전기발광 디스플레이 디바이스에 관한 것이다.
도 1 은 본 발명의 방법을 구현하는 본 발명의 디스플레이 디바이스에 사용하기 위한 감마 보정 회로의 블록도.
도 2 는 도 1의 회로에 사용하기 위한 그레이 스케일 데이터의 테이블을 도시하는 도면.
도 3 은 A에서 펄스 분배 변조된 신호의 일부를 보여주며 B에서 최종 구동펄스를 보여주는 타이밍도의 예를 도시하는 도면.
도 4 는 도 3에 도시된 예에 대해 도 2에 도시된 바와 같은 그레이 스케일 데이터 중 선택된 하나에 대한 펄스 카운터(CNT2), 그레이 레벨 비교기 및 셋/리셋 플립-플롭의 값을 보여주는 테이블을 도시하는 도면.
본 발명의 목적은 종래 기술에 따른 전술된 문제점을 회피하는, 감마 보정을 위한 방법 및 디스플레이 디바이스를 제공하는 것이다.
본 발명은 독립 청구항에 의해 한정된다. 종속 청구항은 유리한 실시예를 한정한다.
본 발명의 이들 목적과 다른 목적은 개시 단락에 기술된 바와 같은 방법에 의하여 달성되는데, 이 방법은, 펄스 분배가 미리 결정된 감마 보정 정보에 따라 좌우되는 펄스 분배 변조된 신호를 생성하는 단계와, 입력 신호로부터 각 픽셀에 대한 실제 그레이 레벨 정보를 유도하는 단계와, 구동 펄스의 감마 보정된 특정 폭을 얻기 위하여, 펄스 분배 변조된 신호에 기초하여 카운터 정보와 상기 그레이 레벨 정보를 비교하는 단계를 더 포함한다. 이렇게 함으로써, 감마 정보는 원하는 폭의 구동 펄스를 제공하기 위하여, 원하는 그레이 레벨의 값과 비교되는 개별 신호로서 제공된다. 감마 정보가 분리되며 펄스 분배 변조된 신호로서 더 공급되므로, 이 정보는 감마 보정 회로에 다소 영구적으로 적재될 수 있으며, 이에 의해 신속한 업데이트와 대량의 버스 통신을 회피할 수 있게 된다.
나아가, 본 방법은, 펄스 분배 변조된 신호를 펄스 카운터에 입력하는 단계와, 실제 그레이 레벨 정보를 그레이 레벨 레지스터에 입력하는 단계로서, 상기 그레이 레벨 레지스터와 펄스 카운터는 동일한 비트 사이즈를 가지고 비교기에 연결되며, 이 비교기의 출력은 픽셀로 가는 구동 펄스를 제어하기 위한 스위치에 연결되는, 그레이 레벨 레지스터에 입력하는 단계를 또한 포함할 수 있다. 이렇게 함으로써, 다수의 비트를 포함하는 펄스 폭 변조된 신호는, 펄스 폭 변조된 신호 내의 펄스 타이밍이 카운터 값의 변화로 전이된 더 적은 비트 수를 가지는 카운터 값으로 표시될 수 있다. 서로 다른 지속기간을 갖는 구동 펄스는 이에 의해 구동 펄스를 발생시키는 비교기보다도 더 높은 해상도를 갖는 타이밍으로 용이하게 달성될 수 있다. 종래 기술의 해법과 비교해 볼 때 본 발명의 방법은 메모리 및 구성성분의 사이즈를 감소시킬 수 있다.
나아가, 펄스 분배 변조된 신호를 발생시키는 단계는, 복수의 감마 레지스터에, 펄스 분배 변조된 신호에 대한 타이밍 분배 정보 값을 저장하는 단계로서, 각 감마 레지스터는 복수의 감마 레벨 비교기 중 해당하는 하나의 제 1 입력에 연결되는, 타이밍 분배 정보 값을 저장하는 단계와, 각 감마 레벨 비교기의 제 2 입력에, 클록 카운터로부터 카운터 값을 입력하는 단계와, 상기 감마 레지스터 중 해당하는 하나에 저장된 값이 입력된 클록 카운터 값과 동일할 때, 감마 레벨 비교기 중 어느 하나로부터 신호 펄스를 출력하는 단계와, OR-구성성분에서, 출력된 신호 펄스를 펄스 분배 변조된 신호에 결합하는 단계를 바람직하게 포함한다. 이것은 칩 상에 비교적 소 메모리 영역을 요구하는 본 발명의 펄스 분배 변조된 신호를 생성하는 간단한 방법이다. 나아가, 감마 레지스터는, 이들이 디스플레이 디바이스의 구동 동안 일정하기 때문에, 감마 보정 정보로 단 한번 적재될 필요가 있다.
본 발명의 바람직한 실시예에 따라, 클록 카운터와 각 감마 레지스터는 펄스 카운터 또는 그레이 레벨 비교기보다 더 많은 수의 비트를 포함한다. 예를 들어,셀룰러 전화 디스플레이 응용을 위한 적절한 구성은 N=16의 그레이 레벨이다. 감마 레지스터는 이 실시예에서, 예를 들어, 8 비트를 포함할 수 있는 반면, 펄스 카운터와 그레이 레벨 비교기는 2u=16의 그레이 레벨에 해당하는 4 비트를 포함할 수 있다.
본 디스플레이는 적합하게는 중합체 발광 다이오드 디스플레이 또는 유기 발광 다이오드 디스플레이이며, 본 방법은 바람직하게는 완전히 디지털 방식의 감마 보정 디바이스에서 구현되며, 이에 의해 생산 범위(production spreads)에 덜 민감하다. 나아가, 적어도 하나의 레지스터는 프로그래밍 가능하며, 그리하여 탄력적인 해법을 제공한다.
본 발명의 목적은 청구항 5에 한정된 바와 같은 디스플레이 디바이스에 의하여 또한 달성된다. 상기 구동 펄스의 폭은 미리 결정된 감마 보정 정보에 따라 좌우되는 개별적인 펄스 분배 변조된 신호(PDM)를 사용하여 감마 보정 디바이스에 의하여 제어된다. 감마 정보가 분리되며 펄스 분배 변조된 신호로서 제공되므로, 이 정보는 감마 보정 회로에 다소 영구적으로 적재될 수 있어, 이에 의해 신속한 업데이트와 대량의 버스 통신을 회피하게 된다.
감마 보정 디바이스는 또한 제 1 및 제 2 블록을 포함하며, 여기서 제 1 블록(1)은 펄스 분배 변조된 신호를 생성하기 위한 수단을 포함하며, 제 2 블록(2)은 구동 펄스를 생성하기 위한 수단을 포함하며, 이 펄스 분배 변조된 신호는 제 1 블록으로부터 제 2 블록으로 입력되도록 배열되어 있다. 감마 보정 디바이스를 2개의 개별 부분으로 분할함으로써, 감마 정보를 제 1 블록으로 예비 적재하는 것이 가능하며, 이후 이 정보는 불변일 수 있는데, 이는 고속 처리와 대 메모리 영역에 대한 요구를 줄여준다.
제 1 블록은 복수의 감마 레지스터를 적절히 포함할 수 있으며, 여기서 감마 보정 펄스 분배 변조된 신호에 대한 타이밍 분배 정보 값이 저장 가능하며, 각 레지스터는 복수의 감마 레벨 비교기 중 해당하는 하나의 제 1 입력에 연결되며, 클록 카운터로부터 오는 카운터 값은 각 감마 레벨 비교기의 제 2 입력에 입력되도록 배열되며, 이에 의해 상기 감마 레벨 비교기 중 어느 하나로부터의 신호 펄스는, 상기 감마 레지스터 중 해당하는 하나에 저장된 값이 입력된 클록 카운터 값과 동일할 때 출력되도록 배열되며, 이후 출력된 신호 펄스는 OR-구성성분에 입력되며, 여기서 이 신호 펄스는 상기 제 1 블록의 출력인 상기 펄스 분배 변조된 신호에 결합된다. 이것은 칩 상에 비교적 소 메모리 영역을 요구하는 본 발명의 펄스 분배 변조된 신호를 생성하는 간단한 방법이다. 나아가, 감마 레지스터는 디스플레이 디바이스를 구동하는 동안 일정하므로, 감마 보정 정보를 단 한번 적재할 필요가 있다. 이에 의해 디스플레이의 전 픽셀이나 열에 대해 하나의 공통적인 제 1 블록을 사용하는 것이 가능하다.
제 2 블록은, 제 1 블록으로부터 오는 감마 보정 펄스 분배 변조된 신호가 입력되도록 배열된 펄스 카운터와, 디스플레이될 그레이 레벨이 입력되는 그레이 레벨 레지스터와, 상기 펄스 카운터와 그레이 레벨 레지스터의 출력이 입력되는 비교기를 적절히 포함할 수 있으며, 여기서 상기 그레이 레벨 레지스터와 펄스 카운터는 동일한 비트 사이즈를 가지며, 상기 비교기의 출력은 상기 픽셀에 대한 전력분배를 제어하기 위한 스위치에 (직접 또는 셋/리셋 플립-플롭을 통해) 연결된다. 이렇게 함으로써, 예를 들어, 다수의 비트를 포함하는 펄스 폭 변조된 신호는 더 적은 수의 비트를 갖는 카운터 값으로 표시될 수 있으며, 이에 의해 펄스 폭 변조된 신호 내의 펄스 타이밍이 카운터 값의 변화로 전이된다. 서로 다른 지속기간을 갖는 구동 펄스는 이에 의해 구동 펄스를 생성하는 비교기보다 더 큰 해상도를 갖는 타이밍으로 용이하게 달성될 수 있다. 종래 기술의 해법과 비교해 볼 때, 본 발명의 방법은 메모리와 구성성분의 사이즈를 감소시킬 수 있다.
마지막으로 본 디스플레이는 바람직하게는 중합체 발광 다이오드 디스플레이 또는 유기 발광 다이오드 디스플레이이며, 감마 보정 디바이스는 생산 범위(production spreads)에 민감하지 않은 시스템을 얻기 위해 완전히 디지털 방식이다. 바람직하게는, 적어도 하나의 레지스터는 프로그래밍 가능하며, 이로 탄력적인 해법을 제공한다.
본 발명의 이들 측면 및 다른 측면은 첨부 도면으로부터 명확하며 이 첨부 도면을 참조하여 설명될 것이다.
본 발명은 PLED(polymer light-emitting diode) 디스플레이 또는 OLED (organic light-emitting diode) 디스플레이와 같은 모노톤(monotonic) 디스플레이 디바이스를 위한 감마 보정 회로에 관한 것이다. 예를 들어 PLED 디스플레이는 전 디스플레이 영역을 서로 형성하는, 복수의 열 전극(C0, C1, ... ,CN)과 행 전극을 포함한다. 행 전극과 열 전극의 각 교차점은 디스플레이의 픽셀을 한정한다. 전기발광 물질(electro-luminescent material), 여기에서 발광 중합체(light-emitting polymer)는 행과 열 사이에 배열된다.
그러나, 도 1에서는 단 하나의 열(C0)만이 나타나 있다. 위에 기술된 바와 같이 이 회로는 디스플레이의 전체 열에 대해 동일한 것이다.
각 열은 그 열을 구동하기 위한 전류원(I)과 직렬로 연결되며, 그 연결부에는, 열(C0)로 전류가 흐를 수 있는 닫힌 위치(closed position)와 열(C0)로의 전류 공급이 차단되는 열린 위치(open position) 사이를 스위칭하기 위한 스위치(S)가 제공된다. 스위치(S)가 닫힌 위치에 있는 때는, 전류는 발광 중합체 물질의 층을 통과하여 흐르며, 이에 의해 발광 중합체 물질로부터 광이 방출된다. 스위치(S)가열린 위치에 있을 때는, 열(C0) 또는 픽셀로부터 광이 방출되지 않는다.
본 발명에 따라, 스위치(S)는 감마 보정 디바이스에 연결된다.
본 발명에 따른 감마 보정 디바이스의 제 1 실시예는 도 1에 개략적으로 도시되어 있다. 본 실시예는 예를 들어, 16-레벨(즉, 4비트)의 그레이 스케일과 2차 감마 보정을 갖는 모바일 응용에 사용될 수 있다. 본 구현예는 제 1 및 제 2 블록(1 및 2)을 각각 포함하며, 여기서 제 1 블록(1)은 보정값 저장 블록 (correction storage block)이고 제 2 블록(2)은 그레이 레벨 비교 블록이다. 제 2 블록(2)은 디스플레이의 각 열(C0, C1, ...,CN)에 대해 개별적으로 요구되는 반면, 제 1 블록(1)은 전체 열이나 열 그룹에 대해 공통일 수 있다. 이 예에서, 하나의 공통인 제 1 블록(1)이 전체 열에 사용된다. 결과적으로 디스플레이를 위한 구동 칩은 하나의 제 1 블록(1)과 N+1개의 제 2 블록(2)을 갖도록 제조될 수 있으며, 여기서 N+1 은 디스플레이 디바이스의 전체 열의 수이다.
도시되어 있는 예에서, 제 1 보정값 저장 블록(1)은 16개의 감마 보정값 저장 레지스터(GAMMAREG00-GAMMAREG15)를 포함하며; 이들 레지스터 각각은 8-비트 레지스터이다. 이들 레지스터는 원하는 감마 보정 정보를 갖게 적재가능하며 단 한번 적재될 필요가 있다. 각 레지스터(GAMMAREG00-GAMMAREG15)의 출력은 16개의 감마 레벨 비교기(GAMMALC00-GAMMALC15)의 해당하는 하나의 입력에 연결된다. 감마 레벨 비교기(GAMMALC00-GAMMALC15)의 제 2 입력은 8-비트 클록 카운터(CLKCNT)의 출력에 연결된다. 이 클록 카운터(CLKCNT)는 클록 펄스(CL)에 의해 클록되며, 여기서 이경우에 매 라인 기간(every line period)은 256 클록 펄스를 포함한다. 블록(1) 내의 16개의 감마 보정값 저장 레지스터(GAMMAREG00-GAMMAREG15)에 저장된 각 값과 클록 카운터 값을 비교함으로써, 각 감마 레벨 비교기(GAMMALC00-GAMMALC15)는, 클록 카운터 값이 그 비교기(GAMMALC00-GAMMALC15)에 연결된 레지스터에 저장된 값과 동일할 때 펄스를 출력한다. 결과적으로, 전 라인 시간 동안, 총 16개의 펄스가 감마 레벨 비교기(GAMMALC00-GAMMALC15)에 의해 생성되며, 그 라인 시간에 걸쳐 이들 펄스의 타이밍 및 분배는 감마 보정값 저장 레지스터(GAMMAREG00-GAMMAREG15)에 저장된 정확한 값에 의해 결정된다. 제 1 펄스는 시각(t0)에서 제 1 감마 레벨 비교기로부터 생성되며, 그 다음 펄스는 시각(t1)에서 생성되며, 이와 같이 계속된다.
상기 감마 레벨 비교기(GAMMALC00-GAMMALC15)의 전체 출력은 OR-게이트(OR)에 연결되며, 이 OR-게이트(OR)는 생성된 펄스를 결합하여 OR 게이트(OR)로부터 출력 신호를 제공하는데, 이 출력 신호는 원 클록 신호(CL)에 대해 변조된 펄스 분배 및 감소된 평균 주파수(여기에서는 16x)를 갖는 특정 제어 신호(PDM)이다. 전술된 구성에서, 미리 셋팅된 감마 보정값 저장 레지스터(GAMMAREG00-GAMMAREG15)에 의해 표시된 바와 같이 감마 보정 정보는 타이밍 분배로 기인하는 전체 8-비트 타이밍 해상도를 갖는 16개의 펄스(각 레지스터에 하나)를 포함하는 타이밍된 신호로 변환되었다.
펄스 분배 변조된 제어 신호(PDM)는 이후에 4-비트 카운터인 제 2 펄스 카운터(CNT2)에 입력된다. 이 펄스 카운터(CNT2)는 각 제 2 블록(2)에 연결되며, 이 제2 블록(2)은 차례로 디스플레이의 열(C0, C1, ...,CN)의 해당하는 하나에 연결된다. 제 2 펄스 카운터(CNT2)로부터 출력된 카운터 값은 결과적으로 각 제 2 블록(2)으로 입력된다. 이 예에서, 4-비트 펄스 카운터는 라인 시간마다 하나의 전 카운트(0-15)를 세며, 이것은 펄스 분배 변조된 제어 신호(PDM)가 라인 시간마다 16개의 펄스를 포함한다는 사실로부터 기인한다.
각 제 2 블록(2)은 제 2 블록(2)이 연결되는 열 내의 픽셀 중 디스플레이될 그레이 레벨을 이후 포함하는 4-비트 그레이 레벨 레지스터(GLREG0)를 더 포함한다. 예를 들어, 이 레지스터(GLREG0)는, 특정 라인 시간 동안 어느 열 내의 픽셀에 대해 어떤 그레이 스케일이 요구되는지에 따라, 도 2에 도시된 바와 같은 데이터 중 하나를 포함할 수 있다. 이 레지스터(GLREG0)는 그 자체로 알려져 있는 방식으로 입력 연결부(D)를 통해 매 라인마다 업데이트된다. 도 2에서 테이블 내에 있는 열(GSL)은 있을 수 있는 그레이 스케일 값을 포함한다. 도 2에 있는 열(BD)은 그레이 레벨 레지스터(GLREG0)의 출력에 존재할 수 있는 대응하는 이진 값을 보여준다.
그레이 레벨 레지스터(GLREG0)로부터의 출력은 이후에 전술된 펄스 카운터(CNT2)로부터 오는 출력과 함께 그레이 레벨 비교기(GREYLC)로 입력되며, 이 출력은 모두 4비트를 갖는다. 이 비교기의 출력은 이후에 셋/리셋 플립-플롭 SRFF 로 입력되며, 이 SRFF 는 그 열로 전류가 흐를 수 있는 닫힌 위치와 열로의 전류 공급이 차단되는 열린 위치 사이에서 스위칭 동작을 실현하기 위하여 전술된 스위치(S)에 연결된다.
펄스 카운터(CNT2)의 값과 그레이 레벨 레지스터(GLREG0)의 값을 비교할 때,그레이 레벨 레지스터(GLREG0)의 값이 펄스 카운터(CNT2)의 값을 초과하는 한, 셋/리셋 플립-플롭 SRFF로부터 하이(high) 신호가 출력되며, 이에 의해 스위치(S)를 닫힌 위치로 유지한다(디스플레이로 전류가 흐른다). 펄스 카운터의 값이 그레이 레벨 레지스터(GLREG0)의 값을 초과하거나 동일할 때에는, 셋/리셋 플립-플롭 SRFF 는 로우(low) 신호로 전환되며, 이에 의해 스위치(S)를 개방한다(디스플레이로 전류가 흐르지 않는다). 새로운 라인의 시작시에, 셋/리셋 플립-플롭 SRFF 는 하이 신호 상태로 다시 설정된다.
도 3 및 도 4 는 하나의 예를 도시한다. 이 경우에 원하는 그레이 스케일은 4이며, 즉 그레이 레벨 레지스터(GLREG0)의 값이 도 2에 따라 0100이다. 도 3에서 볼 수 있는 바와 같이, 제어 신호(PDM)의 제 1 펄스는 시각(t0)에서 생성되며, 그 다음 펄스는 t1에서 생성되며, 감마 레지스터(GAMMAREG00-GAMMAREG15) 내에 미리 설정된 값에 따라 이와 같이 계속된다. 제 2 펄스 카운터(CNT2)는 t0, t1, 등등에서 생성된 펄스를 수신하며, 제 1 블록(1)으로부터 수신된 각 펄스에 대한 신호에 일(1)을 더하는데, 즉 시각 t0까지는 0000을 출력하고, 시각 t1까지 0001을 출력하며, 이와 같이 계속된다. 도 4에 있는 테이블은 이 예에 관련된 값을 예시한다. 열(GLREG0)은 그레이 레벨 레지스터(GLREG0)에 존재하는 값을 보여준다. 열(CNT2)은 제 2 펄스 카운터(CNT2)에 의해 출력된 이후 값을 보여준다. 열(GREYLC)은 그레이 레벨 비교기의 최종 출력을 보여준다. 마지막으로 열(SRFF)은 셋/리셋 플립-플롭(SRFF)의 출력을 보여준다. 만약 출력이 "1"이라면, 스위치 (S)는 닫히고, 만약출력이 "0"이라면 스위치(S)는 열린다. 시각(t4)에서, 제 5 번째 펄스가 제 2 카운터(CNT2)에 도달하며, 이에 의해 0100을 출력하며, 이것은 그레이 레벨 레지스터 (GLREG0)에 저장된 원하는 그레이 스케일 값과 동일한 값이다. 이 시각(t4)에서, 그레이 레벨 비교기(GREYLC)의 출력은 "1"에서 "0"으로 전환된다. 그 결과, 플립-플롭 SRFF 의 출력은 "0"이 되며 그 다음 라인의 시작시까지 제로(0)로 유지된다. 그레이 레벨 비교기(GREYLC)의 출력은, 시각(t5)에서 제 2 카운터(CNT2)의 출력이 그레이 레벨 레지스터(GLREG0) 내의 그레이 레벨 값을 초과할 때, "1"로 돌아간다. 그래서, 이 시각에서 플립-플롭 SRFF 는 신호를 스위치(S)에 보내어, 픽셀에 대한 구동 펄스(B)가 전류 라인에 대해 종료되도록 한다. 구동 펄스(B)의 길이(T)는 이에 의해 도 3에서 볼 수 있는 바와 같이 T=t4로서 설정된다. 길이(T)는 적절한 방식으로 감마 레지스터(GLREG0)에 저장된 값을 선택함으로써 조정될 수 있다. 각 라인 시간이 256개의 타임 슬롯을 포함하므로, 단 4-비트의 해상도가 제 2 블록(2)에서 사용되더라도, 이것은 또한 구동 펄스(B)의 길이(T)에 대한 해상도가 된다.
예
종래 기술에서 그레이 레벨을 제어하기 위해 펄스 폭 변조를 사용하는 것으로 인해, 감마 보정을 단순 간단히 구현하는데는 각 라인에 열 구동기(column drivers)를 업데이트하기 위해 큰 메모리와 대량의 데이터 전송을 요구한다. 전형적인 셀룰러 전화 응용을 위해 16-레벨의 그레이 스케일(즉 4비트)과 2차 감마 보정은 라인당 256=28클록 펄스를 요구한다. 60Hz의 프레임 레이트에서 디스플레이의 102개의 병렬 열 구동기와 65개의 행을 주소지정하기 위해서는,
메모리 : 102x65x8bit = 53kbit
데이터 레이트 : 60x65x102x8bit = 3.2Mbit/s
클록 주파수 : 60x65x256 = 1MHz
이 메모리는 대규모의 칩 영역을 요구하는 한편, 높은 데이터 레이트는 버스 통신의 부하를 과중하게 적재하며 높은 클록 주파수는 전력 소비를 증가시킨다.
그러나, 전술된 바와 같은 본 발명에 따른 시스템에서의 요구사항은,
메모리 : 16x8bit + 102x65x4bit = 26.6kbit
데이터 레이트 : 60x65x102x4bit = 1.6Mbit/s
클록 주파수 : 60x65x16 = 62kHz
결과적으로, 본 발명의 이 예에서, 메모리 칩 영역과 데이터 레이트는 모두 반감(halved)되는 한편, 제어 신호(PDM)의 16x 더 낮은 주파수는 더 낮은 전력 소비를 보증한다. 완전히 디지털 방식으로 구현하는 것으로 인해, 본 시스템은 생산 범위(production spreads)에 덜 민감하다. 나아가, 상기 회로 내에 프로그래밍 가능한 레지스터를 사용함으로써 완전한 융통성(full flexibility)을 얻을 수 있다.
카운터와 셋/리셋 플립-플롭의 적절한 초기화가 요구되지만, 이것은 알려진 방식으로 행해질 수 있으며, 그리하여 기술되지도 도면에 도시되지도 않았다.
본 발명의 전술된 구현이 비록 PLED와 OLED 디스플레이에 대하여 기술되어 있지만, 본 발명은, 입력 전기 신호와 출력 휘도 신호 사이에, 본질적으로 선형인관계, 거의 선형인 관계, 또는 비선형인 관계와 같은 모노톤 관계를 갖는, 다른 타입의 디스플레이에서 감마 보정을 하는데도 사용될 수 있다. 이러한 디스플레이의 일례는 플라즈마 디스플레이이다.
본 발명은 기본적으로 전류 구동 시스템에 응용하기 위한 것이지만, 본 발명의 아이디어는 전압 구동 출력 단을 최적화하는데도 구현될 수 있다.
본 발명의 예시된 실시예는 상기 아이디어를 디지털 방식으로 구현하는 단 하나의 방법이지만 이 디자인의 많은 변형이 이 기술 분야에 통상의 지식을 가진 자라면 인식할 수 있을 것이라는 것을 또한 알 수 있을 것이다.
나아가, 본 발명의 전술된 실시예는 구동되는 디스플레이 열을 개시하고 있는 것이지만, 본 발명은 디스플레이의 구동되는 열이나 구동되는 행에 대해서도 적용될 수 있다는 것을 알 수 있을 것이다.
요약하면, 본 발명은 구동 펄스의 폭에 따라 좌우되는 강도로서 픽셀을 조명하기 위한 수단에 연결된 각 픽셀을 갖는 디스플레이 픽셀 매트릭스를 포함하며, 입력 전기 신호와 출력 휘도 신호 사이에 모노톤 관계를 갖는 디스플레이 디바이스, 바람직하게는 전기발광 디스플레이 디바이스에 관한 것이다. 본 디바이스는, 감마 보정 정보가 개별적인 펄스 분배 변조된 신호의 형태로 공급되는 감마 보정 디바이스에 의해 구동 펄스의 폭이 제어되는 것을 특징으로 한다.
또한 본 발명은 이러한 디스플레이 디바이스에서의 감마 보정 방법에 관한 것이다.
전술된 실시예는 본 발명을 한정하는 것이 아니라 예시하는 것이며 이 기술분야에 통상의 지식을 가진 자라면 첨부된 청구범위를 벗어나지 않고 많은 대안적인 실시예를 디자인 할 수 있는 것임을 알 수 있을 것이다. 청구범위에서, 괄호안에 있는 임의의 참조부호는 그 청구범위를 한정하는 것으로 해석하여서는 아니된다. "포함하는"이라는 단어는 청구항에 기술된 요소나 단계가 아닌 다른 요소나 단계의 존재를 배제하지 않는 것이다. 요소 앞에 있는 "하나"라는 단수의 단어는 복수의 요소의 존재를 배제하는 것이 아니다. 본 발명은 수 개의 구별된 요소를 포함하는 하드웨어에 의하여, 그리고 적절히 프로그래밍된 컴퓨터에 의하여 구현될 수 있다. 수 개의 수단을 나열하는 디바이스 청구항에서, 이들 수 개의 수단은 하나의 동일한 하드웨어 아이템으로 구현될 수도 있다. 특정 조치가 서로 다른 종속항에 인용되어 있다는 단순한 사실은 이들 조치의 결합이 유리하게 사용될 수 없다는 것을 나타내는 것은 아니다.
전술된 바와 같이, 본 발명은 픽셀 매트릭스를 포함하는 디스플레이 디바이스에 이용가능하다.

Claims (9)

  1. 펄스 폭 변조되는 구동 펄스(B)에 의해 구동되는 각 픽셀을 갖는 픽셀 매트릭스를 포함하는 디스플레이 디바이스에 사용하기 위한 감마 보정 방법으로서,
    펄스 분배가 미리 결정된 감마 보정 정보에 따라 좌우되는 펄스 분배 변조된 신호(PDM)를 생성하는 단계와,
    입력 신호로부터 각 픽셀에 대한 실제 그레이 레벨 정보를 유도하는 단계와,
    상기 구동 펄스(B)의 감마 보정된 특정 폭을 얻기 위하여, 상기 펄스 분배 변조된 신호에 기초하여 카운터 정보와 상기 그레이 레벨 정보를 비교하는 단계
    를 포함하는, 감마 보정 방법.
  2. 제 1 항에 있어서,
    상기 펄스 분배 변조된 신호(PDM)를 펄스 카운터(CNT2)로 입력하는 단계와,
    상기 실제 그레이 레벨 정보를 그레이 레벨 레지스터(GLREG0)에 입력하는 단계로서, 상기 그레이 레벨 레지스터(GLREG0)와 상기 펄스 카운터(CNT2)는 동일한 비트 사이즈를 가지고, 비교기(GREYLC)에 연결되며, 상기 비교기(GREYLC)의 출력은 상기 픽셀로 가는 상기 구동 펄스(B)를 제어하기 위한 스위치(S)에 연결되는, 상기 실제 그레이 레벨 정보를 그레이 레벨 레지스터(GLREG0)에 입력하는 단계를 더 포함하는, 감마 보정 방법.
  3. 제 1 항에 있어서, 상기 펄스 분배 변조된 신호를 생성하는 단계는,
    복수의 감마 레지스터(GAMMAREG00-GAMMAREG15)에, 상기 펄스 분배 변조된 신호에 대한 타이밍 분배 정보 값을 저장하는 단계로서, 각 감마 레지스터 (GAMMAREG00-GAMMAREG15)는 복수의 감마 레벨 비교기(GAMMALC00-GAMMALC15) 중 해당하는 하나의 제 1 입력에 연결된, 타이밍 분배 정보 값을 저장하는 단계와,
    각 감마 레벨 비교기(GAMMALC00-GAMMALC15)의 제 2 입력에, 클록 카운터 (CLKCNT)로부터 카운터 값을 입력하는 단계와,
    상기 감마 레지스터(GAMMAREG00-GAMMAREG15) 중 해당하는 하나에 저장된 값이 상기 입력된 클록 카운터 값과 동일할 때, 상기 감마 레벨 비교기(GAMMALC00-GAMMALC15) 중 어느 하나로부터 신호 펄스를 출력하는 단계와,
    OR-구성성분에서, 상기 출력된 신호 펄스를 펄스 분배 변조된 신호에 결합하는 단계를 더 포함하는, 감마 보정 방법.
  4. 제 3 항에 있어서, 상기 클록 카운터(CLKCNT) 및 각 감마 레지스터 (GAMMAREG00-GAMMAREG15)는 상기 펄스 카운터 또는 상기 그레이 레벨 비교기보다 더 많은 수의 비트를 포함하는, 감마 보정 방법.
  5. 펄스 폭 변조되는 구동 펄스에 의해 구동되는 각 픽셀을 갖는 디스플레이 픽셀 매트릭스를 포함하는 디스플레이 디바이스, 바람직하게는 전기발광 디스플레이 디바이스에 있어서,
    상기 구동 펄스의 폭은 미리 결정된 감마 보정 정보에 따라 좌우되는 개별적인 펄스 분배 변조된 신호(PDM)를 사용하여 감마 보정 디바이스에 의해 제어되는 것을 특징으로 하는, 디스플레이 디바이스.
  6. 제 5 항에 있어서, 상기 감마 보정 디바이스는 제 1 블록(1)과 제 2 블록(2)을 포함하며, 여기서 상기 제 1 블록(1)은 상기 펄스 분배 변조된 신호(PDM)를 생성하기 위한 수단을 포함하며, 상기 제 2 블록(2)은 상기 구동 펄스(B)를 생성하기 위한 수단을 포함하며, 상기 펄스 분배 변조된 신호(PDM)는 상기 제 1 블록(1)으로부터 상기 제 2 블록(2)으로 입력되도록 배열되는, 디스플레이 디바이스.
  7. 제 6 항에 있어서, 상기 제 1 블록은, 상기 펄스 분배 변조된 신호(PDM)에 대한 타이밍 분배 정보 값이 저장가능한 복수의 감마 레지스터(GAMMAREG00-GAMMAREG15)를 포함하며, 각 레지스터는 복수의 감마 레벨 비교기(GAMMALC00-GAMMALC15) 중 해당하는 하나의 제 1 입력에 연결되며, 클록 카운터(CLKCNT)의 카운터 값은 각 감마 레벨 비교기(GAMMALC00-GAMMALC15)의 제 2 입력에 입력되도록 배열되며, 이에 의해 상기 감마 레벨 비교기(GAMMALC00-GAMMALC15) 중 어느 하나로부터의 신호 펄스가, 상기 감마 레지스터(GAMMAREG00-GAMMAREG15) 중 해당하는 하나에 저장된 값이 상기 입력된 클록 카운터 값과 동일할 때, 출력되도록 배열되며, 이후 상기 출력된 신호 펄스는 OR-구성성분에 입력되며, 여기서 상기 출력된 신호 펄스는 상기 제 1 블록(1)의 출력인 상기 펄스 분배 변조된 신호(PDM)와 결합되는,디스플레이 디바이스.
  8. 제 6 항에 있어서, 상기 제 2 블록(2)은,
    상기 제 1 블록(1)으로부터 상기 감마 보정 펄스 분배 변조된 신호(PDM)가 입력되도록 배열된 펄스 카운터(CNT2)와,
    디스플레이될 그레이 레벨이 입력되는 그레이 레벨 레지스터(GLREG0)와,
    상기 펄스 카운터(CNT2)의 출력과 상기 그레이 레벨 레지스터(GLREG0)의 출력이 입력되는 비교기(GREYLC)
    를 포함하며, 여기서 상기 그레이 레벨 레지스터(GLREG0)와 상기 펄스 카운터(CNT2)는 동일한 비트 사이즈를 가지며, 상기 비교기(GREYLC)의 출력은 상기 픽셀에 대한 상기 구동 펄스(B)를 제어하기 위한 스위치(S)에 연결되는, 디스플레이 디바이스.
  9. 제 8 항에 있어서, 상기 그레이 레벨 비교기(GREYLC)의 출력은 셋/리셋 플립-플롭(SRFF)을 통해 상기 스위치(S)에 연결되며 상기 셋/리셋 플립-플롭(SRFF)은 각 라인 기간(line period)에 리셋되는, 디스플레이 디바이스.
KR10-2004-7001260A 2001-08-01 2002-07-31 감마 보정을 하기 위한 방법 및 디바이스 KR20040015376A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01202918.7 2001-08-01
EP01202918 2001-08-01
PCT/IB2002/003222 WO2003012771A2 (en) 2001-08-01 2002-07-31 Method and device for gamma correction

Publications (1)

Publication Number Publication Date
KR20040015376A true KR20040015376A (ko) 2004-02-18

Family

ID=8180736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7001260A KR20040015376A (ko) 2001-08-01 2002-07-31 감마 보정을 하기 위한 방법 및 디바이스

Country Status (9)

Country Link
US (1) US7286104B2 (ko)
EP (1) EP1417669B1 (ko)
JP (1) JP2004537762A (ko)
KR (1) KR20040015376A (ko)
CN (1) CN1320514C (ko)
AT (1) ATE358866T1 (ko)
DE (1) DE60219325T2 (ko)
TW (1) TWI223552B (ko)
WO (1) WO2003012771A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107735832A (zh) * 2015-06-05 2018-02-23 苹果公司 显示面板的发光控制装置和方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073486B2 (ja) * 1998-02-16 2000-08-07 キヤノン株式会社 画像形成装置及び電子線装置及び変調回路及び画像形成装置の駆動方法
CA2526467C (en) 2003-05-20 2015-03-03 Kagutech Ltd. Digital backplane recursive feedback control
JP4036142B2 (ja) * 2003-05-28 2008-01-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
KR100811351B1 (ko) * 2004-03-24 2008-03-10 로무 가부시키가이샤 유기 ｅｌ 구동 회로 및 이것을 이용하는 유기 ｅｌ 표시장치
KR20060014213A (ko) * 2004-08-10 2006-02-15 엘지.필립스 엘시디 주식회사 유기 전기 발광 소자의 구동 회로 및 이를 이용한 구동 방법
KR100701090B1 (ko) * 2004-11-12 2007-03-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 계조 구현 장치
US7679686B2 (en) * 2004-12-30 2010-03-16 E. I. Du Pont De Nemours And Company Electronic device comprising a gamma correction unit, a process for using the electronic device, and a data processing system readable medium
US8149250B2 (en) * 2005-07-18 2012-04-03 Dialog Semiconductor Gmbh Gamma curve correction for TN and TFT display modules
JP4341597B2 (ja) * 2005-08-25 2009-10-07 セイコーエプソン株式会社 ガンマカーブ調整装置及び調整ポイント設定方法
US8072502B2 (en) * 2005-12-12 2011-12-06 Sony Ericsson Mobile Communications Ab Multi-mega pixel resolution with small sensor
TWI320562B (en) * 2006-03-15 2010-02-11 Novatek Microelectronics Corp Lcd device with a gamma correction function by adjusting pulse width of pwm signal and related method thereof
JP5289684B2 (ja) * 2006-03-24 2013-09-11 ローム株式会社 発光制御装置、表示装置、駆動制御装置、制御装置
US8232931B2 (en) * 2006-04-10 2012-07-31 Emagin Corporation Auto-calibrating gamma correction circuit for AMOLED pixel display driver
KR100793542B1 (ko) * 2006-10-12 2008-01-14 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
JP5109407B2 (ja) * 2007-02-26 2012-12-26 日本テキサス・インスツルメンツ株式会社 表示装置
TWI401667B (zh) * 2008-05-23 2013-07-11 Innolux Corp 液晶顯示器加馬校正電路及方法
DE102009007498B4 (de) 2009-02-05 2022-12-08 Osram Gmbh Optoelektronisches Leuchtmodul
JP2013504081A (ja) 2009-09-02 2013-02-04 スコビル インダストリーズ コープ 電界発光ディスプレイを駆動するための方法および装置
WO2011053700A1 (en) 2009-10-28 2011-05-05 Henry Ford Health System Methods to mitigate injury from radiation exposure
KR20140058283A (ko) * 2012-11-06 2014-05-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102406206B1 (ko) * 2015-01-20 2022-06-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
EP3308373A1 (en) 2015-06-10 2018-04-18 Apple Inc. Display panel redundancy schemes
CN105761692B (zh) * 2016-05-04 2018-08-14 深圳市华星光电技术有限公司 用于在线调整液晶面板的伽马编码的系统
CN108711403B (zh) * 2016-11-10 2021-10-29 拉碧斯半导体株式会社 显示驱动器以及半导体装置
CN108259875B (zh) * 2018-02-05 2020-03-24 成都天诚慧芯科技有限公司 一种数字图像伽马校正硬件实现方法及系统
CN109979389B (zh) 2019-04-08 2020-07-31 成都京东方光电科技有限公司 伽马校正方法及装置、显示装置、计算机存储介质
CN113436567B (zh) * 2021-06-25 2023-08-18 京东方科技集团股份有限公司 显示面板及其伽马调节方法、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0457440A3 (en) 1990-05-14 1993-04-07 The Cherry Corporation Grey scale display
US5861869A (en) * 1992-05-14 1999-01-19 In Focus Systems, Inc. Gray level addressing for LCDs
JP2917814B2 (ja) * 1994-05-10 1999-07-12 日亜化学工業株式会社 マルチカラーのｌｅｄディスプレイユニット
JP4189062B2 (ja) * 1998-07-06 2008-12-03 セイコーエプソン株式会社 電子機器
JP3006592B1 (ja) * 1998-07-24 2000-02-07 日亜化学工業株式会社 Ｌｅｄディスプレイユニット
CN1174357C (zh) * 1998-09-10 2004-11-03 皇家菲利浦电子有限公司 矩阵显示装置
DE69937029T9 (de) * 1998-10-12 2008-09-04 Victor Company of Japan, Ltd., Yokohama Signalverarbeitungsverfahren und Vorrichtung für Grauskala-Videosignal in einer Matrix-Anzeigevorrichtung
JP2000148074A (ja) * 1998-11-06 2000-05-26 Victor Co Of Japan Ltd マトリクス型表示装置
US6137542A (en) * 1998-12-21 2000-10-24 Phillips Electronics North America Corporation Digital correction of linear approximation of gamma
US6225931B1 (en) * 1999-08-30 2001-05-01 Industrial Technology Research Institute D/A converter with a gamma correction circuit
JP2001195031A (ja) * 1999-10-27 2001-07-19 Internatl Business Mach Corp <Ibm> ガンマ補正用基準電位発生回路
JP3659103B2 (ja) * 1999-12-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器
US6897842B2 (en) * 2001-09-19 2005-05-24 Intel Corporation Nonlinearly mapping video date to pixel intensity while compensating for non-uniformities and degradations in a display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107735832A (zh) * 2015-06-05 2018-02-23 苹果公司 显示面板的发光控制装置和方法

Also Published As

Publication number Publication date
JP2004537762A (ja) 2004-12-16
DE60219325D1 (de) 2007-05-16
US7286104B2 (en) 2007-10-23
WO2003012771A3 (en) 2003-12-04
US20040174388A1 (en) 2004-09-09
EP1417669A2 (en) 2004-05-12
CN1320514C (zh) 2007-06-06
WO2003012771A2 (en) 2003-02-13
DE60219325T2 (de) 2008-01-03
CN1537303A (zh) 2004-10-13
EP1417669B1 (en) 2007-04-04
TWI223552B (en) 2004-11-01
ATE358866T1 (de) 2007-04-15

Similar Documents

Publication Publication Date Title
US7286104B2 (en) Method and device for gamma correction
US7123220B2 (en) Self-luminous display device
US8125473B2 (en) Electro-luminescence display device
KR100913452B1 (ko) 자기 발광형 표시 장치
US6034659A (en) Active matrix electroluminescent grey scale display
KR100793542B1 (ko) 유기전계발광표시장치 및 그의 구동방법
US7221343B2 (en) Image display apparatus
KR101157109B1 (ko) 디스플레이 디바이스 내의 전력 레벨 제어 및/또는 콘트라스트 제어를 위한 방법 및 장치
KR100858614B1 (ko) 유기전계발광표시장치 및 그의 구동방법
US20030052904A1 (en) Nonlinearly mapping video data to pixel intensity while compensating for non-uniformities and degradations in a display
KR20040051476A (ko) 감마 전압 생성 장치 및 방법
EP1290671A1 (en) Active matrix electroluminescent display device
KR100798309B1 (ko) 액티브 매트릭스 유기 엘이디 구동회로
KR20080028222A (ko) 유기전계발광표시장치 및 그의 구동방법
WO2012032282A1 (en) Organic light emitting diode displays
JP2005524868A (ja) 静的コンテンツのためのランダムアクセスメモリを有する非線形ディスプレイ用の改良されたドライバ
JP2006195306A (ja) 発光素子の駆動方法、発光素子の駆動装置、表示装置
US20070262927A1 (en) Electron emission display device and driving method thereof
US20200219436A1 (en) Arrangement for operating optoelectronic semiconductor chips and display device
JP2003108075A (ja) 表示装置およびその駆動方法
US20020063728A1 (en) Method of gray scale generation for displays using a sample and hold circuit with a variable reference voltage
KR101450691B1 (ko) 가변 기준 구동 신호로 디스플레이 디바이스를 구동하는 방법 및 장치
KR20040031652A (ko) 유기 ｅｌ 소자 구동 회로 및 이 구동 회로를 이용하는유기 ｅｌ 디스플레이 장치
US20020063672A1 (en) Method of gray scale generation for displays using a sample and hold circuit with discharge
US20010048419A1 (en) Method of gray scale generation for displays using a binary weighted clock

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid