TWI401667B - 液晶顯示器加馬校正電路及方法 - Google Patents

液晶顯示器加馬校正電路及方法 Download PDF

Info

Publication number
TWI401667B
TWI401667B TW97119117A TW97119117A TWI401667B TW I401667 B TWI401667 B TW I401667B TW 97119117 A TW97119117 A TW 97119117A TW 97119117 A TW97119117 A TW 97119117A TW I401667 B TWI401667 B TW I401667B
Authority
TW
Taiwan
Prior art keywords
unit
liquid crystal
crystal display
parameter
counter
Prior art date
Application number
TW97119117A
Other languages
English (en)
Other versions
TW200949819A (en
Inventor
Jian-Feng Wang
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to TW97119117A priority Critical patent/TWI401667B/zh
Publication of TW200949819A publication Critical patent/TW200949819A/zh
Application granted granted Critical
Publication of TWI401667B publication Critical patent/TWI401667B/zh

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

液晶顯示器加馬校正電路及方法
本發明係關於一種液晶顯示器加馬校正電路及液晶顯示器加馬校正方法。
隨著液晶顯示器之廣泛應用，人們對其顯示品質之要求亦越來越高。為提高液晶顯示器之畫面顯示質量，加馬校正被廣泛使用。
目前，液晶顯示器係利用冪函數y＝Ax γ(A為液晶顯示器顯示之最大輝度值、γ表示設定加馬值、x表示灰階、y表示該灰階下之圖像輝度)來生成標準加馬曲線。在該標準加馬曲線上每一灰階對應取一點，進而將與所有灰階對應點所包含之圖像輝度與灰階間之對應關係存儲於一加馬暫存器中。當對該液晶顯示器進行加馬校正時，液晶顯示器將依據所輸入之灰階畫面自該加馬暫存器中自動選擇顯示輝度。通常，業界公認最適合人眼辨識之液晶顯示器加馬值為2.2。
然，藉由該冪函數所生成之標準加馬曲線係一理想曲線，由於受到液晶顯示器內部結構之影響，液晶顯示器在各灰階下之實際顯示輝度與標準加馬曲線所設定之顯示輝度存在一定差距。因此，為使顯示效果達到與標準加馬曲線近似保持一致，常需對液晶顯示器再次進行加馬校正。
請參閱圖1，係一種先前技術液晶顯示器加馬校正方法之流程圖。該液晶顯示器加馬校正方法包括如下具體步 驟：步驟S1：藉由一視頻訊號發生器產生一灰階畫面至該待測液晶顯示器；步驟S2：藉由一光學測量儀量測該待測液晶顯示器所顯示灰階畫面之顯示輝度；步驟S3：記錄該顯示輝度及其對應灰階與灰階電壓；步驟S4：重複前述步驟，記錄該待測液晶顯示器在全部灰階下所對應之顯示輝度與灰階電壓，進而生成一加馬表或一加馬曲線；步驟S5：比較實際量測得到之加馬表或加馬曲線與標準加馬曲線生成之加馬表或加馬曲線，判斷是否需要調節灰階電壓；當生成該實際量測得到之加馬表或加馬曲線後，操作人員逐一比對實際輝度是否超出標準加馬曲線或加馬表所對應灰階下之標準輝度，若偏差超出設定之誤差範圍，則相應調節該灰階對應之灰階電壓，直到該光學測量儀所測得之實際輝度接近該標準輝度為止，然後對下一灰階進行加馬校正；反之，若實際輝度未超出標準加馬曲線或加馬表所對應之輝度誤差範圍，則直接對下一灰階進行加馬校正。
惟，前述液晶顯示器加馬校正方法進行加馬校正需要較多的硬件元件，且實現需要人工，因此實現加馬校正過程較複雜。
有鑑於此，有必要提供一種方便校正之液晶顯示器加馬校正電路。
有鑑於此，有必要提供一種方便校正之液晶顯示器加馬校正方法。
一種液晶顯示器加馬校正電路，其包括一時序產生單元、一參數確定單元、一邏輯控制單元、一類比/數位轉換單元及一查找校正單元，該參數確定單元接收外部輸入之行/場同步訊號以確定加馬校正所需之計數參數及時間參數，並分別輸出至該時序產生單元及該邏輯控制單元，該時序產生單元接收外部時鐘訊號及該計數參數以輸出像素時鐘訊號至該查找校正單元及該類比/數位轉換單元，該邏輯控制單元接收該時間參數亦輸出邏輯控制訊號至該類比/數位轉換單元及該查找校正單元，該類比/數位轉換單元接收外部圖像訊號轉換為對應之數位訊號輸出至該查找校正單元，該查找校正單元在依據該像素時鐘訊號確定之工作頻率按該邏輯控制訊號確定之邏輯順序對該數位訊號進行處理，以輸出校正後的數位訊號。
一種液晶顯示器加馬校正電路，其包括一時序產生單元、一參數確定單元、一邏輯控制單元、一類比/數位轉換單元及一查找校正單元，該參數確定單元與該時序產生單元及該邏輯控制單元均電連接，該時序產生單元與該類比/數位轉換單元及該查找校正單元均電連接，該邏輯控制單元亦與該類比/數位轉換單元及該查找校正單元均電連接，該類比/數位轉換單元輸出之圖像訊號至該查找校正單 元，該時序產生單元及該邏輯控制單元控制該查找校正單元對該圖像訊號對應之加馬值進行校正。
一種液晶顯示器加馬校正方法，該液晶顯示器加馬校正方法係採用下述液晶顯示器加馬校正電路進行加馬校正，該液晶顯示器加馬校正電路包括一時序產生單元、一參數確定單元、一邏輯控制單元、一類比/數位轉換單元及一查找校正單元，該液晶顯示器加馬校正方法包括如下步驟：該參數確定單元輸出計數參數至該時序產生單元，並同時輸出時間參數至該邏輯控制單元；該時序產生單元產生像素時鐘訊號至該類比/數位轉換單元及該查找校正單元，且該邏輯控制單元輸出邏輯控制訊號至該類比/數位轉換單元及該查找校正單元；該類比/數位轉換單元及該查找校正單元依據該像素時鐘訊號確定之工作頻率及依據該邏輯控制訊號確定之邏輯順序對該數位化之圖像訊號進行處理，以輸出校正後的加馬值。
相較於先前技術，上述液晶顯示器加馬校正電路及液晶顯示器加馬校正方法藉由該時序產生單元、該參數確定單元、該邏輯控制單元、該類比/數位轉換單元及該查找校正單元對輸入液晶顯示器之圖像訊號對應之加馬值進行校正，自動輸出校正後的加馬數據，無須人工對液晶顯示器顯示之灰階進行分析，因此，簡化了加馬校正的過程，方便對該液晶顯示器進行加馬校正。
請參閱圖2，係本發明液晶顯示器加馬校正電路20第 一實施方式之電路結構示意圖。該液晶顯示器加馬校正電路20包括一時序產生單元200、一參數確定單元210、一邏輯控制單元220、一類比/數位轉換單元230及一查找校正單元250。該參數確定單元210輸出複數參數訊號至該時序產生單元200及該邏輯控制單元220。該時序產生單元200輸出像素時鐘訊號至該類比/數位轉換單元230及該查找校正單元250。該邏輯控制單元220亦將邏輯控制訊號輸出至該類比/數位轉換單元230及該查找校正單元250。該類比/數位轉換單元230輸出數位化的圖像訊號至該查找校正單元250。該查找校正單元250接收該像素時鐘訊號、該邏輯控制訊號及該數位化的圖像訊號以查找出校正後之加馬值輸出。
該時序產生單元200包括一第一計數器201、一第二計數器202及一鎖相環203。該第一計數器201電連接至該鎖相環203之一端，該鎖相環203之兩端分別電連接至該第二計數器202之兩端，與該第二計數器202形成循環迴路。該第一計數器201之計數參數為N(N為自然數)，該第二計數器202之計數參數為M(M為自然數)。該時序產生單元200產生之時序訊號的頻率為：輸入訊號的頻率＊ M/N。
該參數確定單元210包括依序電連接之一時序識別模塊211、一模式參數表213及一參數暫存器215。該模式參數表213內儲存複數組詳細參數，每一組詳細參數均包括第一計數參數、第二計數參數及時間控制參數。
該查找校正單元250包括依序電連接之一第一暫存器251、一查找實現模塊253及一第二暫存器255，該查找校正單元250還包括一加馬表257與該查找實現模塊253雙向電連接。該加馬表257內保存256個數據，每一個數據之寬度為10比特(bits)，該複數數據經數據壓縮方法壓縮，以減少佔用加馬表257的存儲空間。
對待校正之液晶顯示器進行加馬校正時，外部電路(圖未示)分別輸出時鐘訊號至該時序產生單元200，輸出該行/場同步訊號至該參數確定單元210，且輸出圖像訊號至該類比/數位轉換單元230。
該參數確定單元210之時序識別模塊211接收該行/場同步訊號且對該行/場同步訊號進行判斷，於模式參數表213中查找到與輸入之行/場同步訊號對應的詳細參數，存儲該詳細參數於該參數暫存器215中，並將該詳細參數中的第一計數參數及第二計數參數分別輸出至該第一計數器201及第二計數器202，該詳細參數中的時間控制參數輸出至該邏輯控制單元220。
該時序產生單元200之第一計數器201接收該時鐘訊號及第一計數參數，該第二計數器202接收該第二計數參數，通過該第一計數器201、第二計數器202及該鎖相環203之配合，將該時鐘訊號轉換為用於加馬校正控制之一像素時鐘訊號，並將該像素時鐘訊號輸出至該查找校正單元250，亦同時輸出至該類比/數位轉換單元230。該邏輯控制單元220接收該時間控制參數，轉換為一組邏輯控制 訊號輸出至該查找校正單元250及該類比/數位轉換單元230。
該類比/數位轉換單元230及該查找校正單元250依據外部電路輸入之圖像訊號對該液晶顯示器進行加馬校正。該邏輯控制單元220之邏輯控制訊號控制該類比/數位轉換單元230及該查找校正單元250工作的有效時間及邏輯順序。該時序產生單元200輸出之像素時鐘訊號控制該類比/數位轉換單元230及該查找校正單元250的工作頻率。
首先，該邏輯控制單元220輸出邏輯控制訊號至該類比/數位轉換單元230，該類比/數位轉換單元230於接收的像素時鐘訊號一個週期的上升期開始工作，進行類比/數位轉換，並將轉換後之數位化的圖像訊號以像素為單位保存於該查找校正單元250之第一暫存器251。然後，該邏輯控制單元220控制該查找實現模塊253於下一時鐘週期讀取該圖像訊號，並將其轉換為索引地址，並依據該索引地址從該加馬表257中讀取對應位置保存的壓縮數據，經過計算將該壓縮數據轉換為對應的校正後之加馬值保存至該第二暫存器255中。接著，再下一個週期，該第二暫存器255輸出該校正後之加馬值。在整個加馬校正過程中，該邏輯控制單元220控制該類比/數位轉換單元230於該像素時鐘訊號每一週期的上升期進行類比/數位轉換，且控制該查找校正單元250之各模塊按照上述邏輯順序彼此相差一個時鐘週期進行工作。
在該加馬校正結束時，該邏輯控制單元220首先停止 該類比/數位轉換單元230進行類比/數位轉換，然後，待該第一暫存器251內保存之數位化的圖像訊號均送出，停止該第一暫存器251之工作，同理，該查找實現模塊253依據該第一暫存器251保存之最後的圖像訊號在該加馬表257內查找並計算出該校正後的加馬值後停止工作。該第二暫存器255則輸出最後的校正後的加馬值後亦停止工作，該液晶顯示器加馬校正電路20完成對待校正之液晶顯示器之加馬校正。
相較於先前技術，上述液晶顯示器加馬校正電路20藉由該時序產生單元200、該參數確定單元210、該邏輯控制單元220該類比/數位轉換單元230及該查找校正單元250對液晶顯示器之圖像訊號進行識別，自動輸出校正後的加馬數據，無須人工對液晶顯示器顯示之灰階進行分析，因此，簡化了加馬校正的過程。
另，該液晶顯示器加馬校正電路20之時序產生單元200產生之像素時鐘訊號同時供給該類比/數位轉換單元230及該查找校正單元250，省略了單獨產生時鐘訊號去控制該查找校正單元內各模塊工作頻率之電路，且使該類比/數位轉換單元230及該查找校正單元250之工作頻率一致，更利於該液晶顯示器加馬校正電路20之協調工作。
請參閱圖3，係本發明液晶顯示器加馬校正電路20第二實施方式之電路結構示意圖。該液晶顯示器加馬校正電路30的電路結構與該液晶顯示器加馬校正電路20之電路結構基本相同，其不同之處在於：該液晶顯示器加馬校正 電路30進一步包括一加馬值寫入單元370，該加馬值寫入單元370連接至該查找校正單元350之加馬表。該加馬值寫入單元包括依序電連接之一串/並行接口模塊371及一IIC從總線模塊372。當該液晶顯示器加馬校正電路30進行加馬校正時，發現該加馬表並未保存進行校正之液晶顯示器對應之加馬值，可藉由該串/並行接口模塊371寫入該液晶顯示器對應之加馬值，經由該IIC模塊372傳輸至該加馬表357，以更新該加馬表357，實現對進行校正之液晶顯示器均可讀出其對應之準確的加馬值，進行準確校正，進一步改善校正後的液晶顯示器的顯示效果。
綜上所述，本發明確已符合發明專利之要件，爰依法提出申請專利。惟，以上所述者僅係本發明之較佳實施方式，本發明之範圍並不以上述實施方式為限，舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
時序產生單元‧‧‧200
第一計數器‧‧‧201
第二計數器‧‧‧202
鎖相環‧‧‧203
參數確定單元‧‧‧210
時序識別模塊‧‧‧211
模式參數表‧‧‧213
參數暫存器‧‧‧215
邏輯控制單元‧‧‧220
類比/數位轉換單元‧‧‧230
查找校正單元‧‧‧250、350
第一暫存器‧‧‧251
查找實現模塊‧‧‧253
第二暫存器‧‧‧255
加馬表‧‧‧257、357
加馬值寫入單元‧‧‧370
IIC從總線模塊‧‧‧372
液晶顯示器加馬校正電路‧‧‧20、30
串/並行接口模塊‧‧‧371
圖1係一種先前技術液晶顯示器加馬校正方法之流程圖。
圖2係本發明液晶顯示器加馬校正電路第一實施方式之電路結構示意圖。
圖3係本發明液晶顯示器加馬校正電路第二實施方式之電路結構示意圖。
液晶顯示器加馬校正電路‧‧‧20
時序產生單元‧‧‧200
第一計數器‧‧‧201
第二計數器‧‧‧202
鎖相環‧‧‧203
參數確定單元‧‧‧210
時序識別模塊‧‧‧211
模式參數表‧‧‧213
參數暫存器‧‧‧215
邏輯控制單元‧‧‧220
類比/數位轉換單元‧‧‧230
查找校正單元‧‧‧250
第一暫存器‧‧‧251
查找實現模塊‧‧‧253
第二暫存器‧‧‧255
加馬表‧‧‧257

Claims (25)

  1. 一種液晶顯示器加馬校正電路，其包括：一時序產生單元、一參數確定單元、一邏輯控制單元、一類比/數位轉換單元及一查找校正單元，該參數確定單元接收外部輸入之行/場同步訊號以確定加馬校正所需之計數參數及時間參數，並分別輸出至該時序產生單元及該邏輯控制單元，該時序產生單元接收外部時鐘訊號及該計數參數以輸出像素時鐘訊號至該查找校正單元及該類比/數位轉換單元，該邏輯控制單元接收該時間參數，並輸出邏輯控制訊號至該類比/數位轉換單元及該查找校正單元，該類比/數位轉換單元接收外部圖像訊號，並轉換為對應之數位訊號輸出至該查找校正單元，該查找校正單元依據該像素時鐘訊號確定之工作頻率及依據該邏輯控制訊號確定之邏輯順序對該數位化之圖像訊號進行處理，以輸出校正後的加馬值。
  2. 如申請專利範圍第1項所述之液晶顯示器加馬校正電路，其中，該時序產生單元包括一第一計數器、一第二計數器及一鎖相環，該第一計數器電連接至該鎖相環之一端，該鎖相環之兩端分別電連接至該第二計數器之兩端，與該第二計數器形成循環迴路。
  3. 如申請專利範圍第2項所述之液晶顯示器加馬校正電路，其中，該第一計數器之計數參數為N，該第二計數器之計數參數為M，該時序產生單元產生之時序訊號的頻率為輸入訊號的頻率*M/N，其中，M、N為自然數。
  4. 如申請專利範圍第1項所述之液晶顯示器加馬校正電路，其中，該參數確定單元包括依序電連接之一時序識別模塊、一模式參數表及一參數暫存器。
  5. 如申請專利範圍第4項所述之液晶顯示器加馬校正電路，其中，該模式參數表內儲存複數組詳細參數，每一組詳細參數均包括第一及第二計數參數及時間控制參數。
  6. 如申請專利範圍第1項所述之液晶顯示器加馬校正電路，其中，該查找校正單元包括依序電連接之一第一暫存器、一查找實現模塊、一第二暫存器及一加馬表，該加馬表與該查找實現模塊雙向電連接。
  7. 如申請專利範圍第6項所述之液晶顯示器加馬校正電路，其中，該加馬表內保存256個寬度為10比特之數據，並對該複數數據進行數據壓縮。
  8. 如申請專利範圍第1項所述之液晶顯示器加馬校正電路，其中，該液晶顯示器加馬校正電路進一步包括一加馬值寫入單元，該加馬值寫入單元連接至該查找校正單元之加馬表。
  9. 如申請專利範圍第8項所述之液晶顯示器加馬校正電路，其中，該加馬值寫入單元包括依序電連接之一串/並行接口模塊及一IIC從總線模塊，該IIC從總線模塊與該加馬表電連接。
  10. 一種液晶顯示器加馬校正電路，其包括：一時序產生單元、一參數確定單元、一邏輯控制單元、一類比/數位 轉換單元及一查找校正單元，該參數確定單元與該時序產生單元及該邏輯控制單元均電連接，該時序產生單元與該類比/數位轉換單元及該查找校正單元均電連接，該邏輯控制單元亦與該類比/數位轉換單元及該查找校正單元均電連接，該類比/數位轉換單元輸出之圖像訊號至該查找校正單元，該時序產生單元及該邏輯控制單元控制該查找校正單元對該圖像訊號對應之加馬值進行校正。
  11. 如申請專利範圍第10項所述之液晶顯示器加馬校正電路，其中，該時序產生單元包括一第一計數器、一第二計數器及一鎖相環，該第一計數器電連接至該鎖相環之一端，該鎖相環之兩端分別電連接至該第二計數器之兩端，與該第二計數器形成循環迴路。
  12. 如申請專利範圍第11項所述之液晶顯示器加馬校正電路，其中，該第一計數器之計數參數為N，該第二計數器之計數參數為M，該時序產生單元產生之時序訊號的頻率為輸入訊號的頻率*M/N，其中，M、N為自然數。
  13. 如申請專利範圍第10項所述之液晶顯示器加馬校正電路，其中，該參數確定單元包括依序電連接之一時序識別模塊、一模式參數表及一參數暫存器。
  14. 如申請專利範圍第13項所述之液晶顯示器加馬校正電路，其中，該模式參數表內儲存複數組詳細參數，每一組詳細參數均包括第一及第二計數參數及時間控制參數。
  15. 如申請專利範圍第10項所述之液晶顯示器加馬校正電路，其中，該查找校正單元包括依序電連接之一第一暫存器、一查找實現模塊、一第二暫存器及一加馬表，該加馬表與該查找實現模塊雙向電連接。
  16. 如申請專利範圍第15項所述之液晶顯示器加馬校正電路，其中，該加馬表內保存256個寬度為10比特之數據，並對該複數數據進行數據壓縮。
  17. 如申請專利範圍第10項所述之液晶顯示器加馬校正電路，其中，該液晶顯示器加馬校正電路進一步包括一加馬值寫入單元，該加馬值寫入單元連接至該查找校正單元之加馬表。
  18. 如申請專利範圍第17項所述之液晶顯示器加馬校正電路，其中，該加馬值寫入單元包括依序電連接之一串/並行接口模塊及一IIC從總線模塊，該IIC從總線模塊與該加馬表電連接。
  19. 一種液晶顯示器加馬校正方法，該液晶顯示器加馬校正方法係採用下述液晶顯示器加馬校正電路進行加馬校正，該液晶顯示器加馬校正電路包括一時序產生單元、一參數確定單元、一邏輯控制單元、一類比/數位轉換單元及一查找校正單元，該液晶顯示器加馬校正方法包括如下步驟：a.該參數確定單元輸出計數參數至該時序產生單元，並同時輸出時間參數至該邏輯控制單元；b.該時序產生單元產生像素時鐘訊號至該類比/數位轉 換單元及該查找校正單元，且該邏輯控制單元輸出邏輯控制訊號至該該類比/數位轉換單元及該查找校正單元；c.該類比/數位轉換單元及該查找校正單元依據該像素時鐘訊號確定之工作頻率及依據該邏輯控制訊號確定之邏輯順序對該數位化之圖像訊號進行處理，以輸出校正後的加馬值。
  20. 如申請專利範圍第19項所述之液晶顯示器加馬校正方法，其中，於步驟a中，該參數確定單元包括依序電連接之一時序識別模塊、一模式參數表及一參數暫存器，該時序識別模塊對外部輸入之行/場同步訊號進行判斷，於模式參數表中查找到與輸入之行/場同步訊號對應的詳細參數，存儲該詳細參數於該參數暫存器中。
  21. 如申請專利範圍第20項所述之液晶顯示器加馬校正方法，其中，該詳細參數包括第一計數參數、第二計數參數及時間控制參數。
  22. 如申請專利範圍第21項所述之液晶顯示器加馬校正方法，其中，於步驟b中，該時序產生單元包括包括一第一計數器、一第二計數器及一鎖相環，該第一計數器電連接至該鎖相環之一端，該鎖相環之兩端分別電連接至該第二計數器之兩端，與該第二計數器形成循環迴路。
  23. 如申請專利範圍第22項所述之液晶顯示器加馬校正方法，其中，該時序產生單元之第一計數器接收該時鐘訊號及第一計數參數，該第二計數器接收該第二計數參 數，通過該第一計數器、第二計數器及該鎖相環之配合，將該時鐘訊號轉換為用於加馬校正控制之一像素時鐘訊號。
  24. 如申請專利範圍第21項所述之液晶顯示器加馬校正方法，其中，於步驟b中，該邏輯控制單元接收該時間控制參數以輸出邏輯控制訊號。
  25. 如申請專利範圍第19項所述之液晶顯示器加馬校正方法，其中，於步驟c中，該查找校正單元包括依序電連接之一第一暫存器、一查找實現模塊及一第二暫存器，該查找校正單元還包括一加馬表與該查找實現模塊雙向電連接。
TW97119117A 2008-05-23 2008-05-23 液晶顯示器加馬校正電路及方法 TWI401667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97119117A TWI401667B (zh) 2008-05-23 2008-05-23 液晶顯示器加馬校正電路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97119117A TWI401667B (zh) 2008-05-23 2008-05-23 液晶顯示器加馬校正電路及方法

Publications (2)

Publication Number Publication Date
TW200949819A TW200949819A (en) 2009-12-01
TWI401667B true TWI401667B (zh) 2013-07-11

Family

ID=44871123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97119117A TWI401667B (zh) 2008-05-23 2008-05-23 液晶顯示器加馬校正電路及方法

Country Status (1)

Country Link
TW (1) TWI401667B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028036B (zh) * 2015-09-25 2021-01-29 索尼公司 图像处理设备和图像处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020126075A1 (en) * 2001-03-12 2002-09-12 Willis Donald Henry Reducing sparkle artifacts with post gamma correction slew rate limiting
TWI223552B (en) * 2001-08-01 2004-11-01 Koninkl Philips Electronics Nv Method and device for gamma correction
US20060164355A1 (en) * 2005-01-25 2006-07-27 Hyoung-Rae Kim Gamma correction device, display apparatus including the same, and method of gamma correction therein
CN1965322A (zh) * 2004-06-10 2007-05-16 克雷沃耶提公司 在量化显示器系统中增加伽马精确性

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020126075A1 (en) * 2001-03-12 2002-09-12 Willis Donald Henry Reducing sparkle artifacts with post gamma correction slew rate limiting
TWI223552B (en) * 2001-08-01 2004-11-01 Koninkl Philips Electronics Nv Method and device for gamma correction
CN1965322A (zh) * 2004-06-10 2007-05-16 克雷沃耶提公司 在量化显示器系统中增加伽马精确性
US20060164355A1 (en) * 2005-01-25 2006-07-27 Hyoung-Rae Kim Gamma correction device, display apparatus including the same, and method of gamma correction therein
CN1811537A (zh) * 2005-01-25 2006-08-02 三星电子株式会社 伽马校正器件和方法、以及包括伽马校正器件的显示装置

Also Published As

Publication number Publication date
TW200949819A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
US10839731B2 (en) Mura correction system
KR101362169B1 (ko) 감마 보정 시스템 및 그의 보정방법
US10964241B2 (en) Mura correction system
US20080180375A1 (en) Method for establishing gamma correction table for liquid crystal display
TWI413101B (zh) 增進亮度一致性的控制方法及相關亮度校正控制器與顯示裝置
US20070097107A1 (en) Liquid crystal display apparatus and liquid crystal display panel drive method capable of controlling gamma value
US20200211442A1 (en) Mura correction driver
KR101336977B1 (ko) 액정 표시 장치 및 이의 구동 방법
KR20080055598A (ko) 디스플레이의 그레이 레벨 대 휘도 곡선을 신속히 생성하는방법 및 장치
TWI633534B (zh) 不均勻性修正系統、不均勻性修正裝置及面板驅動電路
CN101593493B (zh) 液晶显示器伽马校正电路及方法
TW201438468A (zh) 投影系統、投影機及其校正方法
US20190197929A1 (en) Driving apparatus of display panel and operation method thereof
TWI401667B (zh) 液晶顯示器加馬校正電路及方法
WO2016206247A1 (zh) 修正lcd显示效果的驱动电路和方法、以及液晶显示装置
KR101519913B1 (ko) 영상 표시장치의 데이터 보정 시스템 및 방법
KR20080056624A (ko) 디스플레이의 그레이 레벨 대 휘도 곡선을 신속히 생성하는방법 및 장치
CN104065901B (zh) 投影系统、投影机及其校正方法
JP2010066352A (ja) 測定装置、補正データ生成装置、測定方法、補正データ生成方法、および補正データ生成プログラム
CN113270054A (zh) 显示设备的画质检测、画质检测报告生成方法及装置设备
JP2017198733A (ja) 投射型表示装置および投射型表示システム
KR101568261B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
CN111326095A (zh) 白平衡调整系统及其方法
US20150179116A1 (en) Gamma curve adjusting method and adjusting device for tft-lcd
JP2001357394A (ja) 色むら補正データ作成システムおよび画像表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees