KR20040008464A - 전기적 퓨즈 프로그래밍 제어회로 - Google Patents

전기적 퓨즈 프로그래밍 제어회로 Download PDF

Info

Publication number
KR20040008464A
KR20040008464A KR1020020042103A KR20020042103A KR20040008464A KR 20040008464 A KR20040008464 A KR 20040008464A KR 1020020042103 A KR1020020042103 A KR 1020020042103A KR 20020042103 A KR20020042103 A KR 20020042103A KR 20040008464 A KR20040008464 A KR 20040008464A
Authority
KR
South Korea
Prior art keywords
fuse
signal
control signal
programmed
blocks
Prior art date
Application number
KR1020020042103A
Other languages
English (en)
Other versions
KR100427721B1 (ko
Inventor
박종태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0042103A priority Critical patent/KR100427721B1/ko
Priority to US10/331,528 priority patent/US6842065B2/en
Publication of KR20040008464A publication Critical patent/KR20040008464A/ko
Application granted granted Critical
Publication of KR100427721B1 publication Critical patent/KR100427721B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 전기적 퓨즈 프로그래밍 제어회로는, 복수개의 전기적 퓨즈들로 구성되고, 복수개의 퓨즈 블록 선택 신호에 따라 선택되어 퓨즈 컷팅 신호에 따라 프로그래밍되는 복수개의 퓨즈 블록과, 상기 복수개의 퓨즈 블록이 모두 프로그래밍되면 인에이블되는 엔드 제어신호에 따라 인에이블되어 상기 퓨즈 컷팅 신호에 의해 프로그래밍 되어 프로그래밍 제어신호를 출력하는 엔드 퓨즈 블록과, 상기 엔드 퓨즈 블록의 프로그래밍 제어신호에 따라 상기 퓨즈 컷팅 신호를 상기 복수개의 퓨즈 블록으로 선택적으로 전송하는 비교수단을 포함하여 구성되어, 모든 퓨즈 블록이 프로그래밍 완료되면 그 이후에 원하지 않는 프로그래밍 명령이 입력되더라도 그 원하지 않은 프로그래밍 명령에 의해 전기적 퓨즈 블록들이 재프로그래밍되는 것을 방지할 수 있다.

Description

전기적 퓨즈 프로그래밍 제어회로{Electrical fuse programming control circuit}
본 발명은 반도체 소자의 전기적 퓨즈 프로그래밍 제어회로에 관한 것으로, 보다 상세하게는 복수의 프로그래밍 퓨즈 블록과는 별도의 엔드 퓨즈 블록(endfuse block)을 사용하여 원하지 않는 프로그램 명령(illegal command)이 입력되더라도 안정적으로 퓨즈를 프로그래밍할 수 있는 전기적 퓨즈 프로그래밍 제어회로에 관한 것이다.
일반적으로 레이저 퓨즈(laser fuse)는 외부의 물리적 힘(레이저 빔(laser beam))에 의해 선택된 퓨즈를 직접 파괴하여(rupture) 프로그래밍 된다.
반면에, 전기적 퓨즈(electrical fuse)는 외부로부터 입력되는 프로그램 명령에 따라 전기적 스트레스(electrical stress)가 선택된 전기적 퓨즈에 인가되어 선택된 전기적 퓨즈가 파괴되어(rupture) 프로그래밍 된다.
이러한, 전기적 퓨즈가 리페어 용으로 사용되는 경우, 특정 정보(여기서는, 어드레스)에 따라 복수의 퓨즈 블록 중에서 원하는 퓨즈 블록을 선택하여, 선택된 퓨즈 블록에 전기적 스트레스(electrical stress)가 인가되어 프로그래밍 된다.
따라서, 정상 모드에서 프로그래밍된 퓨즈 블록들에 저장된 정보와 외부로부터 입력된 어드레스가 동일한 경우 외부로부터 입력된 어드레스는 리페어된 어드레스로써 정상 메모리 셀 어레이의 메모리 셀을 액세스하는 것이 아니라 리페어 메모리 셀을 액세스하도록 제어신호를 인에이블시킨다.
도 1은 종래 기술에 따른 리페어 용 전기적 퓨즈 프로그래밍 제어회로를 나타낸 블록도이다. 여기서는, 전기적 퓨즈를 안티퓨즈(anti fuse)로 구성하는 경우를 예를 들어 설명한다.
리페어 용 전기적 퓨즈 프로그래밍 제어회로는, 복수의 안티퓨즈로 구성되고, 리페어 어드레스 RADD<1:n>에 의해 선택되고, 퓨즈 컷팅 신호 FCS에 따라 프로그래밍 되는 복수의 퓨즈 블록 FB1∼FBn과, 정상 모드에서 프로그래밍된 퓨즈 블록 FB1∼FBn에 저장된 정보와 외부로부터 입력된 어드레스 ADD가 동일한 경우 제어신호 CON을 인에이블시키는 제어신호 발생부(1)를 포함한다.
여기서, 퓨즈 블록들 FB1∼FBn은 외부로부터 입력되는 리페어 어드레스 RADD<1:n>에 따라 선택되고, 선택된 퓨즈 블록은 전기적 퓨즈 프로그래밍 모드로 진입하여 퓨즈 컷팅 신호 FCS에 의해 프로그래밍 된다.
한편, 전기적 퓨즈가 전압 트리밍(voltage trimming)으로 사용되는 경우, 특정 정보, 즉 특정 레벨을 선택하기 위한 제어신호에 따라 복수의 퓨즈 블록 중에서 원하는 퓨즈 블록을 선택하여, 선택된 퓨즈 블록에 전기적 스트레스가 인가되어 프로그래밍 된다.
따라서, 정상 모드에서 프로그래밍된 퓨즈 블록들에 저장된 정보에 따라 원하는 특정 레벨을 선택하기 위한 선택신호를 인에이블시킨다.
도 2는 종래 기술에 따른 전압 레벨 트리밍 용 전기적 퓨즈 프로그래밍 제어회로를 나타낸 블록도이다.
전압 레벨 트리밍용 전기적 퓨즈 프로그래밍 제어회로는, 복수의 안티퓨즈로 구성되고, 원하는 전압 레벨을 선택하기 위해 전압 제어신호들 CTRL1∼CTRLn 및 퓨즈 컷팅 신호 FCS에 따라 프로그래밍 되는 퓨즈 블록 FB1∼FBn과, 정상 모드에서 안티퓨즈 블록 FB1∼FBn에 프로그래밍된 정보를 디코딩하여 원하는 전압 레벨을 선택하는 선택신호 SEL를 출력하는 디코딩부(2)를 포함한다.
퓨즈 블록들 FB1∼FBn은 전압 제어신호들 CTRL1∼CTRLn에 의해 선택되고, 선택된 퓨즈 블록(11i)은 퓨즈 컷팅 신호 FCS가 인에이블 되면, 전기적 퓨즈 프로그래밍 모드로 진입하여 프로그래밍 된다.
또한, 전기적 퓨즈가 모드 선택용으로 사용되는 경우, 특정 정보, 즉 특정 모드를 선택하기 위한 제어신호에 따라 원하는 퓨즈 블록을 선택하여, 선택된 퓨즈 블록에 전기적 스트레스가 인가되어 프로그래밍 된다.
따라서, 정상 모드에서 프로그래밍된 퓨즈 블록들에 저장된 정보에 따라 원하는 특정 모드를 선택하기 위한 모드 선택신호를 인에이블시킨다.
그러나, 전기적 퓨즈를 사용하는 장치가 실제 시스템에서 사용될 때, 프로그래밍이 완료된 퓨즈들에 원하지 않는 프로그램 명령(illegal command)이 입력되는 경우 장치의 조건에 따라 원하지 않는 정보(어드레스, 레벨, 모드 등)로 셋팅되기 때문에 원하지 않는 재프로그래밍(reprogramming)이 수행되는 문제점이 있다.
이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 원하지 않는 프로그램 명령이 입력되더라도 재프로그래밍 되지 않아 안정적으로 퓨즈를 프로그램할 수 있는 전기적 퓨즈 프로그래밍 제어회로를 제공하는 것이다.
도 1은 종래 기술에 따른 리페어 용 전기적 퓨즈 프로그래밍 제어회로를 나타낸 블록도.
도 2는 종래 기술에 따른 전압 레벨 트리밍 용 전기적 퓨즈 프로그래밍 제어회로를 나타낸 블록도.
도 3은 본 발명에 따른 리페어 용 전기적 퓨즈 프로그래밍 제어회로를 나타낸 블록도.
도 4는 본 발명에 따른 리페어 용 전기적 퓨즈 프로그래밍 제어회로의 다른 실시예를 나타낸 블록도.
도 5는 본 발명에 따른 전압 레벨 트리밍 용 전기적 퓨즈 프로그래밍 제어회로를 나타낸 블록도.
상기 목적을 달성하기 위한 본 발명의 전기적 프로그래밍 제어회로는, 복수개의 전기적 퓨즈들로 구성되고, 복수개의 퓨즈 블록 선택 신호에 따라 선택되어 퓨즈 컷팅 신호에 따라 프로그래밍되는 복수개의 퓨즈 블록;
상기 복수개의 퓨즈 블록이 모두 프로그래밍되면 인에이블되는 엔드 제어신호에 따라 인에이블되어 상기 퓨즈 컷팅 신호에 의해 프로그래밍 되어 프로그래밍 제어신호를 출력하는 엔드 퓨즈 블록; 및
상기 엔드 퓨즈 블록의 프로그래밍 제어신호에 따라 상기 퓨즈 컷팅 신호를 상기 복수개의 퓨즈 블록으로 선택적으로 전송하는 비교수단을 포함하여 구성되는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 리페어 용 전기적 퓨즈 프로그래밍 제어회로를 나타낸 블록도이다. 여기서는, 전기적 퓨즈를 안티퓨즈(anti fuse)로 구성하는 경우를 예를 들어 설명한다.
리페어 용 전기적 퓨즈 프로그래밍 제어회로는, 복수의 안티퓨즈로 구성되고, 리페어 어드레스 RADD<1:n>에 의해 선택되고, 퓨즈 컷팅 신호 FCS에 따라 프로그래밍 되는 복수의 퓨즈 블록 FB1∼FBn과, 엔드 신호 END에 따라, 퓨즈 컷팅 신호 FCS를 이용하여, 모든 퓨즈 블록 FB1∼FBn이 프로그래밍 되면 인에이블되는 프로그래밍 제어 신호 FCI를 출력하는 엔드 퓨즈 블록(11)과, 엔드 퓨즈 블록(11)의 프로그래밍 제어 신호 FCI에 따라 퓨즈 컷팅 신호 FCS를 모든 퓨즈 블록 FB1∼FBn에 선택적으로 전송하는 비교부(12)와, 정상 모드에서 프로그래밍된 퓨즈 블록 FB1∼FBn에 저장된 정보와 외부로부터 입력된 어드레스 ADD가 동일한 경우 제어신호 CON을인에이블시키는 제어신호 발생부(13)를 포함한다.
여기서, 엔드 신호 END는 모든 퓨즈 블록 FB1∼FBn이 프로그래밍 되면 인에이블 되는 신호로써, 퓨즈 프로그래밍에 사용되지 않는 어드레스 또는 명령을 사용한다.
퓨즈 블록들 FB1∼FBn은 외부로부터 입력되는 리페어 어드레스 RADD<1:n>에 따라 선택되고, 선택된 퓨즈 블록은 전기적 퓨즈 프로그래밍 모드로 진입하여 퓨즈 컷팅 신호 FCS에 의해 프로그래밍 된다.
퓨즈 블록들 FB1∼FBn이 모두 프로그래밍 되면, 엔드 신호 END가 인에이블 되어 엔드 퓨즈 블록(11)의 안티퓨즈들을 컷팅(rupture)하여 프로그래밍 제어신호 FCI를 인에이블 시킨다. 따라서, 비교부(12)는 프로그래밍 제어신호 FCI가 인에이블 되어 있는 동안 퓨즈 컷팅 신호 FCS를 전송하지 않는다.
즉, 퓨즈 블록들 FB1∼FBn이 모두 프로그래밍 된 후, 원하지 않는 프로그램 명령이 입력되어 퓨즈 컷팅 신호 FCS가 인에이블 되더라도, 프로그래밍 제어신호 FCI가 인에이블 되어 있기 때문에, 비교부(12)는 퓨즈 컷팅 신호 FCS를 전송하지 않아 퓨즈 블록들 FB1∼FBn의 안티 퓨즈들에는 퓨즈 컷팅 신호 FCS에 의해 전기적 스트레스가 인가되지 않는다.
도 4는 본 발명에 따른 리페어 용 전기적 퓨즈 프로그래밍 제어회로의 다른 실시예를 나타낸 블록도이다.
리페어 용의 전기적 퓨즈 프로그래밍 제어회로는, 복수의 퓨즈 블록들 FB1∼FBn, 엔드 퓨즈 블록(21), 제어신호 발생부(22) 및 퓨즈 컷팅 신호발생부(23)를 포함하여 구성된다. 여기서, 복수의 퓨즈 블록들 FB1∼FBn, 엔드 퓨즈 블록(21) 및 제어신호 발생부(23)는 도 3에 도시된 리페어 용의 전기적 퓨즈 프로그래밍 제어회로를 구성하는 복수의 퓨즈 블록들 FB1∼FBn, 엔드 퓨즈 블록(11) 및 제어신호 발생부(13)와 동일하게 구성되어, 동일한 동작을 수행하기 때문에, 여기서는 이들의 구성 및 동작에 대한 상세한 설명은 생략한다.
한편, 도 3에 도시된 리페어 용의 전기적 퓨즈 프로그래밍 제어회로의 비교부(12)에 대응하는 퓨즈 컷팅 신호 발생부(22)는 외부로부터 입력된 프로그램 명령 COM을 디코딩하여 엔드 퓨즈 블록(21)의 프로그래밍 제어신호 FCI에 따라 퓨즈 컷팅 신호 FCS를 선택적으로 발생한다.
초기에, 외부로부터 프로그램 명령 COM이 입력되면, 퓨즈 컷팅 신호 발생부(22)는 퓨즈 컷팅 신호 FCS를 발생하여, 입력된 리페어 어드레스 RADD<1:n>에 해당하는 선택된 퓨즈 블록을 프로그래밍 한다.
퓨즈 블록들 FB1∼FBn이 모두 프로그래밍 되면, 엔드 신호 END가 인에이블 되어 엔드 퓨즈 블록(21)의 안티퓨즈들(미도시)이 컷팅(rupture)되어 프로그래밍 제어신호 FCI가 인에이블 된다.
프로그래밍 제어신호 FCI가 인에이블 되면, 퓨즈 컷팅 신호 발생부(22)는 외부로부터 원하지 않는 프로그램 명령 COM이 입력되더라도 퓨즈 컷팅 신호 FCS를 발생하지 않는다.
따라서, 모든 퓨즈 블록들 FB1∼FBn이 프로그래밍 된 후에는, 외부로부터 원하지 않는 프로그램 명령 COM이 입력되더라도, 퓨즈 컷팅 신호 발생부(22)는 퓨즈컷팅 신호 FCS를 발생하지 않기 때문에 퓨즈 블록들 FB1∼FBn의 안티퓨즈들(미도시)에 전기적 스트레스가 인가되지 않는다.
도 5는 본 발명에 따른 전압 레벨 트리밍 용 전기적 퓨즈 프로그래밍 제어회로를 나타낸 블록도이다.
전압 레벨 트리밍용 전기적 퓨즈 프로그래밍 제어회로는, 복수의 안티퓨즈로 구성되고, 원하는 전압 레벨을 선택하기 위해 전압 제어신호들 CTRL1∼CTRLn 및 퓨즈 컷팅 신호 FCS에 따라 프로그래밍 되는 퓨즈 블록 FB1∼FBn과, 엔드 신호 END에 따라, 퓨즈 컷팅 신호 FCS를 이용하여, 모든 퓨즈 블록 FB1∼FBn이 프로그래밍되면 인에이블되는 프로그래밍 제어 신호 FCI를 출력하는 엔드 퓨즈 블록(31)과, 엔드 퓨즈 블록(31)의 프로그래밍 제어신호 FCI에 따라 퓨즈 컷팅 신호 FCS를 선택적으로 전송하는 비교부(32)와, 정상 모드에서 퓨즈 블록 FB1∼FBn에 프로그래밍된 정보를 디코딩하여 원하는 전압 레벨을 선택하는 선택신호 SEL를 출력하는 디코딩부(33)를 포함한다.
퓨즈 블록 FB1∼FBn은 전압 제어신호들 CTRL1∼CTRLn에 의해 선택되고, 선택된 퓨즈 블록은 퓨즈 컷팅 신호 FCS가 인에이블 되면, 전기적 퓨즈 프로그래밍 모드로 진입하여 프로그래밍 된다.
퓨즈 블록들 FB1∼FBn이 모두 프로그래밍 되면, 엔드 신호 END가 인에이블 되어 엔드 퓨즈 블록(31)의 안티퓨즈들을 컷팅(rupture)하여 프로그래밍 제어신호 FCI를 인에이블 시킨다. 따라서, 비교부(32)는 프로그래밍 제어신호 FCI가 인에이블 되어 있는 동안 퓨즈 컷팅 신호 FCS를 전송하지 않는다.
즉, 퓨즈 블록들 FB1∼FBn이 모두 프로그래밍 된 후, 원하지 않는 프로그램 명령이 입력되어 퓨즈 컷팅 신호 FCS가 인에이블 되더라도, 프로그래밍 제어신호 FCI가 인에이블 되어 있기 때문에, 비교부(32)는 퓨즈 컷팅 신호 FCS를 전송하지 않아 퓨즈 블록들 FB1∼FBn의 안티 퓨즈들에는 퓨즈 컷팅 신호 FCS에 의해 전기적 스트레스가 인가되지 않는다.
여기서, 엔드 신호 END는 퓨즈 프로그래밍에 사용되지 않는 어드레스 또는 명령을 사용한다.
또한, 본 발명에 따른 다른 실시 예로써 도 5에 도시된 전압 레벨 트리밍용 전기적 퓨즈 프로그래밍 제어회로의 비교부(32)에 대응하는 도 2에 도시된 퓨즈 컷팅 신호 발생부(22)와 동일한 구성을 갖는 퓨즈 컷팅 신호 발생부(미도시)를 사용하여 구성할 수 있다. 이러한 본 발명에 따른 다른 실시 예인 퓨즈 컷팅 신호 발생부(미도시)를 사용하는 전압 레벨 트리밍용 전기적 퓨즈 프로그래밍 제어회로의 동작은 도 5에 도시된 전압 레벨 트리밍용 전기적 퓨즈 프로그래밍 제어회로의 동작과 도 4에 도시된 퓨즈 컷팅 신호 발생부(22)의 동작을 참조하면 쉽게 유추할 수 있기 때문에 여기서는 그의 자세한 설명은 생략하기로 한다.
또한, 본 발명에 따른 다른 실시 예인 모드 선택용 전기적 퓨즈 프로그래밍 제어회로는 상기한 도 5에 도시된 전압 레벨 트리밍용 전기적 퓨즈 프로그래밍 제어회로와 동일하게 구성되어, 특정 모드를 나타내는 제어신호에 의해 퓨즈 블록들이 선택되어, 그 특정 모드에 해당하는 정보로 프로그래밍 된 퓨즈 블록들의 출력신호를 디코딩 하여 특정 모드를 선택하는 제어신호를 발생하도록 구성한다. 이러한 실시예에서도 복수의 퓨즈 블록(미도시)을 프로그래밍 하기 위한 퓨즈 컷팅 신호를 선택적으로 복수의 퓨즈 블록에 인가하기 위한 방법으로 상기한 바와 같이 비교부 또는 퓨즈 컷팅 신호 발생부를 사용하여 각각 실시예로 구성할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 전기적 퓨즈 프로그래밍 제어회로는, 엔드 퓨즈 블록을 추가로 사용하여 모든 퓨즈 블록이 프로그래밍 완료되면 그 이후에 입력되는 원하지 않는 프로그래밍 명령이 입력되더라도 그 원하지 않은 프로그래밍 명령에 의해 전기적 퓨즈 블록들이 재프로그래밍되는 것을 방지할 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (14)

  1. 복수개의 전기적 퓨즈들로 구성되고, 복수개의 퓨즈 블록 선택 신호에 따라 선택되어 퓨즈 컷팅 신호에 따라 프로그래밍되는 복수개의 퓨즈 블록;
    상기 복수개의 퓨즈 블록이 모두 프로그래밍되면 인에이블되는 엔드 제어신호에 따라 인에이블되어 상기 퓨즈 컷팅 신호에 의해 프로그래밍 되어 프로그래밍 제어신호를 출력하는 엔드 퓨즈 블록; 및
    상기 엔드 퓨즈 블록의 프로그래밍 제어신호에 따라 상기 퓨즈 컷팅 신호를 상기 복수개의 퓨즈 블록으로 선택적으로 전송하는 비교수단을 포함하여 구성되는 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  2. 제 1 항에 있어서,
    상기 퓨즈 블록 선택신호는 리페어 어드레스인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  3. 제 2 항에 있어서,
    상기 엔드 제어신호는 상기 리페어 어드레스 이외의 하나 이상의 어드레스인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  4. 제 2 항에 있어서,
    상기 엔드 제어신호는 리페어 동작을 수행하기 위한 명령 이외의 하나 이상의 명령인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  5. 제 1 항에 있어서,
    상기 퓨즈 블록 선택신호는 전압 레벨을 트리밍 하기 위한 복수의 트리밍 제어신호인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  6. 제 5 항에 있어서,
    상기 엔드 제어신호는 상기 복수의 트리밍 제어신호 이외의 하나 이상의 제어신호인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  7. 제 5 항에 있어서,
    상기 엔드 제어신호는 전압 레벨 트리밍 동작을 수행하기 위한 명령 이외의 하나 이상의 명령인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  8. 복수개의 전기적 퓨즈들로 구성되고, 복수개의 퓨즈 블록 선택 신호에 따라 선택되어 퓨즈 컷팅 신호에 따라 프로그래밍되는 복수개의 퓨즈 블록;
    상기 복수개의 퓨즈 블록이 모두 프로그래밍되면 인에이블되는 엔드 제어신호에 따라 인에이블되어 상기 퓨즈 컷팅 신호에 의해 프로그래밍 되어 프로그래밍 제어신호를 출력하는 엔드 퓨즈 블록; 및
    상기 엔드 퓨즈 블록의 프로그래밍 제어신호에 따라 상기 퓨즈 컷팅 신호를 선택적으로 발생하는 퓨즈 컷팅 신호 발생수단을 포함하여 구성되는 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  9. 제 8 항에 있어서,
    상기 퓨즈 블록 선택신호는 리페어 어드레스인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  10. 제 9 항에 있어서,
    상기 엔드 제어신호는 상기 리페어 어드레스 이외의 하나 이상의 어드레스인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  11. 제 9 항에 있어서,
    상기 엔드 제어신호는 리페어 동작을 수행하기 위한 명령 이외의 하나 이상의 명령인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  12. 제 8 항에 있어서,
    상기 퓨즈 블록 선택신호는 전압 레벨을 트리밍 하기 위한 복수의 트리밍 제어신호인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  13. 제 12 항에 있어서,
    상기 엔드 제어신호는 상기 복수의 트리밍 제어신호 이외의 하나 이상의 제어신호인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
  14. 제 12 항에 있어서,
    상기 엔드 제어신호는 전압 레벨 트리밍 동작을 수행하기 위한 명령 이외의 하나 이상의 명령인 것을 특징으로 하는 전기적 퓨즈 프로그래밍 제어회로.
KR10-2002-0042103A 2002-07-18 2002-07-18 전기적 퓨즈 프로그래밍 제어회로 KR100427721B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0042103A KR100427721B1 (ko) 2002-07-18 2002-07-18 전기적 퓨즈 프로그래밍 제어회로
US10/331,528 US6842065B2 (en) 2002-07-18 2002-12-30 Electrical fuse programming control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0042103A KR100427721B1 (ko) 2002-07-18 2002-07-18 전기적 퓨즈 프로그래밍 제어회로

Publications (2)

Publication Number Publication Date
KR20040008464A true KR20040008464A (ko) 2004-01-31
KR100427721B1 KR100427721B1 (ko) 2004-04-28

Family

ID=30439332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0042103A KR100427721B1 (ko) 2002-07-18 2002-07-18 전기적 퓨즈 프로그래밍 제어회로

Country Status (2)

Country Link
US (1) US6842065B2 (ko)
KR (1) KR100427721B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8189419B2 (en) 2009-07-06 2012-05-29 International Business Machines Corporation Apparatus for nonvolatile multi-programmable electronic fuse system
US10255982B2 (en) 2016-11-02 2019-04-09 Skyworks Solutions, Inc. Accidental fuse programming protection circuits
US10360988B2 (en) 2016-11-02 2019-07-23 Skyworks Solutions, Inc. Apparatus and methods for protection against inadvertent programming of fuse cells
US10142022B1 (en) * 2017-05-24 2018-11-27 Ciena Corporation Adjustment of control parameters of section of optical fiber network

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182219A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置
US5361001A (en) * 1993-12-03 1994-11-01 Motorola, Inc. Circuit and method of previewing analog trimming
US5600277A (en) * 1995-05-09 1997-02-04 Texas Instruments Incorporated Apparatus and method for a NMOS redundancy fuse passgate circuit using a VPP supply
KR100227626B1 (ko) * 1996-08-12 1999-11-01 김영환 플래쉬 메모리 장치
KR20010066212A (ko) * 1999-12-31 2001-07-11 윤종용 퓨즈 프로그램 회로 및 프로그래밍 방법과 퓨즈 프로그램회로를 구비하는 지연회로 및 이를 이용하는 지연 제어방법
JP3821637B2 (ja) * 2000-08-24 2006-09-13 株式会社東芝 半導体集積回路装置
KR100389040B1 (ko) * 2000-10-18 2003-06-25 삼성전자주식회사 반도체 집적 회로의 퓨즈 회로
US6621324B2 (en) * 2002-02-19 2003-09-16 International Business Machines Corporation Redundant antifuse segments for improved programming efficiency
US6703885B1 (en) * 2002-09-18 2004-03-09 Richtek Technology Corp. Trimmer method and device for circuits

Also Published As

Publication number Publication date
KR100427721B1 (ko) 2004-04-28
US6842065B2 (en) 2005-01-11
US20040012070A1 (en) 2004-01-22

Similar Documents

Publication Publication Date Title
US5657280A (en) Defective cell repairing circuit and method of semiconductor memory device
KR100505702B1 (ko) 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
KR100722771B1 (ko) 반도체 메모리 장치의 리페어 회로 및 방법
CN105321576B (zh) 半导体存储器件及其操作方法
KR100923818B1 (ko) 퓨즈 회로와 이를 구비한 플래시 메모리 소자
KR20060038667A (ko) 반도체 메모리 장치의 리던던시 회로 및 리페어 방법
US7091768B2 (en) Circuit for controlling internal supply voltage driver
US9087610B2 (en) Semiconductor memory device, semiconductor memory module and operation methods thereof
KR100427721B1 (ko) 전기적 퓨즈 프로그래밍 제어회로
KR20120052564A (ko) 반도체 메모리 장치의 리페어 회로
JP3978591B2 (ja) 半導体メモリ装置のカラムリペア回路及びカラムリペア方法
US8059477B2 (en) Redundancy circuit of semiconductor memory
US11693564B2 (en) Apparatus configured to perform a repair operation
KR100757411B1 (ko) 옵션 퓨즈 회로를 이용한 반도체 메모리 장치의 전압재설정 회로 및 그 방법
US6163497A (en) Semiconductor memory device
KR100666170B1 (ko) 결함 페이지 버퍼로부터의 데이터 전송이 차단되는와이어드 오어 구조의 불휘발성 반도체 메모리 장치
US7126864B2 (en) Memory device capable of changing data output mode
US20030026147A1 (en) Fuse box including make-link and redundant address decoder having the same, and method for repairing defective memory cell
US11551770B2 (en) Electronic devices conducting a programming operation
US6188617B1 (en) Reundancy circuit for semiconductor memories
KR20020062438A (ko) 마스터 퓨즈 회로를 구비한 반도체 메모리 장치
KR100412135B1 (ko) 램버스 디램
JPH0554692A (ja) 半導体記憶装置
KR20040055382A (ko) 리페어 회로
KR970010649B1 (ko) 반도체 메모리 장치의 컬럼 리던던시 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 16