KR20040004571A - 위상 제어를 샘플링하기 위한 방법 - Google Patents

위상 제어를 샘플링하기 위한 방법 Download PDF

Info

Publication number
KR20040004571A
KR20040004571A KR10-2003-7012806A KR20037012806A KR20040004571A KR 20040004571 A KR20040004571 A KR 20040004571A KR 20037012806 A KR20037012806 A KR 20037012806A KR 20040004571 A KR20040004571 A KR 20040004571A
Authority
KR
South Korea
Prior art keywords
sampling
signal
data
phase
pulses
Prior art date
Application number
KR10-2003-7012806A
Other languages
English (en)
Other versions
KR100593784B1 (ko
Inventor
번하드 엥글
피터 그레고리우스
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20040004571A publication Critical patent/KR20040004571A/ko
Application granted granted Critical
Publication of KR100593784B1 publication Critical patent/KR100593784B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

데이터 신호의 클럭과 데이터 복원을 위해 위상 제어를 샘플링하기 위한 방법이 개시되어 있는데, 이 방법은, 수신된 데이터 신호를 등거리 샘플링 펄스들을 포함하는 제 1 샘플링 신호로 샘플링하는 단계(S1), 조정된 제 2 샘플링 신호를 발생시키기 위해서 제 1 샘플링 신호와 상기 수신된 데이터 신호의 위상간의 위상 편차를 최소화하는 단계(S2,S3), 샘플링 데이터 값들을 발생시키기 위해서 상기 수신된 데이터 신호를 상기 조정된 제 2 샘플링 신호로 샘플링 하는 단계(S4), 합산값을 형성하기 위해서 샘플링된 데이터 신호의 샘플링 데이터값들을 집적하는 단계(S5), 그리고 집적된 합산값이 설정가능한 임계값(SW)을 초과할때까지 상기 조정된 제 2 샘플링 신호의 샘플링 펄스들의 위상을 변경시키는 단계(S9)를 포함한다.

Description

위상 제어를 샘플링하기 위한 방법{Method for sampling phase control}
도 1에 도시된 바와 같이, 데이터는 송신기(S)로부터 전송 매체를 통해서 수신기(E)로 전달된다. 송신기(S)는 전송 매체에 의해 전달 함수 H(ω)로서 수신기(E)로 전달되는 데이터 신호들을 발생시키기 위한 데이터 신호 발생기(G)를 구비한다. 이러한 경우에 있어서, 데이터는 송신기(S)로부터 라디오(예를 들어 무선 랜)에 의해 예를 들어 광섬유와 같은 광학적 매체를 경유한 후 임의의 데이터 케이블, 인쇄회로기판 라인들 또는 플러그 접속부들을 경유하여 수신기(E)로 전달된다. 이러한 경우에 있어서, 전술한 바와 같은 전송 매체는 임의의 방식으로 조합될 수 있으며, 전송 매체의 전달 함수 H(ω)는 다양한 응용분야에 있어서 널리 공지된다. 반사를 피하기 위해서, 송신기는 매칭 임피던스(matching impedance)(ZTX)를 취하고, 송신기는 터미네이팅 임피던스(terminating impedance)(ZRX)를 취한다.데이터 전송율이 증가하면 데이터 처리속도와 허용가능한 비트 에러율(BER)에 대한 송신기 모듈의 기술적인 필요조건들이 증가하게 된다. 이러한 경우에, 데이터는 특히 송신기 모듈에 있어서 기가헤르츠 주파수 범위로 전달된다.
전송 매체의 라인 임피던스(line impedance)(ZL)는 각각의 적용예에 크게 의존한다. 2개 칩들 사이의 접속부에 있어서, 통상적으로 40㎝ 이하의 비교적 짧은 신호 전송경로가 설정될 수 있다. 이러한 경우에 있어서, 전송 매체는 다층 PCB 상에 형성된 도전성 트랙 및 그에 상응하여 전송기 모듈의 하우징으로부터 상기 도전성 트랙까지 관통하여 형성되는 도금된 스루홀(through hole)을 포함한다. 1기가헤르츠 이상의 주파수 범위에 있어서, 전송 매체의 비선형적인 위상 거동으로 인하여 스킨 효과(skin effects), 진폭 감소, 크로스토크(crosstalk), 왜곡(distortions)과 같은 현상들이 발생한다. 케이블 연결 데이터 전송에 비해서, 주파수 특성의 [sic] 루트 또는 채널의 선형 위상 베셀 특성(linear-phase Bessel characteristic)에 반응하는 진폭/위상은 이러한 형식의 전송 채널의 경우에 더 이상 상정하지 않아도 된다. 이러한 형식의 적용예에 있어서, 특히 기생 캐패시턴스(parasitic capacitances)에 기인한 반사 및 공진에 있어서, 저항과 인덕턴스는 전송 경로의 구성에 따라 아주 다른 전송 특성들을 야기한다. 그와 같은 칩 대 칩(chip-to-chip) 데이터 링크들은 반사와 몇몇의 공진점들에 의해서 특징지워진다.
도 2에는 전송 경로의 복합 임피던스(ZL)의 통상적인 주파수 특성이 도시되어 있다. 임피던스 프로파일은 반사의 결과로서 야기되는 약간 불안정한 파형을 이룬다. 또한, 실시예에 있어서, 라인 임피던스(ZL)는 기생 캐패시턴스 및 인덕턴스 때문에 공진점을 포함한다. 이 공진점에서 전송 매체의 복합 임피던스(ZL)는 크게 저하된다.
이러한 형식의 전송 채널 특성의 경우에 있어서, 송신기(S)의 특정한 임피던스와 수신기(E)의 특정한 임피던스를 매칭 임피던스(ZTX, ZRX)로 매칭시키는 것은 불가능하다. 전송된 데이터 신호의 수신 데이터 펄스들은, 비선형 위상 프로파일, 즉 일정하지 않은 그룹 지연시간에 의해서, 심볼간 간섭(intersymbol interference), 즉 수신기 단부에서의 임펄스 공진의 슈퍼포지션들(superpositions)에 의해서, 그리고 반사에 의해서 매우 큰 범위로 왜곡된다.
수신기(E) 내에 간단한 피드포워드(feedforward) 이퀄라이저를 제공함으로써, 심볼간 간섭의 영향(ISI)을 줄일수 있으나, 반사의 영향이 나타나는 것은 줄일 수 없다.
데이터 전송의 질을 측정하기 위한 한가지 측정기구가 소위 아이 다이어그램(eye diagram)이다. 아이 다이어그램에 있어서, 수신된 데이터 신호의 신호 펄스들은 “아이(eye)”를 만들어내도록 겹쳐진다. 아이 다이어그램은 수신된 펄스의 질을 나타낼 수 있고, 궁극적으로는 전송 채널의 영향을 나타낼 수 있다.
도 3에는 간단한 아이 다이어그램이 도시되어 있다. 일시적인 프로파일, 즉 UI(Unit Interval, 즉 신호 펄스 주기 또는 1/2 데이터 기간)은 x축 상에 표시되고수신된 데이터 신호의 진폭은 y축 상에 표시된다. 이상적인 전송 채널의 경우에 있어서, 아이는 x방향과 y방향의 양방향으로 충분히 개방된다. 그리하여, 데이터 복원은 수신기(E) 단부에서 별다른 어려움없이 달성될 수 있다. 그러나, 실제 전송 채널의 경우에 있어서, 아이 다이어그램은 x방향(소위 에지 지터(edge jitter))과 y방향(소위 진폭 지터(amplitude jitter))으로 상응하여 좁혀진다.
비-광대역-제한 전송 매체(non-bandwidth-limited transmission media)와 광대역-제한 전송 매체(bandwidth-limited transmission media) 사이에는 차별성이 있다. 먼저 비-광대역-제한 전송 매체는 예를 들어 섬유 광 케이블이다. 그런데, 그와같은 비-광대역-제한 섬유 광 케이블의 경우에 있어서, 주파수 광대역 제한은 수신 다이오드와 트랜스임피던스(transimpedance) 증폭기에 의해서 실행된다. 광대역-제한 전송 채널에 있어서, 외란 지터(disturbing jitter)는 송신기에 의해서 야기된다. 광대역-제한 전송 매체에 있어서, 송신기의 고유한 지터나 노이즈는 아이 다이어그램의 질 저하를 초래할 수 있는 전송 채널의 노이즈를 추가적으로 야기시킨다.
도 4는 전송 채널에서의 신호 반사의 영향을 나타낸 다이어그램이다. 도 4에 도시된 실시예에 있어서, 전송 채널에서의 신호 반사는 아이 중심부에서의 진폭의 감소를 초래한다. 도시된 실시예에 있어서, 반사의 위치는 순수하게 임의적으며, 단지 설명을 위해서 중심부에 나타낸 것이다. 좁아짐, 즉 샘플링 인스턴스에서 신호 진폭의 감소는 데이터 신호의 복원을 도 3에 도시된 아이 다이어그램을 통해서비교되는 것보다 더 어렵게 한다. 유용한 신호 전력은 샘플링 인스턴트(T2)에서 감소된다. 그 결과, 신호 대 소음 비율이 빈약해지고 비트 에러율이 증가하게 된다.
데이터 복원을 위한 회로 배열은 클럭 앤드 데이터 복원(Clock & Data Recovery; CDR) 회로로서 언급된다. 데이터 복원에 있어서, 필수적으로 2개의 기초적인 방법들이 사용되는데, 소위 위상 정렬방법과 소위 위상 피킹(picking)방법이다.
위상 정렬방법의 경우에 있어서, 수신된 데이터 신호를 샘플링하기 위한 샘플링 펄스의 샘플링 인스턴트는 수신된 데이터 신호의 아이 중심부에서 정렬되거나 제어된다. 샘플링 펄스는 제로 크로싱이나 데이터 수신 신호의 신호 변화에 대하여 90°각도의 절대적인 위상 이동을 갖는다. 이 위상은 제어 루프에 의해서 설정된다. 데이터 복원 및 디지터링(dejittering)을 위해서 에지-트리거드 디 타입 플립플롭(edge-triggered D-type flip-flop)이 사용되며, 이 플립플롭은 데이터 입력에 존재하는 데이터 신호를 클럭 입력에서 라이징 에지(rising edge)로 샘플링한다.
위상 피킹 방법의 경우에 있어서, 데이터 신호는 다수의 디 타입 플립플롭들의 평행한 회로에 의해서 과표본화된다. 그러면, 제어회로는 최적의 샘플링 인스턴트에 따라서 데이터 복원을 위한 디 타입 플립플롭들의 신호출력을 선택한다.
데이터 복원을 위한 종래의 2가지 방법은 회로설계에서 각기다른 방식으로 실현될 수 있다. 위상 정렬방법과 위상 피킹방법은 IEEE JSSC에서 토마스 리(Thomas Lee)에 의해 1992년 12월에 발간된 “A 155-MHz Clock Recovery Delay-and Phase Locked Loop”의 1736∼1946 페이지에 개시되어 있고, IEEE JSSC에서 폴 알. 그레이(Paul R. Gray)에 의해 1990년 12월에 발간된 “A 30-MHz Hybrid Analog/Digital Clock Recovery in 2∼㎛ CMOS”의 1385∼1394 페이지에 개시되어 있다.
비-광대역-제한 전송 매체 또는 실질적인 비-광대역-제한 전송 경로들에 있어서, 위상 정렬 방법이 데이터 복원을 위해서 일반적으로 사용된다.
증가된 신호 왜곡이 존재하는 광대역-제한 전송 경로에 있어서, 위상 피킹 방법이 데이터 복원을 위해서 사용된다.
데이터 복원을 위한 상기 2가지 기초적인 방법은 서로 조합하여 사용될 수 있다.
도 5는 수신된 데이터가 과표본화의 위상 정렬에 의해서 복원되는 경우에 직렬 데이터 입력신호의 샘플링을 나타낸다. 그러한 샘플링 위상 제어는 제이.디.에이치. 알렉산더(J.D.H. Alexander)에 의해서 개발되었다(Electronics Letter에서 제이.디.에이치. 알렉산더(J.D.H. Alexander)에 의해 1995년에 발간된 “Clock Recovery from Random Binary Signals”의 541∼542 페이지 참조). 도 5는 직렬 데이터 신호를 샘플링하기 위해서 샘플링 신호 펄스(S)를 수신하는 클럭 신호 입력을 갖는 평행하게 연결된 디 타입 플립플롭들의 샘플링 회로를 보여준다. 도 5는 설명을 목적으로 직렬 데이터 입력 신호의 2개의 아이 다이어그램을 보여주는데, 이때 이상적인 전송 채널의 경우에 있어서 지터현상이 없는 데이터 입력 신호는 실선으로 표시되고 비이상적인 전송 채널의 경우에 있어서 지터현상이 있는 데이터 수신신호는 파선으로 표시된다. 도 5를 통해서 잘 알 수 있는 바와 같이, 비이상적인 전송 채널로 인한 교란(disturbance)은 크게 폐쇄된 아이를 야기하는 반면에, 아이 다이어그램은 이상적인 전송 채널의 경우에 있어서 넓게 개방된다.
종래의 샘플링 위상 제어 동안에, 샘플링 신호는 위상 동기 루프에 의해서 직렬 데이터 입력 신호로 동기화되거나 또는 조정된다. 이러한 경우에 있어서, 샘플링 신호와 수신된 데이터 신호의 위상 사이의 위상 편차는 최소화된다. 이 경우, 샘플링 펄스(S2)는 수신된 데이터 신호의 신호 에지 변화에 따라 이상적으로 동기화한다.
도 5에 도시된 위상 제어를 샘플링하기 위한 방법의 필수적인 결점은 수신된 데이터 신호가 고정적으로 한정된 인스턴트들에서 플립플롭들에 의해 영향을 받는다는 점이다. 샘플링 펄스들 간의 시간 간격은 도 5에 도시된 위상 제어의 샘플링을 위한 종래의 방법에 있어서 등거리이고, 도 5에 도시된 실시예에서 T/8에 달한다(이때, T는 수신된 신호의 기간).
이러한 경우에 다음의 수식을 따른다.
여기에서 DR은 수신된 데이터 신호의 데이터 전송율이고 UI는 수신 펄스의 주기이다.
단지 하나의 플립플롭 또는 샘플링 값으로 데이터 수신 펄스를 샘플링하는 동안에, 에러가 없는 데이터 복원은 반사, 노이즈 및 내외부 크로스토크에 의해서초래되는 감소된 신호 대 노이즈 비율 때문에 플립플롭의 준안정성(metastability)으로 인해 보장되지 않는다. 그러므로, 수신 펄스의 주기(UI) 내에 다수의 샘플링 펄스들이 과샘플링에 의해서 증가된다.
이상적인 인스턴트에서의 수신 펄스의 최적 샘플링은 도 5에 도시되고 서로에 대하여 완강한 위상 관계를 갖는 샘플링 인스턴트들을 기초로해서는 달성될 수 없다. 도 5에 도시된 실시예에 있어서, 정 샘플링 신호는 T/8의 고정 위상차(△φfix)를 갖는 등거리 샘플링 펄스들을 포함한다. 이상적인 인스턴트에서의 샘플링은 수신된 데이터 신호의 신호 에너지가 적절하게 이용되는 경우에 있어서 유효하지 않다. 예를 들어, 도 5에 잘 도시된 바와 같이, 샘플링 펄스들(S11,S12,S31,S32)은 상당한 진폭 및 수신된 데이터 신호의 위상 지터에 의해서 폐쇄된 아이의 에지에 놓인다. 그리하여 매우 낮은 신호 에너지를 갖는 샘플링 값들이 샘플링에 의해 야기된다. 결정 유니트나 플립플롭들은 신호 입력단에서의 샘플링 인스턴트들에서 작은 신호 진폭 때문에 그들의 출력에서 명백한 출력 데이터 신호를 발생시킬 수 없다. 그리하여 샘플링동안에 부정확한 결정이 야기된다. 그 결과, 비트 에러율(BER)이 최대한으로 증가된다.
본 발명은 데이터 수신 신호의 클럭과 데이터 복원을 위해 위상 제어를 샘플링하기 위한 방법에 관한 것이다.
도 1은 종래 기술에 따른 데이터 전송 경로를 나타낸 도면,
도 2는 실제 데이터 전송 경로의 경우에 존재하는 복합 라인 임피던스를 나타낸 도면,
도 3은 데이터 수신 신호의 아이 다이어그램(eye diagram),
도 4는 반사가 일어났을 때 데이터 수신 신호의 아이 다이어그램,
도 5는 위상 제어를 샘플링하기 위한 종래 방법의 다이어그램,
도 6은 본 발명의 기초를 이루는 샘플링 원리를 설명하기 위한 아이 다이어그램,
도 7은 본 발명에 따른 위상 제어 샘플링 방법의 실시 모드를 설명하기 위한 아이 다이어그램,
도 8은 본 발명에 따른 위상 제어 샘플링 방법의 실시 모드를 설명하기 위한 아이 다이어그램,
도 9는 본 발명에 따른 샘플링 위상 제어 회로의 블록 다이어그램,
도 10은 본 발명에 따른 위상 제어 샘플링 방법의 바람직한 실시 예의 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 샘플링 위상 제어 회로2,42 : 데이터 입력단
3 : 내부 데이터 라인4 : 샘플러
5,6,7 : 샘플링 데이터 라인8 : 위상 평가 회로
9 : 라인10 : 디지털 루프 필터
11 : 라인12 : 주 위상 시프터 회로
13 : 다중위상 발생기14 : 신호 라인
15 : 클럭 라인16,17 : 다중 결정 회로
18,19 : 라인20,21 : 정류기
22,23 : 라인24,25 : 합산기
26,27 : 라인28 : 가산기
29 : 라인30 : 비교기
31,32 : 라인33 : 디지털 루프 필터
34 : 라인35,36 : 2차 위상 시프터
37,38,39,40,41 : 라인
그러므로, 본 발명의 목적은 데이터 신호의 클럭과 데이터 복원을 위해 위상 제어를 샘플링하기 위한 방법을 제공하는데 있다. 본 발명의 방법은 데이터 수신신호의 신호 에너지를 이용하고 샘플링 동안에 비트 에러율을 최소화한다.
이러한 목적은 하기의 특허청구범위 제 1 항에 기재된 특징을 갖는 방법에 의해서 달성된다.
본 발명은 데이터 신호의 클럭과 데이터 복원을 위해 위상 제어를 샘플링하기 위한 방법으로서, 본 발명의 방법은, 수신된 데이터 신호를 등거리 샘플링 펄스들을 포함하는 제 1 샘플링 신호로 샘플링하는 단계, 조정된 제 2 샘플링 신호를 발생시키기 위해서 제 1 샘플링 신호와 상기 수신된 데이터 신호의 위상 사이에서 위상 편차를 최소화하는 단계, 샘플링 데이터 값들을 발생시키기 위해서 상기 수신된 데이터 신호를 상기 조정된 제 2 샘플링 신호로 샘플링 하는 단계, 합산값을 형성하기 위해서 샘플링된 데이터 신호의 샘플링 데이터값들을 집적하는 단계, 그리고 집적된 합산값이 설정가능한 임계값을 초과할때까지 상기 조정된 제 2 샘플링 신호의 샘플링 펄스들의 위상을 변경시키는 단계를 포함한다.
본 발명에 따른 방법의 바람직한 실시예에 있어서, 집적된 합산값이 설정가능한 임계값을 초과하는 경우, 조정된 상태를 나타내는 탐지신호가 발생된다.
제 1 샘플링 신호의 위상을 조정하기 위하여, 샘플링 신호와 수신된 데이터 신호 사이의 위상 편차는 위상 평가 배열에 의해서 바람직하게 평가되고, 샘플링 신호는 위상 편차량이 제로(0)가 될 때까지 주 위상 시프터에 의해서 변경된다.
조정된 제 2 샘플링 신호는 바람직하게는 적어도 2개의 일시적으로 오프셋된 샘플링 펄스 트레인들을 포함하는데, 이때 정 샘플링 펄스 트레인의 샘플링 펄스들은 서로에 대하여 일정한 시간 간격을 가지며, 가변 샘플링 펄스 트레인의 샘플링펄스들은 서로에 대하여 가변적인 시간 간격을 갖는다.
수신된 데이터 신호는 일정한 데이터 펄스 주기(UI)를 갖는 데이터 펄스들의 트레인을 포함한다.
정 샘플링 펄스 트레인의 샘플링 펄스들 사이의 일정한 시간 간격(△φfix)은 데이터 펄스 주기의 절반(UI/2)과 동일하다.
본 발명에 따른 방법의 바람직한 실시 예에 있어서, 정 샘플링 펄스 트레인은, 수신된 데이터 신호의 신호 에지 변화가 동시적으로 이루어지는 제 1 샘플링 펄스들, 및 수신된 데이터 신호의 신호 에지 변화에 대하여 절반의 데이터 펄스 주기(UI/2)에 의해서 일시적으로 오프셋되는 제 2 샘플링 펄스들을 포함한다.
본 발명에 따른 위상 제어를 샘플링하기 위한 방법의 바람직한 실시 예에 있어서, 가변 샘플링 펄스 트레인의 샘플링 펄스들과 정 샘플링 펄스 트레인의 제 2 샘플링 펄스들 사이의 가변 시간 간격(△φvariable)은 집적된 합산값이 설정 가능한 임계값을 초과할때까지 감소된다.
정 샘플링 펄스 트레인의 제 2 샘플링 펄스들에 의해 발생된 샘플링 데이터값과 가변 샘플링 펄스 트레인의 2개의 인접한 샘플링 펄스들에 의해서 발생된 샘플링 데이터값은 다중 결정 유니트로 각각 적용되고, 다중 결정 유니트는 적용된 샘플링 데이터값에 따라 논리 출력신호를 발생시킨다.
다중 결정 유니트의 논리 출력신호들은 정류기에 의해서 각각 정류된다.
수신된 데이터 신호는 직렬 데이터 신호이다.
본 발명에 따른 위상 제어를 샘플링하기 위한 방법의 바람직한 실시 예에 있어서, 수신된 데이터 신호는 샘플러의 평행하게 연결된 플립플롭들에 의해서 샘플링된다.
집적된 합산 값은 비교기에 의해서 임계값과 비교된다.
이러한 경우에, 임계값은 프로그램 입력된다.
비교기는 그 다음에 연결된 필터에 의해서 필터링된 비교 출력신호를 발생시킨다.
필터링된 비교 출력신호는 2차 위상 시프터에 적용되고, 2차 위상 시프터는, 필터링된 비교 출력신호를 기초로하여 가변 샘플링 펄스 트레인의 샘플링 펄스들과 정 샘플링 펄스 트레인의 제 2 샘플링 펄스들 사이에 가변 시간 간격(△φvariable)을 설정한다.
본 발명에 따른 제어를 샘플링하기 위한 방법의 바람직한 실시 예에 있어서,다중 결정 유니트의 논리 출력 신호들은 탐지신호가 조정된 상태를 나타내는 경우에 데이터 처리 유니트에 의해서 선택된다.
이하, 첨부된 도면들을 참조로 하여 본 발명에 따른 방법의 바람직한 실시 예들에 대해 보다 상세하게 설명하면 다음과 같다.
도 6에는 본 발명의 기초를 이루는 기능적인 원리를 설명하기 위한 아이 다이어그램(eye diagram)이 도시되어 있다. 인스턴트(T2)에서 데이터 수신 신호의 샘플링(sampling), 즉 신호 에지 변화(signal edge change)에 대한 위상 오프셋(phase-offset) 90°은 이 인스턴트(T2)에서의 작은 신호 대 잡음 비(signal-to-noise ratio)로 인하여 바람직하지 않다.
본 발명에 따른 방법의 경우에 있어서, 추가적인 샘플링들은 인스턴트들(T21,T22)에서 샘플링 인스턴트(T2) 주위로 수행된다. 이 경우에, 샘플링들은 인스턴트들(T21,T22)은 샘플링 인스턴트(T2)에 대하여 고정된 위상 관계를 갖는다. 2차 샘플링 인스턴트들(T21,T22)과 주 샘플링 인스턴트(T2) 사이의 시간간격은 가변적이다. 2차 샘플링 인스턴트들(T21,T22)의 프로그래밍 가능한 위상 각도는 최대 신호 전력으로 데이터 수신 신호의 최적 평가를 가능하게 한다. 그 결과, 매우 낮은 비트 에러율(Bit Error Rate; BER)이 얻어진다.
본 발명에 따른 위상 제어 샘플링의 경우에 있어서, 도 7에 도시된 바와 같이, 데이터 수신 신호는 서로에 대하여 엄격한 위상 관계로서 샘플링 인스턴트(T1)(0°), (T2)(90°) 및 (T3)(180°)에서 샘플링된다. 데이터 수신 신호가 샘플링 인스턴트(T21)(90°∼x°)와 (T22)(90°+x°)에서 샘플링되는 샘플링 펄스들은 실제적인 데이터 복원에 기여한다. 샘플링 인스턴트(T1,T3)에서 샘플링 펄스들은 샘플링 신호의 위상 정렬을 위해 제공되고, 수신기 내에서 위상 탐지기들에 의해 평가된다.
도 8에는 본 발명에 따른 샘플링 위상 제어의 동작 모드를 설명하기 위한 다이어그램이 도시되어 있다. 이 다이어그램은 일시적인 시퀀스로 2개의 아이 다이어그램을 보여주는데, 이때 각각의 아이 다이어그램은 수신 펄스의 주기, 즉 데이터 전송 기간(T)의 절반에 해당하는 주기를 갖는다. 다이어그램에 있어서, 실선은 이상적인 데이터 전송 채널의 경우에 있어서의 아이 다이어그램을 나타내는 반면, 파선은 비 이상적인 전송 채널의 경우에 있어서의 고도 노이지 아이(highly noisy eye)를 나타낸다.
도 8은 샘플링 신호가 수신된 데이터 신호로 이미 조정된 후의 상태를 보여준다. 이러한 경우에 있어서, 샘플링 펄스(S2)는 데이터 수신 신호의 신호 에지 변화에 대하여 동시성을 나타낸다. 도 8에 도시된 바와 같이, 조정된 샘플링 신호는적어도 2개의 일시적으로 오프셋된 샘플링 펄스 트레인들을 포함한다. 정 샘플링 펄스 트레인(constant sampling pulse train)의 샘플링 펄스들(S1,S2,S3)은 서로에 대하여 일정한 시간 간격(△φfix)을 갖는다. 이를 비교해 보면, 가변 샘플링 펄스 트레인의 샘플링 펄스들(S11,S12,S31,S32)은 서로에 대하여 그리고 정 샘플링 펄스 트레인의 샘플링 펄스들(S1,S2,S3)에 대하여 가변적인 시간 간격을 갖는다. 가변 샘플링 펄스의 샘플링 펄스들(S11,S12,S31,S32)과 정 샘플링 펄스 트레인의 샘플링 펄스들(S1,S2,S3) 사이의 위상 간격(△φvariable)에 대한 시간 간격은 데이터 수신 신호에 따라 변하는 방식으로 설정되거나 또는 프로그래밍될 수 있다.
데이터 수신 신호의 아이 다이어그램이 폐쇄되는 정도보다 큰 범위, 즉 전송 채널에 의해서 야기된 교란보다 큰 범위, 가변 샘플링 펄스 트레인의 샘플링 펄스들에 가까운 범위에 정 샘플링 펄스 트레인의 연관된 샘플링 펄스가 야기된다. 예를 들면, 가변 샘플링 펄스 트레인의 샘플링 펄스들(S11,S12)과 정 샘플링 펄스 트레인의 샘플링 펄스(S1) 사이의 가변 위상차(△φvariable)는 아이 다이어그램이 상당히 큰 범위, 즉 진폭과 위상 지터(phase jitter)가 증가하는 경우에 감소된다. 샘플링 펄스들(S11,S12,S31,S32)에서 데이터 수신 신호에 따른 이동은 데이터 수신 신호의 최대 전력 평가를 이용하여, 즉 데이터 수신 신호의 신호 에너지를 최대한 이용하여 샘플링할 수 있게 한다.
데이터 수신 신호(Date In)는 서로 평행하게 연결되고 일시적으로 오프셋된샘플링 펄스들에 의해서 클럭되는 다수의 결정 유니트들 또는 플립플롭들(flip-flops)에 의해서 샘플링된다. 플립-플롭들의 출력(Ｑ)에 존재하는 샘플링 데이터 [sic]는 다중 결정 유니트들 또는 위상 평가 회로로 제공된다.
도 9는 본 발명에 따른 샘플링 위상 제어 회로의 블록 다이어그램이다. 샘플링 위상 제어 회로(1)는 데이터 입력단(2)을 통해서 직렬 데이터(serial data) 입력신호를 수신한다. 수신된 직결 데이터 입력 신호(Data In)는 내부 라인(3)을 통해서 샘플러(4)로 전달된다. 예를 들면, 도 8에 도시된 바와 같이, 샘플러(4)는 서로 평행하게 연결된 다수의 플립플롭들을 포함한다. 샘플링 펄스들(Si)에 의해서 샘플링된 데이터 값들은 데이터 라인 버스들(5,6,7)을 통해서 샘플러(4)의 플립플롭들의 신호 출력들(Ｑ)에 의해서 출력된다.
등거리 샘플링 펄스들을 갖는 정 샘플링 펄스 트레인에 의해서 발생된 샘플링 데이터 값들(S1,S2,S3)은 위상 평가 회로(8)로 전달된다. 출력측에서, 위상 평가 회로(8)는 라인(9)을 통해서 디지털 루프 필터(10)에 연결된다. 주 위상 시프터 회로(12)는 라인(11)을 통해서 디지털 루프 필터(10)에 연결된다.
샘플링 위상 제어 회로(1)는 다중위상 발생기(13)를 포함하는데, 이는 지연 동기 루프(delay-locked [sic] loop; DLL) 또는 위상 동기 루프(phase-locked loop; PLL)이다. 입력 클럭(CLK IN)은 데이터 입력단(42)으로부터 신호 라인(41)을 통해서 다중위상 발생기(13)로 제공된다. 다중위상 발생기(13)는 내부 신호 버스(14)를 통해서 주 위상 시프터(12)로 적용되는 다중위상 신호를 발생시킨다.주 위상 시프터(12)는 위상 평가 회로(8)의 필터링된 출력 신호에 따라 다중위상 신호의 위상 이동을 수행한다. 출력측에서, 주 위상 시프터(12)는 신호 버스(15)를 통해서 샘플러(4)에 연결된다. 주 위상 시프터(12)는, 샘플러(4) 내에서 연관된 플립플롭의 클럭 입력에 대한 샘플링 데이터 값 또는 샘플들을 발생시키기 위한 샘플링 펄스들(S1,S2,S3)을 신호 라인(15)을 통해서 출력한다.
샘플러(4), 위상 평가 회로(8), 그아래 연결된 디지털 필터(10) 및 주 위상 시프터(12)는 함께 위상 동기 루프(제어 루프 1)를 형성하는데, 이 루프는 수신된 데이터 입력 신호(Data In)의 위상에 맞게 샘플링 신호를 조정할 수 있게 한다. 이러한 경우에 있어서, 샘플링 신호와 수신된 데이터 신호의 위상 사이의 위상 편차는 조정된 샘플링 신호를 발생시키기 위하여 최소화된다. 샘플링 신호가 조정된 상태에서, 샘플링 인스턴트는 데이터 수신 신호의 신호 에지 변화에 대하여 정확하게 동시적으로 대응하게 된다.
샘플링 데이터 값(S11,S1,S12)은 샘플링 데이터 값들의 그룹을 형성하고, 데이터 라인(5)을 통해서 다중 결정 회로(16)로 전달된다. 동일한 방식으로, 샘플링 데이터 값(S11,S1,S12)은 제 2 그룹을 형성하고, 데이터 라인(7)을 통해서 다중 결정 회로(17)로 전달된다. 다중 결정 회로(16,17)는 예를 들어 조합 논리회로로서 실행될 수 있다. 다중 결정 유니트가 출력측에서 대응하는 데이터 값을 출력할 수 있도록 하기 위하여, 다중 결정 회로(16,17)는, 적어도 2개의 샘플링 데이터 값들(Si)이 동일한 상태 또는 논리 데이터 값을 갖는 방식으로 설계된다. 다중 결정유니트(16,17)의 출력은 라인(18,19)을 통해서 정류기(20,21)로 각각 연결된다. 합산기들(summers)(24,25)은 라인(22,23)을 통해서 정류기들(20,21)의 출력측에 각각 연결된다. 합산기들(24,25)의 출력은 라인들(26,27)을 통해서 가산기(adder)(28)에 각각 연결되는데, 이 가산기는 신호들을 가산하고 그 결과치를 라인(29)을 통해 비교기 회로(30)로 전달한다. 다중 결정 유니트(16,17)에 의해서 출력된 데이터 값은 합산기들(24,25)에 의해서 합산된 후, 합산값을 형성하도록 가산기(28)에 의해서 가산된다. 그러므로, 합산값을 형성하기 위해서, 2개의 합산기들(24)과 가산기(28)는 다중 결정 유니트(16,17)에 의해서 출력된 샘플링 데이터 값을 가산하게 된다.
라인(29)에 존재하는 합산값은 비교기 회로(30)에 의해서 라인(31)에 존재하는 임계값(SW)과 비교된다. 임계값(SW)은 외부적으로 적용되든지 아니면 샘플링 제어 회로 내로 프로그래밍된다. 비교기(30)는 비교 출력신호를 발생시키는데, 이 비교 출력신호는 라인(32)을 통해서 디지털 루프 필터(33)로 출력된다. 2차 위상 시프터들(35,36)를 설정하기 위하여, 필터링된 출력 신호가 라인(34)을 통해서 사용된다. 2차 위상 시프터들(35,36)은 입력측에서 신호 라인(37,38)을 통해서 주 위상 시프터(12)에 연결된다. 2차 위상 시프터들(35,36)은 샘플링 데이터 값에 대한 샘플링 펄스들(S11,S12,S31,S32)의 위상 각도를 이동시키고, 이러한 위상 이동 샘플링 펄스들을 라인(39,40)을 통해서 샘플러(4) 내의 대응하는 샘플링 플립플롭들로 출력한다.
다중 결정 유니트(16,17), 정류기(20,21), 집적 장치(integrationdevice)(24,25,28), 비교기(30) 및 디지털 루프 필터(33)는 2차 위상 시프터들(35,36)과 함께 샘플링 위상 제어 회로(1) 내에서 최대값 제어 루프(제어 루프 2)를 형성한다.
최대값 제어 루프는 샘플링 데이터 값들(S11,S12,S31,S32)에 대한 샘플링 펄스들을 데이터 수신 신호의 형태나 아이 다이어그램에 따라 정렬시키며, 이에 의해 데이터 수신 신호가 샘플러에 의해 최적의 인스턴트에서 샘플링된다.
다중 결정 유니트(16,17)는 데이터 수신 신호의 신뢰성 있는 샘플링을 보장한다. 추가적인 샘플링 데이터 값들(S11,S12,S31,S32)에 대한 샘플링 인스턴트들은 가변적인 방식으로 설정될 수 있기 때문에, 비트 에러율(BER)은 데이터 수신 신호의 과표본화(oversampling) 작업이 필요없이 신호 파형에 따라 최적화될 수 있다. 이것은 샘플링 위상 제어 회로(1)의 회로 소모(circuitry outlay)를 최소화할 수 있게 한다.
도 10은 본 발명에 따른 샘플링 방법의 바람직한 실시 예의 흐름도이다.
시작 단계(S0) 후에, 신호 입력(2)에 존재하는 데이터 수신 신호(Data In)는 단계(S1)에서 소정의 기간(zDl=n1·T) 동안에 걸쳐서 등거리 샘플링 펄스들을 포함하는 제 1 샘플링 신호에 따라 등거리로 표본화된다.
단계(S2)에서, 위상 정렬이 달성되었는지의 여부를 판단하기 위한 점검이 이루어진다. 샘플링 데이터 값(S2)에 대한 샘플링 데이터 펄스가 수신된 데이터신호(Data In)의 신호 에지 변화와 정확하게 동시적으로 대응하는 경우에 위상 정렬이 이루어진다. 샘플링 신호의 조정된 상태에 있어서, 샘플링 데이터 값(S2)은 정확하게 제로(0)가 된다.
만일 단계(S2)에서의 질문을 통해 샘플링 신호의 위상 정렬이 효과적으로 이루어지지 않았음을 나타내게 되면, 단계(S3)에서 위상 정렬이 수행된 후 다시 단계(S1)로 복귀한다.
단계(S3)에서의 위상 정렬은 샘플링 위상 제어 회로(1)의 위상 동기 루프, 즉 위상 평가 회로(8), 디지털 필터(10) 및 주 위상 시프터(12)에 의해서 수행된다.
샘플링 신호와 수신된 데이터 신호의 위상간의 위상 편차가 단계(S1) 내지 단계(S3)를 포함하는 위상 동기 루프에서 최소화된 후에, 데이터 수신 신호는 단계(S4)에서 소정의 기간(zD2=n2·T) 동안에 걸쳐서 다시한번 표본화된다.
이러한 경우에 있어서, 예를 들면 n2= k ×n1 식을 만족하며, 이때 k≥1, 예를 들면 k는 10이 된다.
단계(S5)에 있어서, 샘플링 데이터 값들은 다중 결정 유니트(16,17)에 의해서 평가되고, 다중 결정 유니트(16,17)의 출력 데이터 값들은 바람직하게 정류된다. 마지막으로, 샘플링 데이터 값들은 합산기들(24,25)에 의해서 합산되고, 합산 값을 형성하도록 가산기(28)에 의해서 가산된 후 비교기(30)로 전달된다.
단계(S6)에 있어서, 집적된 합산 값은 비교기(30)에 의해서 설정가능한 임계값(SW)과 비교된다.
집적된 합산 값이 임계값(SW) 보다 크거나 같을 때, 샘플링 데이터 값들(S11,S12,S31,S32)의 샘플링 위상차(△φvariable)는 단계(S7)에서 일정하게 유지되고, 본 발명의 방법은 단계(S7)에서 종결된다.
이와는 달리, 만일 집적된 합산 값이 설정가능한 임계값(SW) 이하라는 사실이 비교기(30)에 의해서 확인되면, 샘플링 데이터 값들(S11,S12,S31,S32)의 가변 위상차(△φvariable)는 단계(S9)에서 변하게 된다. 단계(S9)에서, 샘플링 신호의 샘플링 위상은 데이터 수신 신호의 신호 파형으로 대응되거나 최적화된다. 이러한 경우에 있어서, 샘플링 데이터 값들(S11,S12)과 등거리 샘플링 펄스 트레인의 샘플링 펄스(S1) 사이 또는 샘플링 데이터 값들(S31,S32)과 등거리 샘플링 펄스 트레인의 샘플링 펄스(S3) 사이의 위상 간격은 아이 다이어그램보다 작게 감소되거나 그렇지 않으면 진폭 및 위상 지터(jitter) 보다 커진다.
샘플링 인스턴트들의 미세한 정렬이 단계(S9)에서 실행된 후에, 데이터 수신 신호는 단계(S10)에서 다시 한번 표본화된다. 단계(S5,S6,S9,S10)에서의 최대값 제어는 단계(S6)에서 합산 값이 임계치를 초과하고 샘플링 위상 제어가 마무리될 때까지 실행된다.
단계(S6)에서 만약 집적된 합산 값이 임계치(SW)를 초과하면, 조정된 상태를 나타내는 탐지신호가 발생된다. 샘플링 위상 제어가 성공적으로 수행된 후, 다중결정 유니트(16,17)의 신호 출력에 존재하는 데이터는 추후의 데이터 처리(데이터 출력)를 위해 판독된다.
도 8에 도시된 방법의 경우에 있어서, 단지 2개의 추가적인 샘플링 데이터 값들(S11,S12, 또는 S31,S32)이 데이터 복원을 목적으로 발생된다. 추가적인 샘플링 데이터 값들의 수는 본 발명에 따른 샘플링 방법의 다른 실시예들에서 증가될 수 있다.
본 발명에 따른 방법은 회로에서 여러 가지 방식으로 실현될 수 있다. 본 발명에 따른 방법은 비교적 심한 노이즈 환경에서 데이터 전송을 위한 다중채널 SERDES 모듈들에 특히 적합하고, WAN/LAN 지역에서 추가적인 신호 처리유니트를 통한 대규모 집적에 특히 적합하다. 또한, 본 발명에 따른 방법은 컴퓨터 지원 응용 분야에서 저장 매체들 사이의 데이터 전송을 위해 사용될 수 있다.
특히 본 발명에 따른 방법은 1기가헤르츠 주파수 범위 이상의 데이터 전송율을 제공하는데 적합하다.
상기에서는 본 발명의 바람직한 실시 예들을 참조하여 설명하였지만, 본 발명은 이러한 실시 예들로 제한되지 않으며 하기의 청구범위에 나타낸 본 발명의 진실한 영역 및 사상의 범위 내에서 다양하게 수정 및 변경될 수 있다.

Claims (17)

  1. 데이터 신호의 클럭과 데이터 복원을 위하여 위상 제어를 샘플링하기 위한 방법으로서,
    (a) 수신된 데이터 신호를 등거리 샘플링 펄스들을 포함하는 제 1 샘플링 신호로 샘플링하는 단계(S1);
    (b) 조정된 제 2 샘플링 신호를 발생시키기 위해서 제 1 샘플링 신호와 상기 수신된 데이터 신호의 위상 사이에서 위상 편차를 최소화하는 단계(S2,S3);
    (c) 샘플링 데이터 값들을 발생시키기 위해서 상기 수신된 데이터 신호를 상기 조정된 제 2 샘플링 신호로 샘플링 하는 단계(S4);
    (d) 합산값을 형성하기 위해서 샘플링된 데이터 신호의 샘플링 데이터값들을 집적하는 단계(S5); 그리고
    (e) 집적된 합산값이 설정가능한 임계값(SW)을 초과할때까지 상기 조정된 제 2 샘플링 신호의 샘플링 펄스들의 위상을 변경시키는 단계(S9);를 포함하는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  2. 제 1 항에 있어서, 상기 집적된 합산값이 상기 설정가능한 임계값(SW)을 초과하는 경우에 조정된 상태를 나타내는 탐지신호가 발생되는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  3. 제 1 항 또는 2 항에 있어서, 상기 제 1 샘플링 신호의 위상을 조정하기 위하여, 상기 제 1 샘플링 신호와 상기 수신된 데이터 신호 사이의 위상 편차가 위상 평가 배열(8)에 의해서 평가되고, 상기 제 1 샘플링 신호의 위상은 상기 위상 편차가 제로(0)에 육박할때까지 주 위상 시프터(shifter)(12)에 의해서 변경되는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  4. 상기 항들 중 어느 한 항에 있어서, 상기 조정된 제 2 샘플링 신호는, 적어도 2개의 일시적으로 오프셋된 샘플링 펄스 트레인들, 서로에 대하여 일정한 시간 간격(△φfix)을 갖는 정 샘플링 펄스 트레인의 샘플링 펄스들(S1,S2,S3), 및 가변 시간 간격(△φvariable)을 갖는 가변 샘플링 펄스 트레인의 샘플링 펄스들(S11,S12,S31,S32)을 포함하는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  5. 상기 항들 중 어느 한 항에 있어서, 상기 수신된 데이터 신호(Data In)는 일정한 데이터 펄스 주기(UI)의 데이터 펄스들의 트레인을 포함하는 것을 특징으로하는 위상 제어를 샘플링하기 위한 방법.
  6. 상기 항들 중 어느 한 항에 있어서, 상기 정 샘플링 펄스 트레인의 상기 샘플링 펄스들(S1,S2,S3) 사이의 상기 일정한 시간 간격(△φfix)은 상기 데이터 펄스 주기의 절반(UI/2)과 동일한 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  7. 상기 항들 중 어느 한 항에 있어서, 상기 제 2 샘플링 신호의 상기 조정된 상태에 있어서, 상기 정 샘플링 펄스 트레인은, 상기 수신된 데이터 신호의 신호 에지 변화가 동시적으로 이루어지는 제 1 샘플링 펄스들(S2), 및 상기 수신된 데이터 신호의 상기 신호 에지 변화에 대하여 절반의 데이터 펄스 주기(UI/2)에 의해서 일시적으로 오프셋되는 제 2 샘플링 펄스들(S1, S3)을 포함하는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  8. 상기 항들 중 어느 한 항에 있어서, 상기 가변 샘플링 펄스 트레인의 상기 샘플링 펄스들(S11, S12, S31, S32)과 상기 정 샘플링 펄스 트레인의 상기 제 2 샘플링 펄스들(S1, S3) 사이의 가변 시간 간격(△φvariable)은 상기 집적된 합산값이 상기 설정 가능한 임계값(SW)을 초과할때까지 감소되는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  9. 상기 항들 중 어느 한 항에 있어서, 상기 정 샘플링 펄스 트레인의 상기 제 2 샘플링 펄스들(S1, S3)에 의해 발생된 샘플링 데이터값과 상기 가변 샘플링 펄스 트레인의 2개의 인접한 샘플링 펄스들(S11, S12; S31, S32)에 의해서 발생된 샘플링 데이터값은 다중 결정 유니트(16,17)로 각각 적용되고, 상기 다중 결정 유니트(16,17)는 적용된 샘플링 데이터값에 따라 논리 출력신호를 발생시키는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  10. 제 9 항에 있어서, 상기 다중 결정 유니트(16,17)의 논리 출력신호들은 정류기(20,21)에 의해서 각각 정류되는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  11. 상기 항들 중 어느 한 항에 있어서, 상기 수신된 데이터 신호(Data In)는 직렬 데이터 신호인 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  12. 제 11 항에 있어서, 상기 수신된 데이터 신호(Data In)는 샘플러(4)의 평행하게 연결된 플립플롭들(flip-flops)에 의해서 샘플링되는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  13. 상기 항들 중 어느 한 항에 있어서, 집적된 합산 값은 비교기(30)에 의해서 임계값과 비교되는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  14. 상기 항들 중 어느 한 항에 있어서, 상기 임계값(SW)은 프로그램 입력되는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  15. 상기 항들 중 어느 한 항에 있어서, 상기 비교기(30)는 그 다음에 연결된 필터(33)에 의해서 필터링된 비교 출력신호를 발생시키는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  16. 상기 항들 중 어느 한 항에 있어서, 상기 필터링된 비교 출력신호는 2차 위상 시프터(35,36)에 적용되고, 상기 2차 위상 시프터는, 상기 필터링된 비교 출력신호를 기초로하여 상기 가변 샘플링 펄스 트레인의 샘플링 펄스들과 상기 정 샘플링 펄스 트레인의 상기 제 2 샘플링 펄스들(S1, S3) 사이에 가변 시간 간격(△φvariable)을 설정하는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
  17. 상기 항들 중 어느 한 항에 있어서, 상기 다중 결정 유니트(16,17)의 논리 출력 신호들은 탐지신호가 조정된 상태를 나타내는 경우에 데이터 처리 유니트에 의해서 선택되는 것을 특징으로 하는 위상 제어를 샘플링하기 위한 방법.
KR1020037012806A 2002-01-30 2002-09-06 위상 제어를 샘플링하기 위한 방법 KR100593784B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10203596.2 2002-01-30
DE10203596A DE10203596C1 (de) 2002-01-30 2002-01-30 Verfahren zur Abtastphasenregelung
PCT/EP2002/009996 WO2003065637A1 (de) 2002-01-30 2002-09-06 Verfahren zur abtastphasenregelung

Publications (2)

Publication Number Publication Date
KR20040004571A true KR20040004571A (ko) 2004-01-13
KR100593784B1 KR100593784B1 (ko) 2006-06-30

Family

ID=27588142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037012806A KR100593784B1 (ko) 2002-01-30 2002-09-06 위상 제어를 샘플링하기 위한 방법

Country Status (7)

Country Link
US (1) US7173993B2 (ko)
EP (1) EP1470659B1 (ko)
KR (1) KR100593784B1 (ko)
CN (1) CN1271814C (ko)
CA (1) CA2440101C (ko)
DE (1) DE10203596C1 (ko)
WO (1) WO2003065637A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080723A1 (en) * 2001-10-31 2003-05-01 Qing Chen Average current estimation scheme for switching mode power supplies
EP1331750A1 (en) * 2002-01-28 2003-07-30 Lucent Technologies Inc. Method and circuit arrangement for clock recovery
JP2004153712A (ja) * 2002-10-31 2004-05-27 Thine Electronics Inc 受信装置
US7447278B2 (en) * 2003-05-21 2008-11-04 International Business Machines Corporation Apparatus for transmitting and receiving data
US20050047537A1 (en) * 2003-08-29 2005-03-03 Ting-Yuan Cheng Method and system of signal path tracking
US7613402B2 (en) * 2003-12-08 2009-11-03 Alcatel-Lucent Usa Inc. Duobinary receiver
US7643761B2 (en) * 2004-02-19 2010-01-05 Alcatel-Lucent Usa Inc. Method and apparatus for processing optical duobinary signals
US7639736B2 (en) 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
US6995553B1 (en) * 2005-02-24 2006-02-07 Agilent Technologies, Inc. User interface for operating upon an eye diagram to find optimum sampling parameters for a receiver
DE112007000767B4 (de) * 2006-03-31 2010-06-24 Anritsu Corp., Atsugi-shi Datenentscheidungsvorrichtung und Fehlermessvorrichtung
WO2007114944A2 (en) 2006-04-04 2007-10-11 Rambus, Inc. Phase control block for managing multiple clock domains in systems with frequency offsets
US7639737B2 (en) 2006-04-27 2009-12-29 Rambus Inc. Adaptive equalization using correlation of edge samples with data patterns
DE102006020107B3 (de) 2006-04-29 2007-10-25 Infineon Technologies Ag Datenempfänger mit Taktrückgewinnungsschaltung
US7782934B2 (en) * 2006-09-18 2010-08-24 Silicon Image, Inc. Parameter scanning for signal over-sampling
US8929496B2 (en) 2008-02-01 2015-01-06 Rambus Inc. Receiver with enhanced clock and data recovery
US9923711B2 (en) 2010-04-30 2018-03-20 Rambus Inc. Low power edge and data sampling
DE102011116585B4 (de) 2011-10-20 2015-05-13 Infineon Technologies Ag Verfahren und Vorrichtung zur Regelung der Abtastphase
US8837657B1 (en) * 2012-07-18 2014-09-16 Cypress Semiconductor Corporation Multi-phase sampling circuits and methods
TWI630799B (zh) * 2017-07-26 2018-07-21 北京集創北方科技股份有限公司 Phase detector and clock and data recovery device
CN107920038A (zh) * 2017-10-31 2018-04-17 北京集创北方科技股份有限公司 均衡器调节方法和装置
TWI805238B (zh) * 2022-02-23 2023-06-11 律芯科技股份有限公司 動態採樣率調整系統
CN116602643B (zh) * 2023-07-20 2023-11-17 成都晨电智能科技有限公司 抗工频干扰信号采样方法、电路及双电极心率传感器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9167A (en) * 1852-08-03 Composition eor preserving butter
FR2358056A1 (fr) 1976-07-09 1978-02-03 Ibm France Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk
US4376309A (en) 1981-05-29 1983-03-08 Bell Telephone Laboratories, Incorporated Method and apparatus for signal-eye tracking in digital transmission systems
US6178213B1 (en) 1998-08-25 2001-01-23 Vitesse Semiconductor Corporation Adaptive data recovery system and methods
WO2001084702A2 (en) * 2000-04-28 2001-11-08 Broadcom Corporation High-speed serial data transceiver systems and related methods
US7333578B2 (en) 2000-05-22 2008-02-19 The Board Of Trustees Of The Leland Stanford Junior University Linear data recovery phase detector
US6985549B1 (en) * 2000-10-20 2006-01-10 Ati Research, Inc. Blind cost criterion timing recovery
WO2002091582A1 (en) 2001-05-03 2002-11-14 Coreoptics, Inc. Amplitude detection for controlling the decision instant for sampling as a data flow
US7221723B2 (en) * 2001-11-27 2007-05-22 Agilent Technologies, Inc. Multi-phase sampling

Also Published As

Publication number Publication date
EP1470659B1 (de) 2007-03-28
WO2003065637A1 (de) 2003-08-07
CA2440101A1 (en) 2003-08-07
CN1500326A (zh) 2004-05-26
KR100593784B1 (ko) 2006-06-30
CA2440101C (en) 2006-03-21
US20030142770A1 (en) 2003-07-31
DE10203596C1 (de) 2003-08-14
EP1470659A1 (de) 2004-10-27
CN1271814C (zh) 2006-08-23
US7173993B2 (en) 2007-02-06

Similar Documents

Publication Publication Date Title
KR100593784B1 (ko) 위상 제어를 샘플링하기 위한 방법
US7529329B2 (en) Circuit for adaptive sampling edge position control and a method therefor
US9577815B1 (en) Clock data alignment system for vector signaling code communications link
US20180323951A1 (en) Receiver with enhanced clock and data recovery
KR100795724B1 (ko) 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법
US20180083638A1 (en) Phase rotation circuit for eye scope measurements
US7457391B2 (en) Clock and data recovery unit
US8243866B2 (en) Analog baud rate clock and data recovery
US5412697A (en) Delay line separator for data bus
US20170214515A1 (en) Phase Control Block for Managing Multiple Clock Domains in Systems with Frequency Offsets
KR20210139388A (ko) 다상 클록 듀티 사이클 및 스큐 측정 및 보정
US7292662B2 (en) Feed forward clock and data recovery unit
CN111512369B (zh) 多通道数据接收器的时钟数据恢复装置及方法
US20030043926A1 (en) Circuit and method for generating a timing signal, and signal transmission system performing for high-speed signal transmission and reception between LSIs
US20060181319A1 (en) Phase adjustment method and circuit for DLL-based serial data link transceivers
US7170964B2 (en) Transition insensitive timing recovery method and apparatus
JP2004507963A (ja) データ・アイ・トラッキングを用いたデータ復元
US6757327B1 (en) Serial data communication receiver having adaptive termination resistors
EP0936783A2 (en) Asynchronous clock for adaptive equalization
WO2008026289A1 (fr) Circuit de transmission de données et procédé de transmission
CN113992319B (zh) 接收机用CDR电路、Duo-Binary PAM4接收机及传输系统
KR20190106688A (ko) 반속/사분속 복합 판정 궤환 등화기 및 표시 장치
Kim et al. A four-channel 3.125-Gb/s/ch CMOS serial-link transceiver with a mixed-mode adaptive equalizer
CN116860070A (zh) 多线路时偏的测量和校正方法和装置
US9698808B1 (en) Phase measurement and correction circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140616

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150612

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee