KR20040002132A - 플래쉬 메모리 장치 - Google Patents

플래쉬 메모리 장치 Download PDF

Info

Publication number
KR20040002132A
KR20040002132A KR1020020037564A KR20020037564A KR20040002132A KR 20040002132 A KR20040002132 A KR 20040002132A KR 1020020037564 A KR1020020037564 A KR 1020020037564A KR 20020037564 A KR20020037564 A KR 20020037564A KR 20040002132 A KR20040002132 A KR 20040002132A
Authority
KR
South Korea
Prior art keywords
voltage
flash memory
high voltage
pumping
memory cell
Prior art date
Application number
KR1020020037564A
Other languages
English (en)
Other versions
KR100469376B1 (ko
Inventor
김병록
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0037564A priority Critical patent/KR100469376B1/ko
Publication of KR20040002132A publication Critical patent/KR20040002132A/ko
Application granted granted Critical
Publication of KR100469376B1 publication Critical patent/KR100469376B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치에 관한 것으로, 플래쉬 메모리 셀과, 상기 플래쉬 메모리 셀의 동작 모드를 선택하기 위한 모드 선택 신호를 출력하는 모드 선택부와, 상기 플래쉬 메모리 셀이 쓰기/소거 모드로 동작하는 경우에 상기 플래쉬 메모리 셀에 펌핑 전압을 공급하는 고전압 차지 펌프부와, 상기 펌핑 전압의 레벨을 감지하여 상기 펌핑 전압이 플래쉬 메모리 셀 동작에 필요한 전압 레벨에 미치지 못하게 되는 경우 부족한 전압 만큼에 해당하는 보상 전압을 상기 고전압 차지 펌프부에 공급하는 선택적 고전압 인가 회로부를 포함하여 구성된다.
따라서, 플래쉬 메모리 셀의 쓰기/소거 동작에 필요한 고전압을 안정적으로 공급할 수 있으므로 플래쉬 메모리 셀에 공급되는 전압이 동작에 필요한 전압보다 낮음으로 인한 플래쉬 메모리 동작 오류를 방지할 수 있다.

Description

플래쉬 메모리 장치{Flash Memory Device}
본 발명은 반도체 장치에 관한 것으로 특히, 임베디드 플래쉬 메모리(Embedded Flash Memory)의 쓰기/소거 기능에 사용되는 전압을 필요한 레벨로 승압시키기에 적합한 플래쉬 메모리 장치에 관한 것이다.
일반적으로 임베디드 플래쉬 메모리(Embedded Flash Memory)에서는 쓰기 동작과 소거 동작시에 고전압을 필요로 하는데, 상기 쓰기 동작시에는 핫 캐리어(Hot-Carrier)를 발생시키기 위하여 고전압을 필요로 하고, 소거 동작시에는 소거 방식에 따라 다르기는 하나 핫 캐리어 및 F-N 터널링(Flower-Nordheim Tunneling)을 형성하기 위하여 고전압을 필요로 한다.
이러한 고전압은 링 오실레이터(Ring Oscillator)와 다른 주변 회로를 통하여 문턱전압(Vt)을 증가시켜서 승압시켜 플래쉬 메모리 셀에 제공된다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 플래쉬 메모리 장치를 설명하면 다음과 같다.
종래 기술에 따른 플래쉬 메모리 장치는 도 1에 도시된 바와 같이, 플래쉬 메모리 셀(11)과, 상기 플래쉬 메모리 셀(11)이 쓰기/읽기/소거 모드 중 어느 하나의 모드로 동작하도록 제어하는 모드 선택 신호를 출력하는 모드 선택부(12)와, 상기 플래쉬 메모리 셀(11)이 쓰기 모드 또는 소거 모드로 동작하는 경우에 상기 플래쉬 메모리 셀(11)에 고전압을 공급하기 위한 고전압 차지 펌프부(13)로 구성된다.
상기 고전압 차지 펌프부(13)는 상기 모드 선택부(12)로부터의 모드 선택 신호를 받아서 동작하는데, 상기 모드 선택 신호가 쓰기 모드 또는 소거 모드에 해당되는 경우에 차지 펌핑을 수행하여 고전압을 발생시킨다.
그러나, 상기와 같은 종래의 플래쉬 메모리 소자는 다음과 같은 문제점이 있다.
외부적 요인 또는 공정적인 요인에 의하여 고전압 차지 펌프부에 의해 펌핑된 전압값이 플래쉬 메모리 셀 동작에 필요한 레벨보다 낮아지게 될 수 있는데, 이로 인하여 정상적인 쓰기/소거 기능을 수행할 수 없게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 고전압 차지 펌프부에 의한 펌핑 전압이 플래쉬 메모리 셀의 동작에 필요한 전압 레벨에 미치지 못하게 되면 부족한 전압만큼을 승압시켜주므로써 플래쉬 메모리 셀이 정상적인 쓰기/소거 동작을 수행할 수 있도록 하기 위한 플래쉬 메모리 장치를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 플래쉬 메모리 장치의 블록 구성도이고,
도 2는 본 발명의 실시예에 따른 플래쉬 메모리 장치의 블록 구성도이고,
도 3은 도 2의 고압 차지 펌프부에 연결되는 선택적 고전압 인가 회로부의 상세 구성도이고,
도 4a 내지 도 4c는 본 발명에 따른 플래쉬 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
**도면의 주요 부분에 대한 부호 설명**
21 : 모드 선택부 22 : 고전압 차지 펌프부
23 : 플래쉬메모리 셀 24 : 선택적 고전압 인가 회로부
상기와 같은 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 장치는 플래쉬 메모리 셀과, 상기 플래쉬 메모리 셀의 동작 모드를 선택하기 위한 모드 선택 신호를 출력하는 모드 선택부와, 상기 플래쉬 메모리 셀이 쓰기/소거 모드로 동작하는 경우에 상기 플래쉬 메모리 셀에 펌핑 전압을 공급하는 고전압 차지 펌프부와, 상기 펌핑 전압의 레벨을 감지하여 상기 펌핑 전압이 플래쉬 메모리 셀 동작에 필요한 전압 레벨에 미치지 못하게 되는 경우 부족한 전압 만큼에 해당하는 보상 전압을 상기 고전압 차지 펌프부에 공급하는 선택적 고전압 인가 회로부를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플래쉬 메모리 장치를 설명하면 다음과 같다.
본 발명에 따른 플래쉬 메모리 장치는 도 2에 도시된 바와 같이, 플래쉬 메모리 셀(21)과, 상기 플래쉬 메모리 셀(21)을 쓰기/읽기/소거 모드 중 어느 하나의 모드로 동작하도록 제어하는 모드 선택 신호를 출력하는 모드 선택부(22)와, 상기 플래쉬 메모리 셀(21)이 쓰기 모드 또는 소거 모드로 동작하는 경우에 상기 플래쉬 메모리 셀(21)에 고전압을 인가하기 위하여 전압을 펌핑하는 고전압 차지 펌프부(23)와, 상기 고전압 차지 펌프부(23)에 의한 펌핑 전압(VPP)의 레벨을 감지하여 상기 펌핑 전압(VPP)이 플래쉬 메모리 셀(21) 동작에 필요한 전압 레벨에 미치지 못하게 되는 경우 부족한 전압 만큼에 해당하는 보상 전압을 상기 고전압 차지 펌프부(23)에 공급하는 선택적 고전압 인가 회로부(24)로 구성된다.
상기 선택적 고전압 인가 회로부(24)는 도 3에 도시된 바와 같이, 제 1 노드(Node1)를 통해 출력되는 상기 고전압 차지 펌프부(23)의 펌핑 전압(VPP)의 레벨을 감지하는 고전압 감지 회로부(24a)와, 상기 고전압 감지 회로부(24a)에 의한 레벨 감지 신호에 따라 그 값을 달리하는 보상전압을 상기 고전압 차지 펌프부(23)에 공급하는 차지 펌핑 캐패시터부(24b)로 구성된다.
그리고, 상기 고전압 감지 회로부(24a)는 전압 분배부(VD)와, 제 1 인버터들(INV10 내지 INV1n)과, 제 2 인버터들(INV20 내지 INV2n)과, 버퍼들(Buffer0 내지 Buffern)로 구성된다.
상기 전압 분배부(VD)는 상기 제 1 노드(Node 1)의 펌핑 전압(VPP)을 제 2 노드(Node 2)로 분배하기 위한 회로로, 게이트단이 전원전압단(Vcc)에 연결되며 상기 제 1 노드(Node1)와 상기 제 2 노드(Node2) 사이에 연결되는 고전압 피모스 트랜지스터(PM)와, 게이트단이 상기 고전압 피모스 트랜지스터(PM)의 게이트단과 공통으로 연결되며 상기 제 2 노드(Node2)와 접지단(GND) 사이에 연결되는 고전압 엔모스 트랜지스터(NM)로 구성된다.
상기 제 1 인버터들(INV10 내지 INV1n)은 서로 다른 로직 스레시올드 전압(Logic Threshold Voltage)으로 설정되어 상기 제 2 노드(Node2)의 전압 레벨에 따라서 어느 하나만이 선택적으로 인에이블되도록 구성된다.
여기서, 상기 인버터(INV10)가 가장 큰 로직 스레시올드 전압이 설정되어 있고, INV11에서 INV1n 순으로 순서대로 작아지는 로직 스레시올드 전압이 설정되어 있으며, 인버터(INV1n)가 가장 작은 로직 스레시올드 전압이 설정되어 있다.
그리고, 상기 인버터(INV10)의 로직 스레시올드 전압은 상기 펌핑 전압(VPP)이 플래쉬 메모리 셀(21)의 쓰기/소거 동작에 필요한 전압 레벨일 때 상기 펌핑 전압(VPP)이 제 2 노드(Node2)에 분배된 전압과 동일한 전압으로 설정된다.
상기 제 2 인버터들(INV20 내지 INV2n)은 상기 제 1 인버터들(INV10 내지 INV1n)의 출력을 각각 반전하고, 버퍼들(Buffer0 내지 Buffern)은 상기 제 2 인버터들(INV20 내지 INV2n)의 출력을 각각 버퍼링(Buffering)하여 레벨 감지 신호(Vol0 내지 Voln)를 출력한다.
상기 레벨 감지 신호(Vol0)는 상기 펌핑 전압(VPP)이 플래쉬 메모리 셀(21)의 동작에 필요한 레벨의 전압임 나타내는 신호로, 상기 고전압 차지 펌프부(23)에 입력되어 상기 펌핑 전압(VPP)만으로 플래쉬 메모리 셀(21)을 동작시킬 수 있도록 제어한다.
그리고, 상기 레벨 감지 신호(Vol1 내지 Voln)는 상기 차지 펌핑캐패시터부(24b)로 입력된다.
상기 차지 펌핑 캐패시터부(24b)는 상기 레벨 감지 신호(Vol1 내지 Voln)에 따라서 선택적으로 인에이블되어 상기 고전압 차지 펌프부(23)에 보상 전압을 공급하는 제 1 내지 제 n 펌핑 캐패시터(PC1 내지 PCn)들로 구성된다.
이때, 상기 Vol1이 입력되면 상기 제 1 펌핑 캐패시터(PC1)만이 인에이블되고, Vol2가 입력되면 상기 제 1, 2 펌핑 캐패시터(PC1)(PC2)가 인에이블되며, Voln이 입력되면 제 1 내지 제 n 펌핑 캐패시터(PC1 내지 PCn)가 인에이블되어 보상 전압을 생성한다.
상기와 같은 본 발명에 따른 플래쉬 메모리 장치의 동작을 설명하면 다음과 같다.
우선, 상기 펌핑 전압(VPP)이 플래쉬 메모리 셀(21)의 쓰기/소거 동작에 필요한 전압과 같은 레벨의 전압값을 갖는 경우에는 상기 제 1 인버터들(INV10 내지 INV1n) 중에서 상기 인버터(INV10)만이 인에이블된다.
인에이블된 인버터(INV10)에 의한 출력이 인버터(INV20) 및 버퍼(Buffer0)를 통해 레벨 감지 신호(Vol0)로 출력되고 이 레벨 감지 신호(Vol0)가 고전압 차지 펌프부(23)로 입력되어 상기 고전압 차지 펌프부(23)에 의한 전압만으로 플래쉬 메모리 셀(21)이 동작되게 된다.
그리고, 상기 펌핑 전압(VPP)이 플래쉬 메모리 셀(21)의 쓰기/소거 동작에 필요한 전압보다 작은 경우에는 상기 인버터들(INV11 내지 INV1n) 중 어느 하나가 인에이블되어 레벨 감지 신호를 출력한다.
그리고, 상기 레벨 감지 신호를 입력받는 차지 펌핑 캐패시터부(24b)의 펌핑 캐패시터들이 인에이블되며, 이 인에이블된 캐패시터들에 의해 생성된 보상 전압이 상기 고전압 차지 펌프부(23)에 공급되어 상기 펌핑 전압(VPP)을 플래쉬 메모리 셀(21) 동작에 필요한 전압 레벨로 승압시키게 된다.
다음에 도 4a 내지 도 4c는 본 발명의 시뮬레이션 결과도로, 도 4a에서는 상기 펌핑 전압(VPP)이 각각 7, 8, 9V인 경우에 제 2 노드(Node2)로의 분배 전압은 각각 약 0.2, 0.9, 3.3V가 됨을 나타낸다.
이때, 플래쉬 메모리 셀(21)의 쓰기/소거 동작시 필요한 전압이 9V이라면 도 4b 및 도 4c에 나타난 바와 같이, 펌핑 전압(VPP)이 9V일 경우에만 감지 신호(Vol0)가 온되어 고전압 차지 펌프부(23)에 의한 펌핑 전압(VPP)을 플래쉬 메모리 셀(21)에 공급한다.
반면, 펌핑 전압(VPP)이 8V, 7V인 경우에는 감지 신호(Vol0)가 오프되게 되고 Vol1 내지 Voln 중 어느 하나가 온(ON)되어 차지 펌핑 캐패시터부(24b)의 펌핑 캐패시터들을 인에이블시키므로써 보상 전압을 생성한다.
따라서, 상기 고전압 차지 펌프부(23)는 상기 보상 전압에 의하여 상기 펌핑 전압(VPP)을 승압시켜 플래쉬 메모리 셀(21)에 공급한다.
상기와 같은 본 발명의 플래쉬 메모리 장치는 고전압 차지 펌프부에 의해 펌핑 전압이 플래쉬 메모리 셀의 쓰기/소거 동작에 필요한 전압보다 작은 경우에 부족한 전압을 선택적 고전압 인가 회로부를 통해 보상해 줄 수 있으므로 플래쉬 메모리 셀에 공급되는 전압이 플래쉬메모리 셀에서 필요로 하는 전압 이하로 낮아짐에 따른 플래쉬 메모리 셀의 동작 오류를 방지할 수 있는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허청구범위에 의해서 정해져야 한다.

Claims (5)

  1. 플래쉬 메모리 셀;
    상기 플래쉬 메모리 셀의 동작 모드를 선택하기 위한 모드 선택 신호를 출력하는 모드 선택부;
    상기 플래쉬 메모리 셀이 쓰기/소거 모드로 동작하는 경우에 상기 플래쉬 메모리 셀에 펌핑 전압을 공급하는 고전압 차지 펌프부; 그리고,
    상기 펌핑 전압의 레벨을 감지하여 상기 펌핑 전압이 플래쉬 메모리 셀 동작에 필요한 전압 레벨에 미치지 못하게 되는 경우 부족한 전압 만큼에 해당하는 보상 전압을 상기 고전압 차지 펌프부에 공급하는 선택적 고전압 인가 회로부를 포함하여 구성됨을 특징으로 하는 플래쉬 메모리 장치.
  2. 제 1항에 있어서,
    상기 선택적 고전압 인가 회로부는
    상기 펌핑 전압의 레벨을 감지하여 레벨 감지 신호를 출력하는 고전압 감지 회로부;
    상기 레벨 감지 신호에 따라서 달라지는 값을 갖는 보상 전압을 상기 고전압 차지 펌프부에 공급하는 차지 펌핑 캐패시터부를 포함하여 구성됨을 특징으로 하는 플래쉬 메모리 장치.
  3. 제 2항에 있어서,
    고전압 감지 회로부는
    상기 펌핑 전압을 소정 비율로 분배하는 전압 분배부;
    서로 다른 문턱 전압이 설정되어 있어 상기 전압 분배부에 의해 분배된 전압 레벨에 따라서 어느 하나만이 인에이블되는 제 1 그룹 인버터들;
    상기 제 1 그룹 인버터들의 출력 신호를 각각 반전하는 제 2 그룹 인버터들; 그리고,
    상기 제 2 그룹 인버터들의 출력 신호를 버퍼링하여 고전압 차지 펌프부 또는 차지 펌핑 캐패시터부에 레벨 감지 신호를 출력하는 버퍼들로 구성됨을 특징으로 하는 플래쉬 메모리 장치.
  4. 제 2항에 있어서,
    상기 펌핑 캐패시터부는
    상기 고전압 감지 회로부로부터의 레벨 감지 신호에 따라서 선택적으로 인에이블되어 상기 고전압 차지 펌프부에 보상 전압을 제공하는 복수개의 펌핑 캐패시터들로 구성됨을 특징으로 하는 플래쉬 메모리 장치.
  5. 제 3항에 있어서,
    상기 고전압 차지 펌프부로 출력되는 레벨 감지 신호는
    상기 고전압 차지 펌프부에 의한 펌핑 전압만으로 플래쉬 메모리 셀이 동작할 수 있음을 감지한 신호인 것을 특징으로 하는 플래쉬 메모리 장치.
KR10-2002-0037564A 2002-06-29 2002-06-29 플래쉬 메모리 장치 KR100469376B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037564A KR100469376B1 (ko) 2002-06-29 2002-06-29 플래쉬 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037564A KR100469376B1 (ko) 2002-06-29 2002-06-29 플래쉬 메모리 장치

Publications (2)

Publication Number Publication Date
KR20040002132A true KR20040002132A (ko) 2004-01-07
KR100469376B1 KR100469376B1 (ko) 2005-02-02

Family

ID=37313851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0037564A KR100469376B1 (ko) 2002-06-29 2002-06-29 플래쉬 메모리 장치

Country Status (1)

Country Link
KR (1) KR100469376B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224616B2 (en) 2004-11-15 2007-05-29 Samsung Electronics Co., Ltd. Circuit and method for generating wordline voltage in nonvolatile semiconductor memory device
US7428169B2 (en) 2004-12-20 2008-09-23 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device and voltage generating circuit for the same
US7483303B2 (en) 2006-11-21 2009-01-27 Samsung Electronics Co., Ltd. Flash memory device with improved program performance and smart card including the same
US7684246B2 (en) 2005-11-22 2010-03-23 Samsung Electronics Co., Ltd. Flash memory device having pump with multiple output voltages

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2923985B2 (ja) * 1989-07-26 1999-07-26 日本電気株式会社 Ｅｅｐｒｏｍ装置
JP3162214B2 (ja) * 1992-12-04 2001-04-25 富士通株式会社 半導体記憶装置
JP2725560B2 (ja) * 1993-08-05 1998-03-11 日本電気株式会社 不揮発性半導体記憶装置
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
JPH10241388A (ja) * 1996-12-29 1998-09-11 Sony Corp 電圧供給回路および半導体不揮発性記憶装置
JP4094104B2 (ja) * 1997-02-27 2008-06-04 株式会社東芝 半導体集積回路装置および記憶装置
KR20020047521A (ko) * 2000-12-13 2002-06-22 박종섭 플래쉬 메모리 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224616B2 (en) 2004-11-15 2007-05-29 Samsung Electronics Co., Ltd. Circuit and method for generating wordline voltage in nonvolatile semiconductor memory device
US7428169B2 (en) 2004-12-20 2008-09-23 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device and voltage generating circuit for the same
US7684246B2 (en) 2005-11-22 2010-03-23 Samsung Electronics Co., Ltd. Flash memory device having pump with multiple output voltages
US7483303B2 (en) 2006-11-21 2009-01-27 Samsung Electronics Co., Ltd. Flash memory device with improved program performance and smart card including the same
KR100909362B1 (ko) * 2006-11-21 2009-07-24 삼성전자주식회사 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것을 포함한 스마트 카드

Also Published As

Publication number Publication date
KR100469376B1 (ko) 2005-02-02

Similar Documents

Publication Publication Date Title
US9928918B2 (en) Non-volatile semiconductor memory having multiple external power supplies
KR100673170B1 (ko) 향상된 소거 기능을 가지는 플래쉬 메모리 장치 및 그 소거동작 제어 방법
US5012445A (en) Programmable read only memory being capable of controlling internal writing voltage of external voltage
US7439794B2 (en) Power source circuit
US5917766A (en) Semiconductor memory device that can carry out read disturb testing and burn-in testing reliably
JP4834261B2 (ja) 昇圧電源発生回路
US4667312A (en) Charge pump method and apparatus
US7358778B2 (en) Voltage detection circuit, semiconductor device, method for controlling voltage detection circuit
KR19980015269A (ko) 반도체 메모리장치의 내부 승압 전압 발생기
US7576523B2 (en) Power supply circuit and semiconductor memory
US7605639B2 (en) Internal voltage generator of semiconductor memory device
US6903595B2 (en) High voltage transfer circuit
KR100221799B1 (ko) 모드설정회로와 모드설정장치
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR100274590B1 (ko) 낮은전원전압에서안정된독출동작이가능한플래시메모리장치
KR100469376B1 (ko) 플래쉬 메모리 장치
KR20080043500A (ko) 내부전압 검출기 및 이를 이용한 내부전압 발생장치
US8749299B2 (en) Semiconductor device generating varied internal voltages
KR100803364B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
US6340902B1 (en) Semiconductor device having multiple power-supply nodes and capable of self-detecting power-off to prevent erroneous operation
US20080304335A1 (en) Semiconductor memory device including apparatus for detecting threshold voltage
KR20000015638A (ko) 반도체 메모리 소자의 전압 공급장치
US7098727B2 (en) Boosting circuit
US20020021603A1 (en) Apparatus and method for package level burn-in test in semiconductor device
JP4895867B2 (ja) 内部電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee