KR20040000007A - A semiconductor device of a cylindrical capacitor and a fabrication method thereof - Google Patents
A semiconductor device of a cylindrical capacitor and a fabrication method thereof Download PDFInfo
- Publication number
- KR20040000007A KR20040000007A KR1020020034374A KR20020034374A KR20040000007A KR 20040000007 A KR20040000007 A KR 20040000007A KR 1020020034374 A KR1020020034374 A KR 1020020034374A KR 20020034374 A KR20020034374 A KR 20020034374A KR 20040000007 A KR20040000007 A KR 20040000007A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- storage node
- poly
- stuffer
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
Abstract
Description
본 발명은 반도체 장치에 관한 것으로서, 상세하게는 스토리지 노드의 하부가 스터퍼 막 밑에서 절연막과 접촉되는 면적을 증대시켜 스토리지 노드의 쓰러짐을 방지하는 실린더형 커패시터를 갖는 반도체 장치및 그 제조 방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a cylindrical capacitor that prevents the storage node from falling down by increasing an area under which the lower portion of the storage node contacts the insulating film under the stuffer film.
일반적으로, 반도체 장치의 디자인 룰(RULE) 감소로 반도체 공정에서 요구되는 사항중에 하나는 상기 장치의 동작 시간에 선택되어지지 않은 셀(CELL)이 갖는 리프레쉬 타임을 길게 가져가기 위해서 커패시터의 면적을 증대시키는 방안이다 .In general, one of the requirements of the semiconductor process due to the reduction of the design rule (RULE) of the semiconductor device is to increase the area of the capacitor in order to increase the refresh time of the cell (CELL) that is not selected at the operation time of the device It is a way to.
주어진 디자인 룰에서 상기 면적을 늘리기 위해서는 상기 커패시터의 높이를 증가시켜야 하는데, 이에 대한 공정 부담이 가중된다.In order to increase the area in a given design rule, it is necessary to increase the height of the capacitor, which increases the processing burden.
이하, 첨부된 도면을 참조하여 종래 기술을 설명한다.Hereinafter, with reference to the accompanying drawings will be described in the prior art.
도 1a 와 같이, 종래 기술에 의한 반도체 장치는 반도체 기판(31)에 제 1 폴리막 패턴(33)을 형성하고, 상기 기판(31)과 상기 제 1 폴리막 패턴(33)에 제 1 절연막(32)을 형성하고, 상기 제 1 절연막(32)에 BC(35, BURIED CONTACT)를 형성하여 상기 제 1 폴리막(33)의 일부가 드러나도록 하고, 상기 BC(35) 에 제 2 폴리막(36)을 매립한다.As shown in FIG. 1A, in the semiconductor device according to the related art, a first poly film pattern 33 is formed on a semiconductor substrate 31, and a first insulating film is formed on the substrate 31 and the first poly film pattern 33. 32, a BC 35 (BURIED CONTACT) is formed on the first insulating layer 32 so that a part of the first poly film 33 is exposed, and a second poly film (B) is formed on the BC 35. Landfill 36).
또한, 상기 BC(35) 와 정렬되고 상기 제 2 폴리막(36)과 접촉되어 상기 제 1 절연막(32)과 상기 스터퍼 막(37)에 스토리지 노드(43)를 형성한다.In addition, the storage node 43 is formed on the first insulating layer 32 and the stuffer layer 37 by being aligned with the BC 35 and in contact with the second poly layer 36.
상기 BC(35) 에 매립되어 있는 상기 제 2 폴리막(36)의 높이는 상기 제 1 절연막에 증착(도면에 미 도시)되어 있는 상기 제 2 폴리막(36)을 에치 백(ETCH BACK, 도면에 미 도시)하는 정도에 따라 결정된다.The height of the second poly film 36 embedded in the BC 35 is to etch back the second poly film 36 deposited on the first insulating film (not shown). Not shown).
상기 노드(43)의 높이는, 상기 스터퍼 막(37)의 밑면을 기준으로, 상기 제 2 폴리막(36)과 상기 제 1 절연막(32)과 접촉되는 제 1 높이(41-1)및 상기 스터퍼 막 (37) 밑면에서 상기 노드(43)의 상부 끝단까지의 제 2 높이(41-2)로 구분되어 질 수 있다.The height of the node 43 is based on the bottom surface of the stuffer film 37, the first height (41-1) in contact with the second poly film 36 and the first insulating film 32 and the The second height 41-2 from the bottom of the stuffer layer 37 to the upper end of the node 43 may be divided.
상기 노드(43)의 제 1 높이(41-1)는, 상기 노드(43)가 상기 제 2 폴리막(36)과 접촉되는 면적이 한정되어 있는 상태에서, 상기 제 1 절연막(32)과의 접촉되는 면적을 결정한다.The first height 41-1 of the node 43 is in contact with the first insulating film 32 in a state where the area in which the node 43 is in contact with the second poly film 36 is limited. Determine the area of contact.
상기 제 1 높이(41-1)는 상기 스터퍼 막(37)과 상기 노드(43)의 두께를 합한 것보다 작은 사이즈이다.The first height 41-1 is smaller than the sum of the thicknesses of the stuffer film 37 and the node 43.
종래 기술에 의한 도 1a 에서, 상기 제 1 높이(41-1)는 상기 제 2 높이(41-2 )대비 매우 작아서 상기 노드 하부(41)가 상기 스토리지 노드(43)의 지지대 역할로 부족함을 의미한다.In FIG. 1A according to the related art, the first height 41-1 is very small compared to the second height 41-2, indicating that the lower node 41 is insufficient as a support for the storage node 43. do.
이는, 상기 스토리지 노드(43)가 쓰러지는 현상(45)을 낳는다.This results in a phenomenon 45 in which the storage node 43 falls down.
도 1b 는 상기 스토리지 노드(43)가 쓰러져서 인접된 스토리지 노드와 접촉된 형태(45-1)를 보이는 사진이다.FIG. 1B is a photograph showing a form 45-1 in which the storage node 43 collapses and is in contact with an adjacent storage node.
상기 노드(43)가 쓰러져서 인접된 노드와 물리적인 접촉이 일어나지 않아도, 상기 노드(43)가 쓰러져서 인접된 상기 노드 사이의 간격이 좁아져서 전기적인 쇼트(SHORT)가 발생한다.Even if the node 43 falls down and there is no physical contact with the adjacent nodes, the node 43 falls down and the gap between the adjacent nodes is narrowed to generate an electrical short.
상기 기술적 과제를 해결하기 위해서, 본 발명의 목적은 상기 노드의 하부가 스터막 밑에 형성된 BC 내(內)에서 절연막과 접촉되는 면적을 종래 기술대비 늘려서 상기 노드의 쓰러짐을 방지한다.In order to solve the above technical problem, an object of the present invention is to increase the area of the lower portion of the node in contact with the insulating film in BC formed under the stud film to prevent the node from falling.
본 발명의 다른 목적은 스터퍼 막위에 형성된 스토리지드 상부가 갖는 직경과, 스터퍼 막밑에서 절연막및 제 2 폴리막에 접촉되어 형성되는 스토리지 노드 하부가 갖는 직경을 동일하게 하고, 전체적으로 스토리지 노드가 갖는 직경은 BC 직경보다 크게해서 제 2 폴리막과 접촉되어 상기 노드의 쓰러짐을 방지한다.Another object of the present invention is to equalize the diameter of the upper portion of the storage formed on the stuffer film and the diameter of the lower portion of the storage node formed in contact with the insulating film and the second poly film under the stuffer film, The diameter is larger than the BC diameter to contact the second poly film to prevent the node from falling over.
도 1a 내지 도 1b 는 종래 기술에 따른 스토리지 노드를 갖는 반도체 장치의 단면도및 사진.1A-1B are cross-sectional views and photographs of a semiconductor device having a storage node according to the prior art.
도 2a 내지 도 2d 는 본 발명의 일 실시예에 따른 스토리지 노드를 갖는 반도체 장치에 대한 공정 단면도.2A-2D are cross-sectional views of a semiconductor device having a storage node in accordance with one embodiment of the present invention.
도 3 은 본 발명의 다른 실시예에 따른 스토리지 노드를 갖는 반도체 장치의 단면도.3 is a cross-sectional view of a semiconductor device having a storage node according to another embodiment of the present invention.
(도면의 주요 부분에 대한 부호 설명)(Symbol description for main parts of drawing)
101, 201: 반도체 기판 102, 202: 제 1 절연막101, 201: semiconductor substrate 102, 202: first insulating film
103, 203: 제 1 폴리막 패턴 105, 205: BC(BURIED CONTACT)103, 203: First poly film pattern 105, 205: BC (BURIED CONTACT)
106, 206: 제 2 폴리막 107, 207: 스타퍼(STOPPER) 막106 and 206: second poly film 107 and 207: STOPPER film
109: 제 2 절연막 111: 스토리지 홀(STORAGE HOLE)109: second insulating film 111: storage hole (STORAGE HOLE)
112, 211: 스토리지 노드 하부 112-1, 211-1: 제 1 높이112, 211: Lower storage node 112-1, 211-1: First height
112-2, 211-2: 제 2 높이 113: 제 3 폴리막112-2 and 211-2: second height 113: third poly film
113-1, 213: 스토리지 노드 114: 제 3 절연막113-1 and 213: storage node 114: third insulating film
상기 목적을 구현하기 위해서, 본 발명의 일 실시예에 의한 반도체 장치는 반도체 기판에 형성된 제 1 폴리막 패턴과 절연막과 BC(BURIED CONTACT)및 제 2 폴리막, 스터퍼 막과, 스토리지 노드를 포함하며, 상기 스토리지 노드의 하부는 상기 스터퍼 막과 상기 노드의 두께를 합한 것보다 큰 사이즈인 소정 깊이를 갖고 상기 BC 에 형성되는 것을 특징으로 한다.In order to achieve the above object, a semiconductor device according to an embodiment of the present invention includes a first poly film pattern, an insulating film, a BC (BURIED CONTACT), a second poly film, a stuffer film, and a storage node formed on a semiconductor substrate. The lower portion of the storage node is formed in the BC with a predetermined depth that is larger than the sum of the thickness of the stuffer layer and the node.
또한, 본 발명의 다른 실시예에 의한 반도체 장치는 반도체 기판에 형성된 제 1 폴리막 패턴과 절연막과 BC(BURIED CONTACT)및 제 2 폴리막, 스터퍼 막과, 스토리지 노드를 포함하며, 상기 스터퍼 막과 접촉되는 상기 스토리지 노드의 상부 직경은 상기 절연막및 상기 제 2 폴리막과 접촉되는 상기 스토리지 노드의 하부 직경과 동일하고, 상기 노드의 하부는 BC 직경보다 크게하여 상기 스터퍼 막 밑으로 소정 깊이를 갖는 것을 특징으로 한다.In addition, the semiconductor device according to another embodiment of the present invention includes a first poly film pattern and an insulating film formed on a semiconductor substrate, a BC (BURIED CONTACT), a second poly film, a stuffer film, and a storage node. The upper diameter of the storage node in contact with the film is the same as the lower diameter of the storage node in contact with the insulating film and the second poly film, and the lower part of the node is larger than the BC diameter so that a predetermined depth under the stuffer film. Characterized in having a.
본 발명의 다른 실시예에 의한 반도체 장치 제조방법은 제 1 폴리막 패턴과절연막과 BC 가 형성된 반도체 기판을 준비하는 단계와, 상기 BC 내부가 소정 깊이로 드러나게 제 2 폴리막을 매립하는 단계와, 상기 절연막과 상기 제 2 폴리막에 스터퍼 막을 증착하는 단계와, 상기 스터퍼 막과 상기 절연막및 상기 제 2 폴리막에 스토리지 노드를 형성하는 단계를 포함하며, 상기 스토리지 노드의 하부가 소정 깊이를 갖도록 상기 스터퍼 막과 상기 절연막을 선택비 없이 식각하여 상기 제 2 폴리막의 상부가 드러나게 하는 것을 특징으로 한다.In another embodiment of the present invention, a method of manufacturing a semiconductor device includes preparing a semiconductor substrate on which a first poly film pattern, an insulating film, and BC are formed, embedding a second poly film to expose the inside of the BC to a predetermined depth; Depositing a stuffer film on the insulating film and the second poly film, and forming a storage node on the stuffer film, the insulating film, and the second poly film, wherein the lower portion of the storage node has a predetermined depth. The upper portion of the second poly film is exposed by etching the stuffer film and the insulating film without a selectivity.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2d 는 본 발명의 일 실시예에 따른 스토리지 노드를 갖는 반도체 장치에 대한 공정 단면도이다.2A through 2D are cross-sectional views illustrating a semiconductor device having a storage node in accordance with an embodiment of the present invention.
도 2a 와 같이, 반도체 기판(101)에 제 1 폴리막 패턴(103)을 형성하고, 상기 패턴(103)과 상기 기판(101)에 제 1 절연막(102)을 증착하고, 상기 패턴(103)의 일부분이 드러나도록 상기 제 1 절연막(102)에 BC(105, BURIED CONTACT)를 형성하고, 상기 BC(105) 내(內)에서 상기 제 1 절연막(102)이 소정 깊이만큼 드러나도록 제 2 폴리막(106)을 매립한다.As shown in FIG. 2A, a first poly film pattern 103 is formed on the semiconductor substrate 101, a first insulating film 102 is deposited on the pattern 103 and the substrate 101, and the pattern 103 is formed. A BC 105 (BURIED CONTACT) is formed in the first insulating film 102 so that a portion of the second insulating film 102 is exposed, and the second poly film is exposed so that the first insulating film 102 is exposed by a predetermined depth in the BC 105. The membrane 106 is embedded.
상기 제 1 절연막(102)에 증착(도면에 미 도시)되어 있는 제 2 폴리막(106)에 에치 백(ETCH BACK)하는 식각 시간을 종래 기술 대비 늘리면, 상기 제 1 절연막(102)이 상기 소정 깊이를 갖고 상기 BC(105) 내에서 노출된다.When the etching time for etching back to the second poly film 106 deposited on the first insulating film 102 (not shown in the drawing) is increased compared to the conventional art, the first insulating film 102 may be Have a depth and are exposed in the BC 105.
상기 소정 깊이는 후속 공정(도면에 미 도시)에서 이루어지는 스토리지 노드의 하부(도면에 미 도시)를 구성해서 지지대 역할을 한다.The predetermined depth constitutes a lower portion of the storage node (not shown) in a subsequent process (not shown) to serve as a support.
도 2b 와 같이, 제 1 절연막(102)과 제 2 폴리막(106)에 순차적으로 스터퍼막(107)과 제 2 절연막(109)을 증착한다.As shown in FIG. 2B, the stuffer film 107 and the second insulating film 109 are sequentially deposited on the first insulating film 102 and the second poly film 106.
상기 제 2 절연막(109)의 두께는 스토리지 노드(도면에 미 도시)의 높이로 한정되고, 상기 높이는 상기 노드의 정전 용량(CAPACITANCE)을 결정한다.The thickness of the second insulating layer 109 is limited to the height of the storage node (not shown), and the height determines the capacitance of the node.
도 2c 와 같이, 제 2 절연막(109)과 스터퍼 막(107)및 제 1 절연막(102), 제 2 폴리막(106)에 스토리지 홀(111)을 형성하고, 상기 제 2 절연막(109)의 상부와 상기 홀(111)에 제 3 폴리막(113)을 증착하고, 상기 제 3 폴리막(113)에 제 3 절연막(114)을 증착한다.As illustrated in FIG. 2C, storage holes 111 are formed in the second insulating film 109, the stuffer film 107, the first insulating film 102, and the second poly film 106, and the second insulating film 109 is formed. A third poly film 113 is deposited on the top of the hole 111 and the hole 111, and a third insulating film 114 is deposited on the third poly film 113.
상기 홀(111)의 형성은 2 단계 공정으로 실시되며, 첫 단계는 상기 스터퍼 막(107)을 버퍼(BUFFER)로 하여 상기 제 2 절연막(109)을 식각한다.The hole 111 may be formed in a two-step process, and the first step may be performed by etching the second insulating layer 109 using the stuffer film 107 as a buffer BUFFER.
두번째 단계는 상기 스터퍼 막(107)을 식각하여 상기 제 2 폴리막(106)의 상부를 오픈한다.In the second step, the stuffer film 107 is etched to open an upper portion of the second poly film 106.
상기 홀(111)의 하부는 BC(105) 직경과 동일하게 하여 소정 깊이로 상기 BC (105)에 형성되고, 상기 홀(111)의 상부는 상기 제 1 절연막(102)과 상기 스터퍼 막(107)및 상기 제 2 절연막(109)에 형성되어 상기 BC(105) 보다 큰 직경을 갖는다.A lower portion of the hole 111 is formed in the BC 105 to have a predetermined depth equal to the diameter of the BC 105, and an upper portion of the hole 111 is formed of the first insulating film 102 and the stuffer film ( 107 and the second insulating film 109 and have a larger diameter than the BC 105.
도 2d 와 같이, 건식및 습식 식각(도면에 미 도시)을 하여 스터퍼 막(107) 위로는 제 3 폴리막으로 된 스토리지 노드(113-1)만 남긴다.As shown in FIG. 2D, dry and wet etching (not shown) leaves only the storage node 113-1 of the third poly film on the stuffer film 107.
상기 건식 식각은 도 2c 에서 도시한 제 3 폴리막(113)을 제 2 절연막(109) 상부에서 완전히 제거가 되도록 에칭을 수행한다.In the dry etching, the third poly film 113 shown in FIG. 2C is etched to be completely removed from the second insulating film 109.
상기 습식 식각은 도 2c 에서 도시한 스터퍼 막(107) 위에 있고 상기 제 3폴리막(113)으로 분리되어 있는 제 2 절연막(109)과 제 3 절연막(114)을 제거한다.The wet etching removes the second insulating film 109 and the third insulating film 114 on the stuffer film 107 shown in FIG. 2C and separated by the third poly film 113.
상기 제 3 폴리막(113)은 스토리지 노드(113-1)를 형성하며, 상기 노드(113-1)는 제 1 높이(112-1)를 갖는 스토리지 노드 하부(112)와 제 2 높이(112-2)를 갖는 스토리지 노드(113-1) 상부로 구분짓는다.The third poly layer 113 forms a storage node 113-1, and the node 113-1 has a lower storage node 112 and a second height 112 having a first height 112-1. -2) above the storage node 113-1 having the same.
상기 제 1 높이(112-1)는 본 발명의 도 2a 에서 언급된 소정 깊이와 크기가 같고, 상기 소정 깊이는 상기 스터퍼 막(107)과 상기 노드(113-1)의 증착 두께를 합한 것보다 큰 사이즈이다.The first height 112-1 is the same size as the predetermined depth mentioned in FIG. 2A of the present invention, and the predetermined depth is the sum of the deposition thicknesses of the stuffer film 107 and the node 113-1. Larger size.
상기 노드(113-1)의 상부 직경은 BC(105) 직경보다 크게하고, 하부(112) 직경은 BC(105) 직경보다 작게하여 제 2 폴리막(106)과 접촉한다.The upper diameter of the node 113-1 is larger than the diameter of BC 105, and the lower 112 diameter is smaller than the diameter of BC 105 to contact the second poly film 106.
상기 노드(113-1)의 하부(112)가 갖는 제 1 높이(112-1)는 종래 기술의 도 1a 에서 나타낸 사이즈(41-1)대비하여 크게 형성하며, 본 발명에 따른 스토리지 노드(113-1)의 하부(112)는 상기 습식 공정과 후속 공정(도면에 미 도시)에 의해서 상기 스토리지 노드(113-1)가 쓰러지지 않게하는 충분한 지지대 역할을 한다.The first height 112-1 of the lower portion 112 of the node 113-1 is larger than the size 41-1 shown in FIG. 1A of the prior art, and the storage node 113 according to the present invention. Bottom 112 of -1) serves as a sufficient support to prevent the storage node 113-1 from falling down by the wet process and subsequent processes (not shown).
도 3 은 본 발명의 다른 실시예에 따른 스토리지 노드를 갖는 반도체 장치의 단면도로서, 스터퍼 막(207)을 기준으로 상기 막(207)을 관통하여 형성되는 스토리지 노드(213)의 직경을 동일되게 하여 제 2 폴리막(206)의 상부와 접촉한다.3 is a cross-sectional view of a semiconductor device having a storage node in accordance with another embodiment of the present invention. In contact with the top of the second poly film 206.
상기 본 발명의 다른 실시예에 따른 상기 도 3 의 스토리지 노드(213)의 형성 방법은 본 발명의 일 실시예에 따른 도 2a 내지 도 2d 에서 수행된 방법과 유사하다.The method of forming the storage node 213 of FIG. 3 according to another embodiment of the present invention is similar to the method performed in FIGS. 2A to 2D according to an embodiment of the present invention.
단, 다른 점은 도 2c 에서 스토리지 홀(111)을 형성할 때에 수행된 두 단계의 공정을 하지않고, 제 2 절연막(도면에 미 도시)과 스터퍼 막(207)을 동시에 에칭하여 제 2 폴리막(106)의 상부가 드러나게 형성한다.However, the difference is that the second insulating film (not shown) and the stuffer film 207 are simultaneously etched without performing the two-step process performed when forming the storage hole 111 in FIG. 2C. The top of the membrane 106 is formed to be exposed.
상기 스터퍼 막(207)의 위에 형성되어 제 2 높이(211-2)를 갖는 스토리지 노드(213)의 직경은 BC(205) 직경보다 크고 또한, 스토리지 노드 하부(211)가 갖는 제 1 높이(211-1)와 본 발명에 따른 일 실시예의 도 2d 에서와 같은 제 1 높이(112-1)는 동일하다.The diameter of the storage node 213 formed on the stuffer layer 207 and having the second height 211-2 is larger than the diameter of BC 205 and the first height of the lower portion of the storage node 211 ( 211-1 and the first height 112-1 as in FIG. 2D of the embodiment according to the present invention are the same.
그리고, 상기 스터퍼 막(207)의 밑면에서 상기 스토리 노드(213) 끝단이 갖는 제 2 높이(211-2)와 본 발명에 따른 일 실시예의 도 2d 에서와 같은 제 2 높이(112-2)와 동일하다.In addition, a second height 211-2 of the end of the story node 213 at the bottom of the stuffer layer 207 and a second height 112-2 as shown in FIG. 2D of an embodiment of the present invention. Is the same as
상기에서 상술한 바와 같이, 본 발명의 다른 실시예에 따른 스토리지 노드(213)는 상기 노드 하부(211)가 충분한 지지대의 역할을 하기 때문에, 상기 스토리지 노드(213)는 습식 공정과 후속 공정(도면에 미 도시)에 의해서 쓰러지지 않는다.As described above, since the storage node 213 according to another embodiment of the present invention serves as a support for the lower node 211, the storage node 213 may be subjected to a wet process and a subsequent process (Fig. Do not fall by Emmy city).
상술한 바와 같이, 본 발명은 스토리지 노드의 하부가 BC 내부에서 제 1 절연막과 접촉되는 면적을 크게하거나 또는, 스토리지 노드의 직경을 BC 직경보다 크게하여 제 2 폴리막과 접촉해서 습식공정이나 후속공정 수행시에 스토리지 노드가 쓰러지는 현상을 방지할 수 있다.As described above, the present invention provides a wet process or a subsequent process in which a lower portion of the storage node is in contact with the first insulating film in BC, or the diameter of the storage node is greater than the BC diameter in contact with the second poly film. It is possible to prevent the storage node from falling when executed.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020034374A KR20040000007A (en) | 2002-06-19 | 2002-06-19 | A semiconductor device of a cylindrical capacitor and a fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020034374A KR20040000007A (en) | 2002-06-19 | 2002-06-19 | A semiconductor device of a cylindrical capacitor and a fabrication method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040000007A true KR20040000007A (en) | 2004-01-03 |
Family
ID=37312064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020034374A KR20040000007A (en) | 2002-06-19 | 2002-06-19 | A semiconductor device of a cylindrical capacitor and a fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040000007A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8058678B2 (en) | 2009-01-29 | 2011-11-15 | Samsunge Electronics Co., Ltd. | Semiconductor memory device including a cylinder type storage node and a method of fabricating the same |
-
2002
- 2002-06-19 KR KR1020020034374A patent/KR20040000007A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8058678B2 (en) | 2009-01-29 | 2011-11-15 | Samsunge Electronics Co., Ltd. | Semiconductor memory device including a cylinder type storage node and a method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10658365B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN103000494B (en) | Form the method with the semiconductor device that capacitor contacts with through hole | |
| JP2006339633A (en) | Method of manufacturing semiconductor element | |
| CN108281413B (en) | The method for making capacitor | |
| KR100825020B1 (en) | Method of manufacturing capacitor for semiconductor memory device | |
| KR20040000007A (en) | A semiconductor device of a cylindrical capacitor and a fabrication method thereof | |
| KR100940272B1 (en) | Method of fabricating capacitor in semiconductor memory device | |
| KR20070110747A (en) | Method of fabricating the storage node in semiconductor device | |
| KR20060102125A (en) | Method for forming capacitor of semiconductor device | |
| KR100672684B1 (en) | Capacitor and method for fabricating the same | |
| KR20040007155A (en) | Method for forming the capacitor of Metal-Insulator-Metal structure | |
| KR101546190B1 (en) | Substrate structure including through hole electrode and method of manufacturing the same | |
| JP2010050311A (en) | Semiconductor device, and method of manufacturing the same | |
| US6297121B1 (en) | Fabrication method for capacitors in integrated circuits with a self-aligned contact structure | |
| KR100568395B1 (en) | Method of fabricating semiconductor device using metal contact plug | |
| KR100772706B1 (en) | Method for fabricating contact in semiconductor device | |
| KR100240588B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| KR20060100778A (en) | Method for fabricating reservoir capacitor of semiconductor device | |
| KR100399963B1 (en) | Method for forming storage node electrode semiconductor device | |
| KR100525967B1 (en) | semiconductor device and method for the same | |
| KR101190848B1 (en) | Method of manufacturing MIM capacitor of semiconductor device | |
| KR100881738B1 (en) | Method for fabrication of semiconductor device | |
| KR101001633B1 (en) | Method for forming contact hole of semiconductor device | |
| KR20060072231A (en) | Mim capacitor having high capacitance and method of fabricating the same | |
| KR20040038139A (en) | Method of forming tungsten contact plug of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |