KR200384024Y1 - 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 브이디에스엘 겸용의 스플리터 - Google Patents
페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 브이디에스엘 겸용의 스플리터 Download PDFInfo
- Publication number
- KR200384024Y1 KR200384024Y1 KR20-2005-0000956U KR20050000956U KR200384024Y1 KR 200384024 Y1 KR200384024 Y1 KR 200384024Y1 KR 20050000956 U KR20050000956 U KR 20050000956U KR 200384024 Y1 KR200384024 Y1 KR 200384024Y1
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- splitter
- coupled
- line
- adsl
- Prior art date
Links
- 229910000859 α-Fe Inorganic materials 0.000 title claims abstract description 67
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 238000004804 winding Methods 0.000 claims abstract description 14
- HHXNVASVVVNNDG-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(2,3,6-trichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=C(Cl)C(Cl)=C(Cl)C=2Cl)Cl)=C1Cl HHXNVASVVVNNDG-UHFFFAOYSA-N 0.000 claims abstract description 5
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 claims abstract description 5
- 229920002554 vinyl polymer Polymers 0.000 claims abstract description 5
- 101150012579 ADSL gene Proteins 0.000 claims abstract 8
- 102100020775 Adenylosuccinate lyase Human genes 0.000 claims abstract 8
- 108700040193 Adenylosuccinate lyases Proteins 0.000 claims abstract 8
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000001914 filtration Methods 0.000 abstract description 17
- 238000003780 insertion Methods 0.000 abstract description 8
- 230000037431 insertion Effects 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000001808 coupling effect Effects 0.000 abstract description 3
- 230000006698 induction Effects 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
- H01J29/70—Arrangements for deflecting ray or beam
- H01J29/72—Arrangements for deflecting ray or beam along one straight line or along two perpendicular straight lines
- H01J29/76—Deflecting by magnetic fields only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2229/00—Details of cathode ray tubes or electron beam tubes
- H01J2229/70—Electron beam control outside the vessel
- H01J2229/703—Electron beam control outside the vessel by magnetic fields
- H01J2229/7031—Cores for field producing elements, e.g. ferrite
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Filters And Equalizers (AREA)
Abstract
본 고안은 페라이트 코아와 보빈을 사용하여 형성된 인덕터를 포함하고 이 인덕터에 캐패시터를 결합하여 음성신호와 데이터 신호의 대역신호를 필터링하기위한 ADSL/VDSL 겸용의 페라이트 코아를 이용한 쌍 인덕터를 구성함으로써, 필터링특성 유지할 수 있음은 물론, 동일한 보빈에 제 1코일과 제 2코일을 권취함으로써 쌍 인덕터를 구성하는 제 1인덕터와 제 2인덕터간의 자기결합효과에 따른 코일의 정전유도로 인한 삽입손실의 최소화하고, 그 구성의 간소화와 생산원가 절감의 효과를 얻을 수 있는 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터를 제공한다. 본 고안은 링 신호 라인과 팁 신호라인으로 구성되는 발란스드 라인이 모뎀과 결합됨과 더불어, 상기 라인간에 결합되는 쌍인덕터와 캐패시터로 구성되는 소정 필터수단을 통해 상기 제 1라인과 제 2라인이 전화기와 결합되는 에이디에스엘(ADSL) 스플리터에 있어서, 상기 필터수단에 구성되는 쌍 인덕터는 코일을 권취하기 위한 보빈(510)과, 상기 보빈(510)의 양 끝단 및 중앙 외주연에 제 1내지 제 2플랜지(523,525)가 에워싸도록 쌍을 이루는 페라이트 코아(502,504)와, 상기 페라이트 코아(502)의 제 1플랜지(523)와 제 2플랜지(525)간에 권취되고, 상기 발란스드 라인에 결합되도록 제 1코일(555) 및 제 2코일(555a)로 구성되는 스플리터(500)를 포함하고, 상기 스플리터(500)는 PCB기판(200)의 전기라인상에 배선을 통해 결합되는 다수의 인덕터를 내장한 보빈(420)을 갖는 제 1 및 제 2페라이트코아(502,504)와, 상기 제 1 및 제 2페라이트코아(502,504)을 둘러싸도록 케이싱하는 비닐 테이프(450)와, 양측에 배치된 콘덴서(460,462)로 구성하는 것을 특징으로 한다.
Description
본 고안은 스플리터에 관한 것으로, 특히 ADSL(Asymmertic Digital Subscriber Line) 및 VDSL(Very high-date rate Digital Subscriber Line)에서 페라이트 코아와 보빈을 사용하여 형성된 인덕터를 포함하고 이 인덕터에 캐패시터를 결합하여 음성신호와 데이터 신호의 대역신호를 필터링하기위한 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터에 관한 것이다.
도 1은 전화기를 통한 음성통화 서비스에 있어서 ADSL(비대칭디지탈가입자라인)시스템의 개략적인 구성을 나타낸 시스템개요도이다.
도 1에 도시된 바와 같이 비대칭디지탈가입자시스템은 예컨대 인터넷망과 같은 데이터통신망(11)과 종래 전화통화서비스를 제공하는 PSTN망(12)으로부터 수신되는 신호를 망 스플리터(13)를 포함한 서비스망시스템(10)과, 상기 서비스망 시스템(10)를 통해 하나의 회선(30)으로 전송된 음성 및 데이터 신호를 주파수별로 분리하는 가입자 스플리터(21)와, 상기 서비스망시스템(10)으로부터 회선(30)을 통해 수신되는 신호를 주파수별로 분할하여 전송되는 모뎀(22)과 컴퓨터 단말기(24)와, 전화기(24)를 포함한 가입자 시스템(20)을 포함하고, 상기 가입자스플리터(21)는 컴퓨터단말기(23)로부터 모뎀(22)을 통해 수신되는 신호와 전화기(24)로부터 수신되는 신호를 회선(30)을 통해 상기 서비스망시스템(10)으로 송출하게 된다.
여기에서, 스플리터(21)는 에이디에스엘(ADSL)에서 폿스(POTS; Plain Old Telephone Service)와 간섭을 일으키지 않으면서 동시에 고속의 디지털 데이터서비스를 제공하는 가입자 스플리터(21, 이하에서는 이를 총칭하여 스플리터(21)라 칭함)는 회선(30)으로부터 인가되는 주파수대역 신호에서 음성신호대역 예컨대, 0??4KHz주파수 대역을 필터링하여 전화기(24)로 송출함과 더불어 모뎀(22)으로 송출한다.
따라서, 상기 스플리터(21)는 소정 주파수 즉, 0~4KHz를 필터링하기 위한 소정의 로우패스필터링 수단이 구비되어야 한다. 이 로우패스필터링 수단은 일반적으로 제 1라인의 팁(TIP)선에 삽입되는 제 1인덕터(L1)와, 제 2라인의 링(RING)선에 삽입되는 제 2인덕터(L2) 및, 이 제 1인덕터(L1)와 제 2인덕터(L2)에 병렬로 접속되는 캐패시터(C1)로 구성되게 된다. 여기서, 상기 제 1라인과 제 2라인은 회선(30)과 결합되는 라인이다.
한편, 전화통화를 하기 위해서는 ON/OFF HOOK, RING, 직류전류의 흐름 등의 신호 및 음성 자체의 전기신호가 회선(30)을 통해 전송되게 되는 바, 상기한 바와 같이 팁(TIP)선과 링(RING)선으로 구성되는 발란스드 라인을 통해 음성통신과 데이터통신을 동시에 수행하는 통신시스템에서는 하나의 회선을 통해 전송되는 음성신호와 데이터통신 신호가 동시에 전송될 때 상호간에 오율 또는 잡음으로 영향을 미치게 되는 문제가 발생하게 된다.
따라서, 상기한 통신시스템에서 음성신호와 데이터신호를 분리하기 위한 스플리터(21)는 인덕터와 캐패시터간의 결합으로 인한 필터링특성 즉, 음성신호대역인 4KHz대역까지의 주파수신호를 필터링하는 저역통과필터링 특성 조건을 만족시켜야 한다.
여기서, 상기 로우패스필터링수단의 등가회로로 인덕턴스(L)값은, 도 2에 예시된 바와 같이, 캐패시터(C1)를 단락(SHORT)하고, 이 인덕턴스값(L)은 팁선과 링선 사이를 측정하여 합성된다. 이 합성 인덕턴스(L)값은 통신회선에 스플리터(21)를 삽입함에 따른 삽입손실이 최소화되어야 하고 ON/OFF HOOK, RING, 직류전류의 중첩등과 같은 신호들이 가해져도 최적으로 설정된 값에 변화가 최소가 되도록 하여야 한다. 또한 평형도를 유지하기 위해서는 인덕터(L1)와 인덕터(L2)값의 차이가 최소가 되어야 한다.
그러나, 팁(TIP)선과 링(RING)선에 각각 결합되는 제 1인덕터(L1)와 제 2인덕터(L2)를 별개의 인덕터로 구성하는 경우는 조립된 상태에서 상호간의 일정 거리 유지가 불가능할 뿐 아니라, 물리적인 충격등으로 인해 제 1인덕터(L1)와 제 2인덕터(L2)간의 자기 결합도가 변화되어 최적으로 설정된 인덕턴스(L)값이 변하게 되고, 자기결합효과를 이용할 수 없어 같은 인덕턴스 값을 얻기 위하여 페라이트 코아에 더 많은 회수의 코일을 감아야 한다.
이에 따라 코일의 권선 수가 증가하게 되고, 이는 직류저항의 증가를 야기시켜 삽입손실이 증가하게 됨은 물론 직류중첩 특성이 악화되게 되는 문제를 일으키게 된다.
또한 별개의 페라이트 코아에 동일한 인덕턴스 값을 얻을 수 없어 발란스드라인의 평형도가 떨어지게 되는 문제가 발생하게 된다.
그리고, 상기한 인덕턴스(L)값의 변화는 캐패시터와의 결합에 따른 필터링특성을 변화시키게 되는 바, 스플리터(21)의 주파수필터링 특성에 변화가 생겨 음성대역신호를 정확하게 필터링하지 못하게 됨으로 인해, 예컨대 음성대역 신호를 데이터통신신호처리하거나 또는 데이터통신 신호를 음성대역신호로 처리하도록 경로제공을 수행하게 된다. 따라서, 결과적으로 통신서비스의 질 저하를 야기하게 되는 문제가 발생하게 된다.
이에, 도 2에는 발란스드 라인의 팁(TIP)선과 링(RING)선에 각각 결합되는 제 1인덕터(L1) 및 제 2인덕터(L2)를 하나의 형상으로 구현한 쌍 인덕터를 사용하고 있는 것으로 도 3를 참조한다.
도 3는 종래 쌍 인덕터 구성의 일예를 나타낸 분해사시도이다. 도 3에 도시된 바와 같이, PCB기판(200)의 전기라인상에 결합되는 종래 인덕터는 코일(120)을 쌍으로 감기 위한 보빈(220)과, 이 보빈(220)의 상측과 하측으로 보빈(220)을 둘러싸도록 구성되는 제 1 및 제 2페라이트코아(310,330) 및, 보빈(200)을 둘러싸도록 결합된 제 1 및 제 2페라이트코아(310,330)를 고정하기 위한 클램프(400)로 구성하게 된다.
그러나, 상기 인덕터의 경우에는 보빈에 코일을 감고, 코일이 감긴 2개의 보빈를 페라이트코아로 둘러싸도록 구성함으로써, 인덕터를 구성하는 자재비가 높아지고 생산공정이 복잡하게 됨은 물론, 이에 따라 그 소요시간이 길어지게 되어 결과적으로 이를 이용한 제품원가의 비용상승을 야기하는 문제가 있게 된다.
이와 같이 종래기술의 문제점을 해결하기 위해 본 고안은 페라이트 코아와 보빈을 사용하여 형성된 인덕터를 포함하고 이 인덕터에 캐패시터를 결합하여 음성신호와 데이터 신호의 대역신호를 필터링하기위한 ADSL/VDSL 겸용의 페라이트 코아를 이용한 쌍 인덕터를 구성함으로써, 필터링특성 유지할 수 있음은 물론, 동일한 보빈에 제 1코일과 제 2코일을 권취함으로써 쌍 인덕터를 구성하는 제 1인덕터와 제 2인덕터간의 자기결합효과에 따른 코일의 정전유도로 인한 삽입손실의 최소화하고, 그 구성의 간소화와 생산원가 절감의 효과를 얻을 수 있는 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터를 제공하는 것을 목적으로 한다.
본 고안은 상기한 목적을 달성하기 위한 것으로, 본 고안에 따른 페라이트 코아를 이용한 쌍 인덕터가 구비된 에이디에스엘 스플리터는, 링 신호 라인과 팁 신호라인으로 구성되는 발란스드 라인이 모뎀과 결합됨과 더불어, 상기 라인간에 결합되는 쌍인덕터와 캐패시터로 구성되는 소정 필터수단을 통해 상기 제 1라인과 제 2라인이 전화기와 결합되는 에이디에스엘(ADSL) 스플리터(500)에 있어서,
상기 필터수단에 구성되는 쌍 인덕터는 코일을 권취하기 위한 보빈(510)과,
상기 보빈(510)의 양 끝단 및 중앙 외주연에 제 1내지 제 2플랜지(523,525)가 에워싸도록 쌍을 이루는 페라이트 코아(502,504)와,
상기 페라이트 코아(502)의 제 1플랜지(523)와 제 2플랜지(525)간에 권취되고, 상기 발란스드 라인에 결합되도록 제 1코일(555) 및 제 2코일(555a)로 구성되는 스플리터(500)를 포함하고,
상기 스플리터(500)는 PCB기판(200)의 전기라인상에 배선을 통해 결합되는 다수의 인덕터를 내장한 보빈(420)을 갖는 제 1 및 제 2페라이트코아(502,504)와, 상기 제 1 및 제 2페라이트코아(502,504)을 둘러싸도록 케이싱하는 비닐 테이프(450)와, 양측에 배치된 콘덴서(460,462)로 구성하는 것을 특징으로 한다.
또한, 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터(500)는 상기 발란스드 라인의 양단간에 연결하는 제 3 및 제4 인덕터(L3,L4)와 제 2 캐패시터(C2), 제 5및 제 6인덕터(L5,L6)와 제 3캐패시터(C3)가 각각 병렬로 결합된 병렬동조회로(510)와,
상기 제 2캐패시터(C2)와 제 3캐패시터(C3)간이 각 라인에 대해 제 4 캐패시터(C4)와 제 5캐패시터(C5)가 각각 직렬로 결합되면서, 제 4캐패시터(C4)와 병렬로 제 5인덕터(L5)가 결합되고, 제 5캐패시터(C5)와 병렬로 제 6인덕터(L6)가 결합되어 구성된 직렬동조회로(510)로 구성된 것을 특징으로 한다.
또한, 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터(500)에서 상기 쌍 인덕터는 상기 페라이트 코아(502,504)는 코일(555,555a)을 권취하기 위한 롤(522,524)과, 이 롤(522,524)의 양 끝단이 보빈(510)내의 홀(514)에 지지되고 상기 보빈(510)의 외주연에 권취된 코일(555,555a)을 고정시키기 위한 제 1 내지 제 2플랜지(523,525)가 일체형으로 구성되는 것을 특징으로 한다.
또한, 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터(500)에서 상기 페라이트 코아(502,504)는 코일(555,555a)을 권취하기 위한 롤(522,524)과, 이 롤(522,524)의 양 끝단이 보빈(510)내의 홀(514)에 지지되고 상기 보빈(510)의 외주연에 권취된 코일(555,555a)을 고정시키기 위한 제 1 내지 제 2플랜지(523,525)가 일체형으로 구성되는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 고안에 따른 실시예를 설명하면 다음과 같이 더욱 명백히 이해될 수 있다.
도 4는 본 고안에 따른 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터(500)의 내부구성을 나타낸 회로도이다.
도 4에 도시된 바와 같이, 스플리터(500)는 회선(30)과 결합되는 발란스드 라인(Balanced line)에서 각 라인이 모뎀(22)으로 결합되면서, 각 라인의 양단간에 연결하는 제 3 및 제4 인덕터(L3,L4)와 제 2 캐패시터(C2), 제 5및 제 6인덕터(L5,L6)와 제 3캐패시터(C3)가 각각 병렬로 결합된다. 그리고, 이 제 2캐패시터(C2)와 제 3캐패시터(C3)간은 각 라인에 대해 제 4 캐패시터(C4)와 제 5캐패시터(C5)가 각각 직렬로 결합되면서, 제 4캐패시터(C4)와 병렬로 제 5인덕터(L5)가 결합되고, 제 5캐패시터(C5)와 병렬로 제 6인덕터(L6)가 결합되어 구성된다. 즉, 본 고안에 따른 스플리터(500)는 직렬동조회로와 병렬동조회로의 내부구성을 이루며, 상기 직렬동조회로는 2개의 코일L3, 와 L4 및 하나의 콘덴서 C2로 구성되어 300 Hz 내지 3.4 KHz 의 음성측 통과 대역을 형성하고, 상기 병렬동조회로는 2개의 코일L5, 와 L6 및 하나의 콘덴서 C5로 구성되어 이루어 25 KHz 내지 12 MHz 의 데이터측 통과대역을 형성하고, 상기 콘덴서 C3는 저지대역인 고주파 특성을 보완한다.
즉, 도 4에 의하면, 제 3인덕터(L3)와 제 4인덕터(L4) 및 제 2캐패시터(C2)의 결합으로 회선(30)으로부터 인가되는 신호에 대해 1차 필터링을 수행하고, 제 4인덕터(L4)와 제 5인덕터(L5) 및 제 3내지 제 5캐패시터(C3??C5)의 결합으로 상기 1차 필터링된 신호에 대해 2차 필터링을 수행함으로써, 회선(30)을 통해 수신되는 신호에서 0~4KHz대역의 신호를 필터링하여 전화기(24)로 송출하게 된다.
한편, 본 고안에 따른 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터(500)는 도 1의 MMP형 원형 코어와 본 고안에 따른 ECP 형 코어를 사용한 DC 전류 특성을 비교하면 다음의 결과를 얻을 수 있다.
DC 전류 특성의 중첩하는 경우 규격은 0 mA ~ 100 mA 범위내 모든 PSTN 선로의 전류가 존재하는 경우에도 DC전류의 중첩특성을 만족하여야 한다.
다음, 표 1에서 DC 전류 특성에서는 코일의 인덕턴스값을 규제하지는 않았으나, 회로 구성상 100 mA 전류를 흐르도록 하였을 때 5 mH ~ 4.2H 정도가 양호하며, DC 전류가 통전하였을때와 DC 전류가 통전하지 않을때의 변화가 적을 수록 그 특성이 양호함을 알수 있다. 즉 본 고안에 따른 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터(500)는 기존의 MMP형 원형 코어의 변동율이 14 % 이고, 본 고안에 따른 ECP 형 코어의 변동율은 9% 로 DC 전류 특성이 양호한 결과를 얻을 수 있다.
| 구분 No | 기존 MPP형 원형 코아 | 개선 ECP형 코아사용 | ||
| 무전류 | 100mA중첩 | 무전류 | 100mA중첩 | |
| 1 | 5.01 | 4.30 | 4.90 | 4.44 |
| 2 | 4.95 | 4.26 | 5.12 | 4.65 |
| 3 | 5.12 | 4.40 | 4.85 | 4.41 |
| 4 | 5.10 | 4.38 | 4.95 | 4.49 |
| 5 | 4.96 | 4.25 | 4.87 | 4.40 |
| 6 | 4.80 | 4.13 | 5.10 | 4.54 |
| 7 | 5.25 | 4.51 | 4.97 | 4.51 |
| 8 | 5.35 | 4.60 | 5.01 | 4.55 |
| 9 | 4.85 | 4.17 | 4.95 | 4.50 |
| 10 | 4.95 | 4.27 | 4.96 | 4.52 |
또한 본 고안에 따른 스플리터(500)는 MMP형 원형 코어와 본 고안에 따른 ECP 형 코어를 사용한 팁-링(Tip-Ring)간의 임피던스(단위 ohm) 는 12 MHz에서 측정한 경우 표 2에서 알수 있는 바와 같이 임피던스 특성이 개선됨을 알수 있다.
| 구분No | MPP형코아(기존) | ECP형코아(개선) |
| 1 | 1,050 | 5,140 |
| 2 | 980 | 4,980 |
| 3 | 1,120 | 5,230 |
| 4 | 1,150 | 5,340 |
| 5 | 910 | 5,260 |
| 6 | 930 | 5,340 |
| 7 | 950 | 5,240 |
| 8 | 920 | 5,140 |
| 9 | 980 | 5,060 |
| 10 | 1,100 | 5,120 |
또한 표 1의 티-링 간의 임피던스에 영향을 받는 손실을 표 3을 통하여 살펴 보면, ADSL/VDSL 의 전송속도에 영향을 주는 삽입손실로서 100 ohm 임피던스의 소스로서 0 ohm 으로 세팅한후 삽입손실을 12 MHz에서 측정하면( 단위 db), 전송속도가 늦어지지 않는 다음의 결과를 얻을 수 있다.
| 구분No | MPP형 코아사용 | ECP형 코아사용 |
| 1 | 0.40 | 0.08 |
| 2 | 0.43 | 0.09 |
| 3 | 0.38 | 0.08 |
| 4 | 0.36 | 0.08 |
| 5 | 0.45 | 0.08 |
| 6 | 0.45 | 0.08 |
| 7 | 0.43 | 0.08 |
| 8 | 0.45 | 0.08 |
| 9 | 0.42 | 0.08 |
| 10 | 0.39 | 0.08 |
표 1에서 여기에서 EP-7 코어는 규격이 요구하는 치수에 가장 근접하는 코어로 사용하는 겨우 전류 중첩이 80 mA 이상에서 포화하므로 사용될수 없다.
상기 표 1,2,3의 특성을 갖는 본 고안에 따른 스플리터(500)에 관하여 도 4를 참조하여 설명한다.
본 고안에 따른 ECP 형 코어를 사용한 스플리터(500)는 도 4에서와 같이 제 3인덕터(L3)와 제 4인덕터(L4), 또는 제 5인덕터(L5)와 제 6인덕터(L6)가 쌍을 이루는 인덕터(40)로 구현되어 구성되게 된다.
그러나, 상기 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터(500)에서 요구하는 필터링특성에 따라 팁선과 링선간에 결합되는 쌍인덕터(40)와, 이 쌍 인덕터(40)에 대해 병렬로 결합되는 캐패시터로 구성되는 필터수단을 다수개 결합하여 구성하는 것도 가능하다.
도 5는 도 4에 도시된 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터를 구성하는 쌍 인덕터의 결합구성을 나타낸 도면이다. 도 5에서, 상기 스플리터(500)는 PCB기판(200)의 전기라인상에 배선을 통해 결합되는 다수의 인덕터를 내장한 보빈(420)을 갖는 제 1 및 제 2페라이트코아(502,504)와, 상기 제 1 및 제 2페라이트코아(502,504)를 둘러싸도록 케이싱하는 비닐 테이프(450)와, 양측에 배치된 콘덴서(460,462)로 구성하게 된다. 또한 도 5에서와 같이, 상기 제 1 및 제 2페라이트코아(502,504)는 그 크기가 거의 동일하다.
실제로, 상기 제 1 및 제 2페라이트코아(502,504)가 보빈(420)을 사이에 두고 포갯을 경우 가로크기는 7.5 mm 내지 7.9 mm 로서 그 허용오차는 ± 0.2mm를 가지며, 세로크기는 9.8 mm 내지 10.3 mm 로서 그 허용오차는 ± 0.2mm를 가지며, 높이크기는 8.0 mm 내지 12.0 mm 로서 그 허용오차는 ± 0.2mm를 갖는다. 상기 제 1 및 제 2페라이트코아(502,504)의 바람직한 가로크기는 7.7 ± 0.15 mm 이고, 세로크기는 10.1 ± 0.15 mm 이고, 높이크기는 10.1 ± 0.15 mm 를 가진다.
도 6에 도시된 바와 같이 쌍 인덕터(500)는 이중의 상호 대향하는 롤(522,524)를 가진 페라이트 코아(502,504)와, 2단으로 권취하여 구성되는 코일(555,555a)을 가진 보빈(510)과, 상기 페라이트 코아(502,504)와 보빈(510)니 PCB 기판(200)상에 고정되도록 지지하는 핀(512)를 가진다.
여기서, 상기 페라이트 코아(502,504)는 코일(555,555a)을 권취하기 위한 롤(522,524)과, 이 롤(522,524)의 양 끝단이 보빈(510)내의 홀(514)에 지지되고 상기 보빈(510)의 외주연에 권취된 코일(555,555a)을 고정시키기 위한 제 1 내지 제 2플랜지(523,525)가 일체형으로 구성되고, 상기 제 1 내지 제 2플랜지(523,525)의 내측에는 권취된 코일(555)의 양단이 해당하는 핀(512)에 연결되도록 구성되게 된다.
즉, 페라이트 코아(502,504)를 구성하는 제 1플랜지와 제 2플랜지간의 롤(522,525)에는 각각 제 1코일(551)과 제 2코일(552)을 각각 권취하여 상기 보빈(420)과 함께 쌍 인덕터를 구성한다.
본 고안에 따른 쌍 인덕터를 적용하여 도 5에 도시된 바와 같은 스플리터(500)를 구성하는 경우, 상기 쌍 인덕터는 통상 소정의 PCB기판상에 설치되게 되는 바, 일반적으로 상기 쌍 인덕터를 소정의 케이스에 수납하여 PCB기판상에 납땜 결합하게 된다.
도 7은 도 5 및 도 6에 도시된 쌍 인덕터의 페라이트 코아(502,504)와 보빈(510)를 분해한 일예를 나타낸 도면이다.
도 7에 도시된 바와 같이, 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터(500)에서 쌍 인덕터(70)는 별도의 케이스 없이 횡방향으로 안착하는 페라이트 코아(502,504)와 보빈(510)를 조립하면서 PCB(200)에 안착되는 쌍 인덕터의 이탈을 방지한다.
또한, 페라이트 코아(502,504)를 구성하는 제 1플랜지와 제 2플랜지간의 롤(522,525)에는 각각 제 1코일(551)과 제 2코일(552)을 각각 권취하여 쌍 인덕터를 구성하되, 페라이트 코아(502,504)의 롤(522,524)에 권취된 제 1 및 제 2코일(555,555a)의 양단이 서로 교차함로 인해 인덕턴스값이 변화되는 것을 방지하도록 플랜지(523,525)을 통해 상기 제 1코일(555)은 제 1라인 즉, 팁(TIP)선과 결합되고, 제 2코일(555a)은 제 2라인 즉, 링(RING)선과 결합되게 된다.
따라서, 발란스드 라인에 결합되는 ADSL용 스플리터(500)에 구성되는 인덕터를 이중 페라이트 코아에 코일을 2단으로 권취하여 구성되는 쌍 인덕터로 구성함으써, 스플리터(500)의 구성을 간소화할 수 있음은 물론, 쌍 인덕터를 결합하여 구성함으로 인해 인덕턴스값이 안정화되어 안정된 스플리터의 특성을 유지할 수 있게 된다.
또한, 상기 ADSL 스플리터(500)에 구성되는 쌍인덕터는 단일 페라이트 코아에 결합되는 각 코일간의 자기결합특성을 활용할 수 있어 적은 권선수로 특정 인덕턴스값을 설정할 수 있음은 물론, 코일의 권선수가 감소됨으로 인해 코일에 의해 발생되는 직류저항을 감소시킬 수 있게 되고, 이에 따라 삽입손실을 최소화 할 수 있고 또 직류중첩효과도 향상시킬 수 있다.
또한, 발란스드 라인에 각각 단일 인덕터를 결합하는 구성에 비해 각 라인에 결합되는 인덕터간의 평형성 개선의 효과가 있게 되므로, 결과적으로 ADSL 스플리터의 특성을 향상시킬 수 있게 된다. 또한, 상기 ADSL 스플리터에 구성되는 쌍인덕터는 이중 페라이트 코아에 직접 코일을 권취하여 구성됨으로써, 및 쌍인덕터의 자재비 절감, 생산공정의 간소화와 생산시간의 단축으로 인해 결과적으로 스플리터(500)의 생산원가를 절감할 수 있게 된다.
한편, 본 고안은 상기 실시예에 한정되지 않고 본 고안의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시하는 것이 가능하다.
따라서 본 고안의 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터(500)에 의하면, 발란스드라인에 결합되는 에이디에스엘 스플리터)에 이중 드럼형상의 페라이트 코아에 코일을 2단으로 권취하여 구성되는 쌍 인덕터를 구성함으로써, 전화의 ON/OFF HOOK, RING, 직류전류의 중첩 등의 신호가 존재해도 이에 관계없이 스플리터의 필터링특성 유지, ADSL에 의한 데이터 통신과 전화통신을 하나의 가입자선으로 전송해도 충분한 데이터와 전화의 분리효과를 얻을 수 있고 스플리터(500)의 삽입손실을 최소화 할 수 있으며, 발란스드 라인의 평형도를 유지할 수 있음은 물론, 그 구성의 간소화와 생산원가 절감의 효과를 얻을 수 있게 된다.
도1은 종래 비대칭디지탈가입자라인(ADSL)시스템의 구성을 개략적으로 나타낸 시스템개요도.
도 2는 종래 쌍 인덕터 구성의 일예를 나타낸 분해사시도.
도 3은 본 고안에 따른 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터의 결합구조도.
도 4는 도 4의 ADSL/VDSL 겸용의 스플리터의 내부구성을 나타낸 회로도.
도 5는 본 고안에 따른 ECP 형 코어를 사용한 스플리터 구성의 일예를 나타낸 도면.
도 6는 도 5에 도시된 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터를 구성하는 쌍 인덕터의 구성을 나타낸 도면.
도 7은 도 5 및 도 6에 도시된 쌍 인덕터의 페라이트 코아와 보빈을 분해한 일예를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
450 : 비닐 테이프
460,462 : 콘덴서
500 : 스플리터
510 : 보빈
502 : 제 1페라이트 코아
504 : 제 2 페라이트 코아
522 : 제 1롤
524 : 제 2롤
523 : 제 1플랜지
525 : 제 2 플랜지
555 : 제 1코일
555a : 제 2코일
Claims (5)
- 링 신호 라인과 팁 신호라인으로 구성되는 발란스드 라인이 모뎀과 결합됨과 더불어, 상기 라인간에 결합되는 쌍인덕터와 캐패시터로 구성되는 소정 필터수단을 통해 상기 제 1라인과 제 2라인이 전화기와 결합되는 에이디에스엘(ADSL) 스플리터에 있어서,상기 필터수단에 구성되는 쌍 인덕터는 코일을 권취하기 위한 보빈(510)과,상기 보빈(510)의 양 끝단 및 중앙 외주연에 제 1내지 제 2플랜지(523,525)가 에워싸도록 쌍을 이루는 페라이트 코아(502,504)와,상기 페라이트 코아(502)의 제 1플랜지(523)와 제 2플랜지(525)간에 권취되고, 상기 발란스드 라인에 결합되도록 제 1코일(555) 및 제 2코일(555a)로 구성되는 스플리터(500)를 포함하고,상기 스플리터(500)는 PCB기판(200)의 전기라인상에 배선을 통해 결합되는 다수의 인덕터를 내장한 보빈(420)을 갖는 제 1 및 제 2페라이트코아(502,504)와, 상기 제 1 및 제 2페라이트코아(502,504)을 둘러싸도록 케이싱하는 비닐 테이프(450)와, 양측에 배치된 콘덴서(460,462)로 구성하는 것을 특징으로 하는 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터.
- 제 1항에 있어서,상기 발란스드 라인의 양단간에 연결하는 제 3 및 제4 인덕터(L3,L4)와 제 2 캐패시터(C2), 제 5및 제 6인덕터(L5,L6)와 제 3캐패시터(C3)가 각각 병렬로 결합된 병렬동조회로(510)와,상기 제 2캐패시터(C2)와 제 3캐패시터(C3)간이 각 라인에 대해 제 4 캐패시터(C4)와 제 5캐패시터(C5)가 각각 직렬로 결합되면서, 제 4캐패시터(C4)와 병렬로 제 5인덕터(L5)가 결합되고, 제 5캐패시터(C5)와 병렬로 제 6인덕터(L6)가 결합되어 구성된 직렬동조회로(510)로 하는 것을 특징으로 하는 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터.
- 제 1항에 있어서,상기 페라이트 코아(502,504)는 코일(555,555a)을 권취하기 위한 롤(522,524)과, 이 롤(522,524)의 양 끝단이 보빈(510)내의 홀(514)에 지지되고 상기 보빈(510)의 외주연에 권취된 코일(555,555a)을 고정시키기 위한 제 1 내지 제 2플랜지(523,525)가 일체형으로 구성된 것을 특징으로 하는 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터.
- 삭제
- 제 1항에 있어서,상기 제 1 및 제 2페라이트코아(502,504)가 보빈(420)을 사이에 두고 포갯을 경우 가로크기는 7.5 mm 내지 7.9 mm 로서 그 허용오차는 ± 0.2mm를 가지며, 세로크기는 9.8 mm 내지 10.3 mm 로서 그 허용오차는 ± 0.2mm를 가지며, 높이크기는 8.0 mm 내지 12.0 mm 로서 그 허용오차는 ± 0.2mm를 갖는 것을 특징으로 하는 페라이트 코아를 이용한 쌍 인덕터가 구비된 ADSL/VDSL 겸용의 스플리터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2005-0000956U KR200384024Y1 (ko) | 2005-01-12 | 2005-01-12 | 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 브이디에스엘 겸용의 스플리터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2005-0000956U KR200384024Y1 (ko) | 2005-01-12 | 2005-01-12 | 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 브이디에스엘 겸용의 스플리터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200384024Y1 true KR200384024Y1 (ko) | 2005-05-11 |
Family
ID=43685534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20-2005-0000956U KR200384024Y1 (ko) | 2005-01-12 | 2005-01-12 | 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 브이디에스엘 겸용의 스플리터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200384024Y1 (ko) |
-
2005
- 2005-01-12 KR KR20-2005-0000956U patent/KR200384024Y1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6694016B1 (en) | Odd-order low-pass POTS device microfilter | |
| US7057486B2 (en) | Controlled induction device and method of manufacturing | |
| US20040124958A1 (en) | Controlled inductance device and method | |
| US11615910B2 (en) | Transformer structure | |
| JPH07504556A (ja) | 一体化されたｅｍｉ／ｒｆｉフィルタ磁気装置 | |
| US7009482B2 (en) | Controlled inductance device and method | |
| US7457405B2 (en) | Enhanced low pass filter | |
| JP7214259B2 (ja) | ハイブリッド式インダクタンス装置 | |
| CN201311811Y (zh) | 一种共模滤波器 | |
| KR200384024Y1 (ko) | 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 브이디에스엘 겸용의 스플리터 | |
| US7110931B2 (en) | Advanced electronic signal conditioning assembly and method | |
| KR200199149Y1 (ko) | 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 폿스 스플리터 | |
| US6429762B1 (en) | Data communication isolation transformer with improved common-mode attenuation | |
| KR200217238Y1 (ko) | 자기차폐구조 이중드럼 페라이트 코아를 이용한 쌍인덕터가 구비된 에이디에스엘 폿스 스플리터 | |
| JP2006186620A (ja) | ラインフィルタ | |
| JP2007103647A (ja) | インダクタ、およびインダクタの製造方法、ならびにａｄｓｌスプリッタフィルタ回路 | |
| CN109690706A (zh) | 隔离变压器 | |
| TWI278877B (en) | Controlled inductance device and method | |
| US20040252825A1 (en) | Integrated coupled inductor xDSL POTS filter apparatus | |
| CN204834293U (zh) | 一种采用ltcc技术布线的网络变压器 | |
| CN101154963A (zh) | 具有低通滤波补偿电路的话音分离装置 | |
| AU752951B2 (en) | Safety isolating transformer | |
| US8155283B2 (en) | System, method, and apparatus for facilitating wideband audio over a coil-assisted digital subscriber line loop | |
| JP2003198728A (ja) | マルチ回線終端装置 | |
| JPS5919480Y2 (ja) | 広帯域変成器回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |