KR200199149Y1 - 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 폿스 스플리터 - Google Patents

이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 폿스 스플리터 Download PDF

Info

Publication number
KR200199149Y1
KR200199149Y1 KR2020000014234U KR20000014234U KR200199149Y1 KR 200199149 Y1 KR200199149 Y1 KR 200199149Y1 KR 2020000014234 U KR2020000014234 U KR 2020000014234U KR 20000014234 U KR20000014234 U KR 20000014234U KR 200199149 Y1 KR200199149 Y1 KR 200199149Y1
Authority
KR
South Korea
Prior art keywords
inductor
line
pair
coupled
ferrite core
Prior art date
Application number
KR2020000014234U
Other languages
English (en)
Inventor
원제혁
Original Assignee
모아통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모아통신주식회사 filed Critical 모아통신주식회사
Priority to KR2020000014234U priority Critical patent/KR200199149Y1/ko
Application granted granted Critical
Publication of KR200199149Y1 publication Critical patent/KR200199149Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/30—Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • H01F27/306—Fastening or mounting coils or windings on core, casing or other support
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2854—Wide area networks, e.g. public data networks
    • H04L12/2856—Access arrangements, e.g. Internet access
    • H04L12/2863—Arrangements for combining access network resources elements, e.g. channel bonding
    • H04L12/2867—Physical combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2229/00—Details of cathode ray tubes or electron beam tubes
    • H01J2229/70—Electron beam control outside the vessel
    • H01J2229/703—Electron beam control outside the vessel by magnetic fields
    • H01J2229/7031—Cores for field producing elements, e.g. ferrite

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters And Equalizers (AREA)

Abstract

본 고안은 제 1 및 제 2라인으로 구성되는 발란스드 라인상에 이중드럼 형상의 페라이트코아를 이용한 쌍 인덕터를 결합하고, 이 쌍 인덕터와 병렬로 캐패시터를 결합하여 소정 주파수대역신호를 필터링하도록 된 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된 에이디에스엘(ADSL) 폿스(POTS) 스플리터에 관한 것이다.
특히, 본 고안에 따른 이중드럼 페라이트코아를 이용한 쌍 인덕터가 구비된 에이디에스엘(ADSL) 폿스(POTS) 스플리터(60)는, 제 1라인(551)과 제 2라인(552)으로 구성되는 발란스드 라인이 모뎀(22)과 결합됨과 더불어, 상기 라인간에 결합되는 쌍인덕터(70)와 캐패시터(C)로 구성되는 소정 필터수단을 통해 상기 제 1라인(551)과 제 2라인(552)이 전화기(24)와 결합되는 에이디에스엘(ADSL) 폿스(POTS) 스플리터에 있어서, 상기 필터수단에 구성되는 쌍 인덕터(70)는 코일(55)을 권취하기 위한 롤(711)의 양 끝단 및 중앙 외주연에 제 1내지 제 3플랜지(712)가 구성되는 이중드럼 페라이트 코아(71)와, 상기 이중드럼 페라이트 코아(71)의 제 1플랜지와 제 2플랜지간에 권취되는 제 1코일(551) 및, 상기 이중드럼 페라이트 코아(71)의 제 2플랜지와 제 3플랜지간에 권취되는 제 2코일(552)로 구성되고, 상기 코일(55)은 상기 라인에 결합되도록 구성된 것을 특징으로 한다.

Description

이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된 에이디에스엘 폿스 스플리터{ADSL POTS Splitter consist of pair inductor made of dual drum ferrite core}
본 고안은 스플리터에 관한 것으로, 특히 제 1 및 제 2라인으로 구성되는 발란스드 라인상에 이중 드럼형상 페라이트 코아로 만들어진 쌍 인덕터를 결합하고, 이 쌍인덕터와 병렬로 캐패시터를 결합하여 소정 주파수대역신호를 필터링하도록 된 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된 에이디에스엘(ADSL) 폿스(POTS) 스플리터에 관한 것이다.
현재, 전화기는 음성통화수단으로서 그 사용이 증가함과 더불어 생활필수품으로 자리잡고 있으며, 최근에는 인터넷이 보편화되면서 보다 저렴하면서 고속으로 제공되는 정보전송서비스의 요구가 가중되고 있는 추세이다.
이에, 전화기를 통한 음성통화서비스를 제공하면서 동시에 고속의 데이터서비스를 저렴하게 수행할 수 있도록 된 비대칭 디지탈 가입자 라인(Asymmetric Digital Subscribe Line)시스템이 개발되어 보급되고 있다.
도1은 비대칭디지탈가입자라인(ADSL)시스템의 개략적인 구성을 나타낸 시스템개요도이다.
도1에 도시된 바와 같이 비대칭디지탈가입자시스템은 예컨대 인터넷망과 같은 데이터통신망(11)과 종래 전화통화서비스를 제공하는 PSTN망(12)으로부터 수신되는 신호를 망 스플리터(13)를 통해 하나의 회선(30)으로 전송하고, 또한 이후에 설명할 가입자시스템(20)으로부터 수신되는 신호를 주파수별로 분할하여 데이터통신망(11)과 PSTN(12)망으로 전송하는 서비스망시스템(10)과, 상기 서비스망시스템(10)으로부터 회선(30)을 통해 수신되는 신호를 주파수별로 분할하여 모뎀(22)과 전화기(24)로 전송하고, 또한 컴퓨터단말기(23)로부터 모뎀(22)을 통해 수신되는 신호와 전화기(24)로부터 수신되는 신호를 회선(30)을 통해 상기 서비스망시스템(10)으로 송출하게 된다.
예컨대, 상기 비대칭디지탈가입자라인(ADSL)시스템에서 데이터통신망(11)은 도2의 (A)에 도시된 바와 같은 주파수대역, 즉 송신주파수대역(가)인 30∼110KHz 주파수대역(UP STREAM)과, 수신주파수대역(나), 즉130∼1104KHz 주파수대역(DOWN STREAM)을 통해 데이터를 송수신하고, 상기 PSTN(12)망은 음성서비스망으로 도2의 (B)에 도시된 바와 같이 0∼4KHz 주파수대역을 통해 음성신호를 송수신하게 되는 바, 망 스플리터(13)와 가입자 스플리터(14)를 결합하는 회선(30)을 통해서는 도2의 (C)에 도시된 바와 같은 형태, 즉 0∼4KHz의 음성신호 주파수대역과, 30∼110KHz의 데이터 송신주파수대역 및, 130∼1104KHz의 데이터 수신주파수대역의 신호가 송수신되게 된다.
즉, 에이디에스엘(ADSL) 폿스(POTS) 가입자 스플리터(21: 통신시스템에서 일명 마이크로 필터(Micro Filter)로도 통용되며, 이하에서는 이를 총칭하여 스플리터라 칭함)는 회선(30)으로부터 인가되는 도2의 (C)와 같은 주파수대역 신호에서 음성신호대역 즉, 0∼4KHz주파수대역을 필터링하여 도2의 (B)와 같은 대역의 신호를 전화기(24)로 송출함과 더불어, 도2의 (A)와 같은 대역의 신호를 모뎀(22)으로 송출한다.
따라서, 상기 스플리터(21)는 소정 주파수 즉, 0∼4KHz를 필터링하기 위한 소정의 로우패스필터링수단이 구비되게 되는 바, 이는 일반적으로 도3의 (X)에 도시된 바와 같이 제 1라인 즉 팁(TIP)선에 삽입되는 제 1인덕터(L1)와 제 2라인 즉, 링(RING)선에 삽입되는 제 2인덕터(L2) 및, 이 제 1인덕터(L1)와 제 2인덕터(L2)에 병렬로 접속되는 캐패시터(C1)로 구성되게 된다. 여기서, 상기 제 1라인과 제 2라인은 회선(30)과 결합되는 라인이다.
한편, 통상적으로 전화통화를 하기 위해서는 ON/OFF HOOK, RING, 직류전류의 흐름 등의 신호 및 음성 자체의 전기신호가 회선을 통해 전송되게 되는 바, 상기한 바와 같이 팁(TIP)선과 링(RING)선으로 구성되는 발란스드 라인을 통해 음성통신과 데이터통신을 동시에 수행하는 통신시스템에서는 하나의 회선을 통해 전송되는 음성신호와 데이터통신 신호가 동시에 전송될 때 상호간에 오율 또는 잡음으로 영향을 미치게 되는 문제가 발생하게 된다.
따라서, 상기한 통신시스템에서 음성신호와 데이터신호를 분리하기 위한 스플리터는 도3의 (Y)에 도시된 바와 같이 인덕터와 캐패시터(C1)간의 결합으로 인한 필터링특성, 즉, 음성신호대역인 4KHz대역 까지의 주파수신호를 필터링하는 저역통과필터링 특성 조건을 만족시켜야 한다.
여기서, 상기 도3의 (Y)는 (X)에 도시된 로우패스필터링수단의 등가회로로서, 이 인덕턴스(L)값은 (X)에서 캐패시터(C1)를 단락(SHORT)하고 팁선과 링선사이를 측정한 합성 인덕턴스값으로, 이 합성 인덕턴스(L)값은 통신회선에 스플리터를 삽입함에 따른 삽입손실이 최소화되어야 하고 ON/OFF HOOK, RING, 직류전류의 중첩등과 같은 신호들이 가해져도 최적으로 설정된 값에 변화가 최소가 되도록 하여야 한다. 또한 평형도를 유지하기 위해서는 도3의 인덕터(L1)와 인덕터(L2)값의 차이가 최소가 되어야 한다.
그러나, 도3에서 팁(TIP)선과 링(RING)선에 각각 결합되는 제 1인덕터(L1)와 제 2인덕터(L2)를 별개의 인덕터로 구성하는 경우는 조립된 상태에서 상호간의 일정 거리 유지가 불가능할 뿐 아니라, 물리적인 충격등으로 인해 제 1인덕터(L1)와 제 2인덕터(L2)간의 자기 결합도가 변화되어 최적으로 설정된 인덕턴스(L)값이 변하게 되고, 자기결합효과를 이용할 수 없어 같은 인덕턴스값을 얻기 위하여 페라이트 코아에 더 많은 회수의 코일을 감아야 한다. 이에 따라 코일의 권선 수가 증가하게 되고, 이는 직류저항의 증가를 야기시켜 삽입손실이 증가하게 됨은 물론 직류중첩 특성이 악화되게 되는 문제를 일으키게 된다. 또한 별개의 페라이트 코아에 동일한 인덕턴스값을 얻을 수 없어 발란스드라인의 평형도가 떨어지게 되는 문제가 발생하게 된다.
그리고, 상기한 인덕턴스(L)값의 변화는 캐패시터와의 결합에 따른 필터링특성을 변화시키게 되는 바, 스플리터의 주파수필터링 특성에 변화가 생겨 음성대역신호를 정확하게 필터링하지 못하게 됨으로 인해, 예컨대 음성대역 신호를 데이터통신신호처리하거나 또는 데이터통신호를 음성대역신호로 처리하도록 경로제공을 수행하게 된다. 따라서, 결과적으로 통신서비스의 질 저하를 야기하게 되는 문제가 발생하게 된다.
이에, 종래에는 발란스드 라인의 팁(TIP)선과 링(RING)선에 각각 결합되는 제 1 및 제 2인덕터를 하나의 형상으로 구현한 쌍 인덕터를 사용하고 있는 바, 도4는 종래 쌍 인덕터 구성의 일예를 나타낸 분해사시도이다.
즉, 도4에 도시된 바와 같이, 발란스드 라인상에 결합되는 종래 인덕터는 코일(55)을 2단으로 감기 위한 보빈(52)과, 이 보빈(52)의 상측과 하측으로 보빈(52)을 둘러싸도록 구성되는 제 1 및 제 2페라이트코아(51,53) 및, 보빈(52)을 둘러싸도록 결합된 제 1 및 제 2페라이트코아(51,53)를 고정하기 위한 클램프(54)로 구성되게 되어, 도4의 (B)에 도시된 바와 같이 결합하여 구성하게 된다.
그러나, 상기 쌍 인덕터의 경우에는 보빈에 코일을 감고, 코일이 감긴 보빈의 내 외부를 페라이트코아로 둘러싸도록 구성함으로써, 쌍 인덕터를 구성하는 자재비가 높아지고 생산공정이 복잡하게 됨은 물론, 이에 따라 그 소요시간이 길어지게 되어 결과적으로 이를 이용한 제품원가의 비용상승을 야기하는 문제가 있게 된다.
이에, 본 발명은 상기한 사정을 감안하여 안출된 것으로, 발란스드 라인에 결합되는 에이디에스엘 폿스(POTS) 스플리터를 구현함에 있어 이중 드럼형태의 페라이트 코아에 제1 및 제 2코일을 각각 권취하여 구성되는 쌍인덕터를 발란스드 라인에 결합하고, 이 쌍인덕터와 병렬로 캐패시터를 결합하도록 구성함으로써, 장치의 소형화 및 생산공정의 간소화와 소요시간 감축으로 인한 원가절감의 효과를 얻을 수 있을 뿐만 아니라 스플리터로서의 성능을 향상시킬 수 있도록 된 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된 에이디에스엘(ADSL) 폿스(POTS) 스플리터를 제공함에 그 기술적 목적이 있다.
도1은 일반적인 비대칭디지탈가입자라인(ADSL)시스템의 구성을 개략적으로 나타낸 시스템개요도.
도2는 도1에 도시된 시스템의 신호 주파수대역을 나타낸 도면.
도3은 스플리터(21)에서 저역통과필터링 수행을 위한 회로구성(X)과 그 등가회로(Y)를 나타낸 도면.
도4는 종래 쌍 인덕터 구성의 일예를 나타낸 도면.
도5는 본 고안에 따른 에이디에스엘(ADSL) 폿스(POTS) 스플리터(60)의 회로구성을 나타낸 도면.
도6는 도5에 결합되는 쌍 인덕터(70)의 구성을 나타낸 도면.
도7과 도8은 도6에 도시된 쌍 인덕터(70)를 케이스에 결합시킨 일 예를 나타낸 분리사시도.
*** 도면의 주요 부분에 대한 부호의 설명***
60 : ADSL 폿스(POTS) 스플리터, 55 : 코일,
551 : 제 1코일, 552 : 제 2코일,
70 : 쌍 인덕터, 71 : 이중드럼 페라이트 코아,
711 : 롤, 712 : 플랜지,
713 : 홈.
상기 목적을 달성하기 위한 본 고안에 따른 이증드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된 에이디에스엘 폿스(POTS) 스플리터는, 제 1라인과 제 2라인으로 구성되는 발란스드 라인이 모뎀과 결합됨과 더불어, 상기 라인간에 결합되는 쌍인덕터와 캐패시터로 구성되는 소정 필터수단을 통해 상기 제 1라인과 제 2라인이 전화기와 결합되는 에이디에스엘(ADSL) 폿스(POTS) 스플리터에 있어서, 상기 필터수단에 구성되는 쌍 인덕터는 코일을 권취하기 위한 롤의 양 끝단 및 중앙 외주연에 제 1내지 제 3플랜지가 구성되는 이중드럼 페라이트 코아와, 상기 이중드럼 페라이트 코아의 제 1플랜지와 제 2플랜지간에 권취되는 제 1코일 및, 상기 이중드럼 페라이트 코아의 제 2플랜지와 제 3플랜지간에 권취되는 제 2코일로 구성되고, 상기 코일은 상기 라인에 결합되도록 구성된 것을 특징으로 한다.
또한, 상기 쌍 인덕터는 쌍 인덕터를 횡방향으로 안착하기 위한 사각형상의 지지판과, 이 지지판의 양측면에 상측으로 돌출되어 구성된 걸림돌기 및, 상기 지지판의 양 측면에 상기 코일의 양단과 결합되기 위한 각각의 핀이 결합되어 구성된 하부케이스와, 사각형상의 케이스로서 상기 하부케이스에 형성된 걸림돌기에 대응되는 양면 하부에 소정의 걸림홈이 형성되어 구성된 상부케이스로 구성되는 인덕터케이스에 내삽되어 상기 제 1라인 및 제 2라인상에 결합되는 것을 특징으로 한다.
또한, 상기 쌍 인덕터는 쌍 인덕터를 종방향으로 안착하기 위한 원통형상의 몸체와, 이 몸체의 내측면 양측으로 돌출되어 상기 인덕터를 지지하기 위한 걸림턱, 상기 몸체의 외측면 양측으로 돌출되어 상기 상부케이스를 접촉 지지하기 위한 걸림돌기, 상기 걸림돌기와 상기 몸체의 상측면에 코일의 경로를 안내하기 위한 가이드홈, 상기 걸림돌기의 돌기 끝단에 결합되어 상기 가이드홈을 통해 안내되는 코일과 결합하기 위한 결합핀으로 구성되는 하부케이스와, 열수축튜브로 구성된 원통형상의 케이스로서, 그 하부에 상기 하부케이스의 걸림돌기에 대응되는 소정의 걸림홈이 형성된 상부케이스로 구성되는 인덕터케이스에 내삽되어 상기 제 1라인과 제 2라인에 결합되는 것을 특징으로 한다.
즉, 상기한 바에 의하면, 발란스드라인에 결합되는 스플리터에 이중 드럼형상의 페라이트 코아에 코일을 2단으로 권취하여 구성되는 쌍 인덕터를 구성함으로써, 전화신호 즉 ON/OFF HOOK, RING, 직류전류의 중첩 등에 관계없이 스플리터의 필터링특성 유지의 효과를 얻을 수 있음은 물론, 동일한 페라이트 코아에 제 1코일과 제 2코일을 권취함으로써 쌍 인덕터를 구성하는 제 1인덕터와 제 2인덕터간의 자기결합효과에 따른 코일의 직류저항 감소로 인한 삽입손실의 최소화, 직류전류 중첩특성 향상 및 제 1인덕터와 제 2인덕터간의 인덕턴스값의 차이를 최소화함으로써 발란스드라인의 평형도 유지효과 그리고 그 구성의 간소화와 생산원가 절감의 효과를 얻을 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 고안에 따른 실시예를 설명한다.
도5는 본 고안에 따른 스플리터(60)의 내부구성을 나타낸 회로도이다.
도5에 도시된 바와 같이, 본 발명에 따른 스플리터(60)는 회선(30)과 결합되는 발란스드 라인(Balanced line)에서 각 라인이 모뎀(22)으로 결합되면서, 각 라인의 양단간에 낙뢰 등으로 인한 과전압보호를 위한 서지 옵서버(SA : Surge Absorber)와, 제 3 및 제4 인덕터(L3,L4)와 제 2 캐패시터(C2), 제 5및 제 6인덕터(L5,L6)와 제 3캐패시터(C3)가 각각 병렬로 결합된다. 그리고, 이 제 2캐패시터(C2)와 제 3캐패시터(C3)간은 각 라인에 대해 제 4 캐패시터(C4)와 제 5캐패시터(C5)가 각각 직렬로 결합되면서, 제 4캐패시터(C4)와 병렬로 제 5인덕터(L5)가 결합되고, 제 5캐패시터(C5)와 병렬로 제 6인덕터(L6)가 결합되어 구성된다.
즉, 도5에 의하면, 제 3인덕터(L3)와 제 4인덕터(L4) 및 제 2캐패시터(C2)의 결합으로 회선(30)으로부터 인가되는 신호에 대해 1차 필터링을 수행하고, 제 4인덕터(L4)와 제 5인덕터(L5) 및 제 3내지 제 5캐패시터(C3∼C5)의 결합으로 상기 1차 필터링된 신호에 대해 2차 필터링을 수행함으로써, 회선(30)을 통해 수신되는 도2의 (C)와 같은 신호에서 도2의 (B)와 같은 0∼4KHz대역의 신호를 필터링하여 전화기(24)로 송출하게 된다.
한편, 본 고안에 따른 스플리터(60)는 상기 도5에서 제 3인덕터(L3)와 제 4인덕터(L4), 또는 제 5인덕터(L5)와 제 6인덕터(L6)가 도6에 도시된 바와 같은 쌍인덕터(70)로 구현되어 구성되게 된다.
또한, 상기 스플리터(60)는 제 3인덕터(L3)와 제 4인덕터(L4)를 도6에 도시된 바와 같은 쌍 인덕터(70)로 구현하고, 이 쌍 인덕터(70)에 대해 제2캐패시터(C2)를 병렬로 결합하여 구성하는 것도 가능하다.
또한, 상기 스플리터(60)는 상기 에이디에스엘(ADSL) 시스템에서 요구하는 필터링특성에 따라 팁선과 링선간에 결합되는 쌍인덕터(70)와 이 쌍 인덕터(70)에 대해 병렬로 결합되는 캐패시터로 구성되는 필터수단을 다수개 결합하여 구성하는 것도 가능하다.
도6은 도5에 도시된 스플리터(60)를 구성하는 쌍 인덕터(70)의 구성을 나타낸 도면이다.
도6에 도시된 바와 같이 쌍 인덕터(70)는 이중 드럼형상의 페라이트 코아(71)에 코일(55)을 2단으로 권취하여 구성되게 된다.
여기서, 상기 페라이트 코아(71)는 코일(55)을 권취하기 위한 롤(711)과, 이 롤(711)의 양 끝단 및 중앙의 외주연에 권취된 코일(55)을 고정시키기 위한 제 1 내지 제 3플랜지(712)가 일체형으로 구성되어 이중 드럼형상으로 형성되고, 상기 제 1 내지 제 3플랜지(712)의 외측에는 권취된 코일(55)의 양단이 이송되는 경로를 제공하기 위한 소정의 홈(713)의 형성되도록 구성되게 된다.
즉, 페라이트 코아(71)를 구성하는 제 1플랜지와 제 2플랜지간의 롤(711)에는 제 1코일(551)을 권취하고, 제 2플랜지와 제 3플랜지간에는 제 2코일(552)을 각각 권취하여 쌍 인덕터를 구성하되, 페라이트 코아(71)의 롤(711)에 권취된 제 1 및 제 2코일(551,552)의 양단이 서로 교차함로 인해 인덕턴스값이 변화되는 것을 방지하도록 플랜지(712)에 형성된 홈(713)을 통해 상기 제 1코일(551)은 제 1라인 즉, 팁(TIP)선과 결합되고, 제 2코일(552)은 제 2라인 즉, 링(RING)선과 결합되게 된다.
즉, 본 고안에 따른 발란스드 라인상에 결합되는 스플리터는 상기한 구성으로 된 쌍 인덕터(70)를 도5의 제 3과 제 4인덕터, 또는 제 5와 제 6인덕터의 위치에 대응되도록 구성하여 실시할 수 있는 바, 이때 쌍 인덕터(70)의 각 코일(55)은 발란스드 라인의 팁(TIP) 또는 링(RING)선상에 결합되도록 구성된다.
또한, 본 고안에 따른 쌍 인덕터(70)를 적용하여 도5에 도시된 바와 같은 스플리터를 구성하는 경우, 각 인덕터를 직렬로 연결했을 때 직류저항이 25Ω이하가 되고, 최대 100mA의 직류전류가 흐를 때 상기 쌍 인덕터(70)의 인덕턴스값의 감소가 직류전류가 흐르지 않을 때에 비해 10%미만이 되도록 구성하는 것이 바람직하다.
한편, 상기 스플리터에 구성되는 상기 쌍 인덕터는 통상 소정의 PCB기판상에 설치되게 되는 바, 일반적으로 상기 쌍 인덕터를 소정의 케이스에 수납하여 PCB기판상에 납땜 결합하게 된다.
도7은 도6에 도시된 쌍 인덕터(70)를 케이스에 결합한 일 예를 나타낸 도면이다.
도7에서, 참조번호 81은 하부케이스이고, 82는 상부케이스로서, 하부케이스(81)는 도7에 도시된 바와 같이, 쌍 인덕터(70)를 횡방향으로 안착하기 위해 중앙부분이 오목한 라운드구조로 된 사각형상의 지지판(811)과, 이 지지판(811)에 안착되는 쌍 인덕터(70)의 이탈을 방지함과 더불어, 상기 상부케이스(82)와 결합하기 위해 지지판(811)의 양측면에 상측으로 돌설된 걸림돌기(812) 및, 상기 지지판(811)의 양측면에 결합되어 쌍 인덕터(70)에 권취된 제 1 및 제 2코일(551, 552)의 각 양단과 결합하기 위한 제 1내지 제 4결합핀(812)으로 구성된다.
그리고, 상기 상부케이스(82)는 상기 쌍 인덕터(70)를 수납하기 위한 사각케이스로, 이 상부케이스(82)는 상기 하부케이스(81)의 걸림돌기(812)에 대응되는 케이스의 하부 양면에 소정의 걸림홈(821)이 형성되어 구성되게 된다.
한편, 도8은 도6에 도시된 쌍 인덕터(70)를 케이스에 결합한 다른 일예를 나타낸 도면이다.
도8에서, 참조번호 91은 하부케이스이고, 92는 상부케이스로서, 하부케이스(91)는 도8에 도시된 바와 같이, 상기 인덕터(70)를 종방향으로 안착하기 위한 원통형상의 몸체(911)와, 이 몸체(911)의 내측면 양측으로 돌출되어 상기 쌍 인덕터(70)를 지지하기 위한 걸림턱(912), 상기 몸체(911)의 외측면 양측으로 돌출되어 상기 코일 연결용 결합핀설치를 위한 걸림돌기(913), 상기 걸림돌기(913)와 상기 몸체(911)의 상측면에 나란하게 형성되어 제 1코일(551)과 제 2코일(552)의 경로를 안내하기 위해 가이드홈(914), 상기 걸림돌기(913)의 돌기 끝단에 결합되어 상기 가이드홈(914)을 통해 안내되는 제 1 및 제 2코일(55)의 각 양단과 결합하기 위한 제 1내지 제 4결합핀(915) 및, 상기 몸체(911)의 하단에 구성되어 몸체(911)를 지지하기 위한 지지대(916)로 구성된다.
그리고, 상부케이스(92)는 종방향으로 상기 하부케이스(91)에 안착된 쌍 인덕터(70)를 보호하기 위한 원통형상의 케이스로서, 예컨대 열수축튜브를 사용하여 코일이 풀어짐을 방지하도록 구성됨과 더불어, 원통케이스의 하부에는 상기 하부케이스(91)의 걸림돌기(913)에 대응되는 걸림홈(921)이 형성되어 구성되게 된다.
따라서, 발란스드 라인에 결합되는 에이디에스엘용 스플리터에 구성되는 인덕터를 이중 드럼형상의 페라이트 코아에 코일을 2단으로 권취하여 구성되는 쌍 인덕터로 구성함으써, 스플리터의 구성을 간소화할 수 있음은 물론, 쌍 인덕터를 결합하여 구성함으로 인해 인덕턴스값이 안정화되어 안정된 스플리터 특성을 유지할 수 있게 된다.
또한, 상기 에이디에스엘 폿스(POTS) 스플리터에 구성되는 쌍인덕터는 단일 페라이트 코아에 결합되는 각 코일간의 자기결합특성을 활용할 수 있어 적은 권선수로 특정 인덕턴스값을 설정할 수 있음은 물론, 코일의 권선수가 감소됨으로 인해 코일에 의해 발생되는 직류저항을 감소시킬 수 있게 되고, 이에 따라 삽입손실을 최소화 할 수 있고 또 직류중첩효과도 향상시킬 수 있다.
또한, 발란스드 라인에 각각 단일 인덕터를 결합하는 구성에 비해 각 라인에 결합되는 인덕터간의 평형성 개선의 효과가 있게 되므로, 결과적으로 에이디에스엘 폿스(POTS) 스플리터의 특성을 향상시킬 수 있게 된다.
또한, 상기 에이디에스엘 폿스(POTS) 스플리터에 구성되는 쌍인덕터는 이중 드럼형상의 페라이트 코아에 직접 코일을 권취하여 구성됨으로써, 및 쌍인덕터의 자재비 절감, 생산공정의 간소화와 생산시간의 단축으로 인해 결과적으로 스플리터의 생산원가를 절감할 수 있게 된다.
한편, 본 고안은 상기 실시예에 한정되지 않고 본 고안의 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형 실시하는 것이 가능하다.
이상 설명한 바와 같이, 본 고안에 의하면, 발란스드라인에 결합되는 에이디에스엘 폿스(POTS) 스플리터에 이중 드럼형상의 페라이트 코아에 코일을 2단으로 권취하여 구성되는 쌍 인덕터를 구성함으로써, 전화의 ON/OFF HOOK, RING, 직류전류의 중첩 등의 신호가 존재해도 이에 관계없이 스플리터의 필터링특성 유지, ADSL에 의한 데이터 통신과 전화통신을 하나의 가입자선으로 전송해도 충분한 데이터와 전화의 분리효과를 얻을 수 있고 스플리터의 삽입손실을 최소화 할 수 있으며, 발란스드 라인의 평형도를 유지할 수 있음은 물론, 그 구성의 간소화와 생산원가 절감의 효과를 얻을 수 있게 된다.

Claims (5)

  1. 제 1라인과 제 2라인으로 구성되는 발란스드 라인이 모뎀과 결합됨과 더불어, 상기 라인간에 결합되는 쌍인덕터와 캐패시터로 구성되는 소정 필터수단을 통해 상기 제 1라인과 제 2라인이 전화기와 결합되는 에이디에스엘(ADSL) 폿스(POTS) 스플리터에 있어서,
    상기 필터수단에 구성되는 쌍 인덕터는 코일을 권취하기 위한 롤의 양 끝단 및 중앙 외주연에 제 1내지 제 3플랜지가 구성되는 이중드럼 페라이트 코아와,
    상기 이중드럼 페라이트 코아의 제 1플랜지와 제 2플랜지간에 권취되는 제 1코일 및,
    상기 이중드럼 페라이트 코아의 제 2플랜지와 제 3플랜지간에 권취되는 제 2코일로 구성되고,
    상기 코일은 상기 라인에 결합되도록 구성된 것을 특징으로 하는 이중드럼 페라이트코아를 이용한 쌍 인덕터가 구비된 에이디에스엘 폿스(POTS) 스플리터.
  2. 제 1항에 있어서,
    상기 에이디에스엘 폿스(POTS) 스플리터는 상기 쌍인덕터와 이 쌍인덕터에 대해 병렬로 결합되는 캐패시터로 구성되는 필터수단을 적어도 하나이상 결합하여 구성되는 것을 특징으로 하는 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된 에이디에스엘 폿스(POTS) 스플리터.
  3. 제 1항에 있어서,
    상기 쌍 인덕터는 페라이트 코아의 제 1내지 제3플랜지의 외측 일부에는 소정의 홈이 형성되어 구성된 것을 특징으로 하는 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된 에이디에스엘 폿스(POTS) 스플리터.
  4. 제 1항에 있어서,
    상기 쌍 인덕터는 쌍 인덕터를 횡방향으로 안착하기 위한 사각형상의 지지판과, 이 지지판의 양측면에 상측으로 돌출되어 구성된 걸림돌기 및, 상기 지지판의 양 측면에 상기 코일의 양단과 결합되기 위한 각각의 핀이 결합되어 구성된 하부케이스와,
    사각형상의 케이스로서 상기 하부케이스에 형성된 걸림돌기에 대응되는 양면 하부에 소정의 걸림홈이 형성되어 구성된 상부케이스로 구성되는 인덕터케이스에 내삽되어 상기 제 1라인과 제 2라인에 결합되는 것을 특징으로 하는 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된 에이디에스엘 폿스(POTS) 스플리터.
  5. 제 1항에 있어서,
    상기 쌍 인덕터는 쌍 인덕터를 종방향으로 안착하기 위한 원통형상의 몸체와, 이 몸체의 내측면 양측으로 돌출되어 상기 인덕터를 지지하기 위한 걸림턱, 상기 몸체의 외측면 양측으로 돌출되어 결합되는 걸림돌기, 상기 걸림돌기 와 상기 몸체의 상측면에 코일의 경로를 안내하기 위한 가이드홈 및, 상기 걸림돌기의 돌기 끝단에 결합되어 상기 가이드홈을 통해 안내되는 코일과 결합하기 위한 결합핀으로 구성되는 하부케이스와,
    열수축튜브로 구성된 원통형상의 케이스로서, 그 하부에 상기 하부케이스의 걸림돌기에 대응되는 소정의 걸림홈이 형성된 상부케이스로 구성되는 인덕터케이스에 내삽되어 상기 제 1라인과 제 2라인에 결합되는 것을 특징으로 하는 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된 에이디에스엘 폿스(POTS) 스플리터.
KR2020000014234U 2000-05-19 2000-05-19 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 폿스 스플리터 KR200199149Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020000014234U KR200199149Y1 (ko) 2000-05-19 2000-05-19 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 폿스 스플리터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020000014234U KR200199149Y1 (ko) 2000-05-19 2000-05-19 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 폿스 스플리터

Publications (1)

Publication Number Publication Date
KR200199149Y1 true KR200199149Y1 (ko) 2000-10-02

Family

ID=19657050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020000014234U KR200199149Y1 (ko) 2000-05-19 2000-05-19 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 폿스 스플리터

Country Status (1)

Country Link
KR (1) KR200199149Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049136A (ko) * 2002-12-05 2004-06-11 주식회사 이시텔레콤 브이디에스엘 시스템의 스프리터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049136A (ko) * 2002-12-05 2004-06-11 주식회사 이시텔레콤 브이디에스엘 시스템의 스프리터

Similar Documents

Publication Publication Date Title
US5528630A (en) Coupler for communication systems which utilize more than one frequency band
US6097262A (en) Transmission line impedance matching apparatus
US7109837B2 (en) Controlled inductance device and method
EP1615243A2 (en) Controlled inductance device and method
US7457405B2 (en) Enhanced low pass filter
JPH0574926B2 (ko)
EP1959525B1 (en) Connector including isolation of magnetic devices capable of handling high speed communications
US6339364B1 (en) RF choke with windings separated by a distance equal to the smaller core diameter
CN109920620B (zh) 一种消除静电干扰的共模扼流圈
KR200199149Y1 (ko) 이중드럼 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 폿스 스플리터
US7164331B2 (en) RF choke for cable system
JP2007336339A (ja) スプリッタ装置
US6429762B1 (en) Data communication isolation transformer with improved common-mode attenuation
JP3219586B2 (ja) ノーマルモード・コモンモード兼用チョークコイル
KR200384024Y1 (ko) 페라이트 코아를 이용한 쌍 인덕터가 구비된에이디에스엘 브이디에스엘 겸용의 스플리터
JP2002313641A (ja) コイル部品
KR200217238Y1 (ko) 자기차폐구조 이중드럼 페라이트 코아를 이용한 쌍인덕터가 구비된 에이디에스엘 폿스 스플리터
TWI278877B (en) Controlled inductance device and method
US20030043007A1 (en) Choke coil
WO2004027793A1 (en) Controlled inductance device and method
JP2007103647A (ja) インダクタ、およびインダクタの製造方法、ならびにａｄｓｌスプリッタフィルタ回路
CN206194501U (zh) 网络变压器组合线圈拓扑结构
US20030043996A1 (en) Magnetically activated electric filter apparatus
JP3204231B2 (ja) ラインフィルタ
KR100293039B1 (ko) 에이디에스엘 시스템의 스프리터

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050705

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee