KR200325210Y1 - 칩 엘이디 패키지용 금형 - Google Patents

칩 엘이디 패키지용 금형 Download PDF

Info

Publication number
KR200325210Y1
KR200325210Y1 KR20-2003-0018647U KR20030018647U KR200325210Y1 KR 200325210 Y1 KR200325210 Y1 KR 200325210Y1 KR 20030018647 U KR20030018647 U KR 20030018647U KR 200325210 Y1 KR200325210 Y1 KR 200325210Y1
Authority
KR
South Korea
Prior art keywords
mold
compound
led
upper mold
fixing
Prior art date
Application number
KR20-2003-0018647U
Other languages
English (en)
Inventor
김성구
Original Assignee
김성구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김성구 filed Critical 김성구
Priority to KR20-2003-0018647U priority Critical patent/KR200325210Y1/ko
Application granted granted Critical
Publication of KR200325210Y1 publication Critical patent/KR200325210Y1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 고안은 칩 엘이디(LED) 패키지용 금형에 관한 것으로, 금형의 일측에 형성되어 칩 엘이디(LED)를 패키지화하기 위하여 컴파운드(주물)를 주입하는 주입공과, 상기 금형의 일면에 일정 간격으로 형성된 복수의 격벽과, 상기 복수의 격벽들이 형성된 중앙 부위에 형성된 분리벽과, 상기 주입공을 통하여 주입된 컴파운드를 격벽 사이로 공급하는 공급로와, 상기 공급로를 형성하는 유도벽과, 상기 주입공의 대각선 방향에 형성되고 주입되는 컴파운드로 인하여 발생되는 에어를 외부로 취출하여 컴파운드의 주입이 용이하도록 하는 에어취출공과, 상기 금형의 좌우측 및 분리벽의 중앙 부분에 관통된 복수의 고정공을 포함하는 상부 금형; 상기 상부 금형과 마주하는 면에 컴파운드의 주입시에 발생하는 에어를 외부로 취출하는 라인이 복수로 형성된 에어취출라인과, 상기 상부 금형의 고정공과 동일한 위치에 형성된 고정공과, 상기 상부 금형의 에어취출공과 마주하는 면의 주위에 에어를 취출하는 공간부가 형성된 에어취출부를 포함하는 하부 금형; 및 상기 상부 금형과 하부 금형에 각각 형성된 고정공을 통하여 상부 금형과 하부 금형을 지지 및 고정하는 고정핀;이 포함되어 이루어지고, 상기 상부 금형과 하부 금형의 사이에 복수의 칩 엘이디가 적재된 리드 프레임이 삽입된 것인바, 상부 금형과 하부 금형 사이에 리드 프레임을 삽입하고 고정핀으로 고정된 금형을 계단식으로 복수로 적재하고, 적재된 금형의 상단에 가압용 보호 덮개를 적재하여 가압한 후에 상부 금형의 주입공을 통하여 순차적으로 컴파운드를 주입하는 것이다.

Description

칩 엘이디 패키지용 금형{Mold for Package of Chip Light Emitting Diode}
본 고안은 칩 엘이디(LED) 패키지용 금형에 관한 것으로, 더욱 상세하게는 칩 엘이디의 패키지를 제조하기 위한 일체형 금형에 관한 것이다.
반도체 산업의 발전과 더불어 LCD(액정표시장치) 및 칩 LED(발광소자) 산업이 유망산업으로 각광받고 있고, 이에 따른 생산설비 및 투자가 확대되고 있는 실정이다. 국내 칩 LED를 생산하는 대부분의 설비는 수입에 의존하고 있어 설비의 구입비용의 상승과 양산품의 생산기간이 길어지는 문제가 있었다.
종래 칩 LED의 제조공정은 몇 가지로 나뉘어지고, 이를 도 1을 참조하면 다음과 같다. 먼저, 칩 본딩(Chip Bonding) 공정(S1)으로 칩을 리드 프레임(Lead Frame)(또는 PCB)에 부착하는 공정이다. 이 공정에서는 에폭시 칩 본딩으로서 리드 프레임 위에 접착제(Epoxy) 등을 사용하여 칩을 리드 프레임에 접착시키는 것이다. 이외에도 공융(Eutectic) 칩 본딩이나 연납(Soft Solder) 칩 본딩 등이 적용된다.
다음은 와이어 본딩(Wire Bonding) 공정(S2)으로 칩 본딩이 완료되면 칩과 리드를 와이어로 연결하는 공정이다. 보편적으로 세금선(Extremely Fine Gold Wire)을 사용한다. 본딩하는 방식은 가열 및 가압하면서 연결하는 서모 컴프레션본딩(Thermo Compression Bonding)과, 상기 서모 컴프레션 본딩에 음파에너지를 이용하여 연결하는 서모 소닉 본딩(Thermo Sonic Bonding), 그리고 압력과 초음파 에너지로 연결하는 울트라 소닉 본딩(Ultra Sonic Bonding) 등이 있다.
그 다음은 몰딩(Molding) 공정(S3)으로 패키지 성형방법에 따라 트랜스퍼 몰딩방식과 캐스팅 몰딩방식이 사용된다. 트랜스퍼 몰딩방식은 몰드 프레스를 사용하여 충분한 압력과 열로 패키지를 형성하는 것으로, 이후 경화공정에서 경화성 수지를 경화시켜 패키지 성형을 완성한다. 캐스팅 몰딩방식은 일정한 모양의 용기(LED 공정에서는 몰드 컵이라 지칭함)에 경화성 수지를 부어 패키지를 형성하는 것이다.
그리고 트리밍(또는 절단) 공정(S4)으로 트리밍(Trimming) 공정은 패키지 리드를 커팅하는 것으로, 리드 타입 LED를 적용한다. 절단공정은 복수의 패키지를 각각의 LED로 분리하는 것으로, PCB 타입을 적용한다.
이와 같은 공정(S1)∼(S4)을 통하여 칩 LED를 제조함으로써 생산기간이 길어지고, 생산기간을 단축시키기 위해서는 대형의 고가 장비를 사용하여야 한다.
이와 같이 종래에 칩 LED를 제조하는 금형으로 조립형 트랜스퍼 금형이 주로 사용되었다. 조립형 트랜스퍼 금형은 리드프레임 LED를 구리 동판에 타발 금형을 이용하여 형상을 만들어 칩을 안착한 다음에 패키지 성형을 약 100톤의 프레스 압력과 열을 가하여 성형하는 방식이다. 이 조립형 금형의 경우에는 부분품의 누적공차와 PCB와 금형 사이의 공차가 매우 크게 작용하고, 성형된 제품의 성형각도와 제품과 금형 사이의 이형이 되지 않아 작업자가 물리적으로 힘을 가하여 탈착하는도중에 PCB가 찢어지는 문제점이 있었다.
더욱이 종래의 조립형 트랜스퍼 금형의 경우에 금형을 생산하는 공정으로 대략 19단계, 즉 금형 설계, 자재 구매, 밀링 가공, 열처리 가공, 1차 연삭 가공, 1차 방전 가공, 1차 와이어 방전 가공, 1차 치수 검사, 2차 연삭 가공, 2차 방전 가공, 3차 와이어 방전 가공, 연삭 치수 정삭 가공, 폴리싱 가공, 도금 가공, 완제품 검사서 작성, 부분품 조립, 금형 테스트, 금형 성적서 작성 및 금형 출하 등을 통하여 이루어진다. 이러한 종래의 금형은 복잡한 조립 및 체결방식이고, 수평 나열식으로 중량이 크며, 부분품 별로 제작 후에 조립하는 공정을 거쳐야 하고, 수동 가공 공정이며, 치수 공차가 커 조립 공차도 커지는 단점과, 전기 히터 바를 금형의 내부에 삽입하여 온도를 상승시키는 방식으로 전력소모가 많은 문제점이 있었다.
따라서 종래 방식은 수평적인 배열에 따라 설치 공간이 매우 넓게 요구되고 생산량에도 문제점이 많으며, 동시에 다수의 설비제어가 필요하여 제품의 불량률이 높았다.
본 고안은 상기와 같은 문제점을 해소하기 위한 것으로, 종래 여러 단계의 공정들을 1회의 공정으로 이루어질 수 있도록 새로운 방식의 금형과 제작설비를 제작하여 칩 LED의 생산기간을 단축시키고, 설비를 소형화하며, 별도의 복잡한 제어부를 삭제하여 생산품의 불량률을 최소화하고, 대량 생산뿐만 아니라 소량 생산이 가능한 맞춤형 설비를 구현한 칩 엘이디(LED) 패키지용 금형을 제공하기 위한 것이목적이다.
도 1은 종래 칩 엘이디 패키지의 제조공정을 나타낸 블록도,
도 2는 본 고안에 따른 칩 엘이디 패키지용 금형의 전체 구성도,
도 3은 본 고안에 따른 칩 엘이디 패키지용 상부 금형의 구성도,
도 4는 본 고안에 따른 칩 엘이디 패키지용 하부 금형의 구성도,
도 5는 본 고안에 따른 칩 엘이디 패키지용 금형의 결합상태를 나타낸 도면,
도 6은 본 고안에 따른 다른 실시예로서 복수의 금형을 적층하여 결합한 상태를 나타낸 도면,
도 7은 본 고안의 금형으로 칩 엘이디를 몰딩하여 패키지화하는 단계를 나타낸 흐름도.
♣ 도면의 주요부분에 대한 부호의 설명 ♣
10: 상부 금형 12: 주입공
14: 유도벽 16: 공급로
18: 격벽 20: 분리벽
21-25, 34-38: 고정공 26: 에어취출공
30: 하부 금형 32, 33: 에어취출라인
40: 에어취출부 50: 가압용 보호 덮개
60-62: 고정핀 70: 리드 프레임
100: 가압 프레스 200: 받침대
본 고안은 상기의 목적을 위하여, 금형의 일측에 형성되어 칩 엘이디(LED)를 패키지화하기 위하여 컴파운드(주물)를 주입하는 주입공과, 상기 금형의 일면에 일정 간격으로 형성된 복수의 격벽과, 상기 격벽들이 형성된 중앙 부위에 형성된 분리벽과, 상기 주입공을 통하여 주입된 컴파운드를 격벽 사이로 공급하는 공급로와, 상기 공급로를 형성하는 유도벽과, 상기 주입공의 대각선 방향에 형성되고 주입되는 컴파운드로 인하여 발생되는 에어를 외부로 취출하여 컴파운드의 주입이 용이하도록 하는 에어취출공과, 상기 금형의 좌우측 및 분리벽의 중앙 부분에 관통된 복수의 고정공을 포함하는 상부 금형; 상기 상부 금형과 마주하는 면에 컴파운드의 주입시에 발생하는 에어를 외부로 취출하는 라인이 복수로 형성된 에어취출라인과, 상기 상부 금형의 고정공과 동일한 위치에 형성된 고정공과, 상기 상부 금형의 에어취출공과 마주하는 면의 주위에 에어를 취출하는 공간부가 형성된 에어취출부를 포함하는 하부 금형; 및 상기 상부 금형과 하부 금형에 각각 형성된 고정공을 통하여 상부 금형과 하부 금형을 지지 및 고정하는 고정핀;이 포함되어 이루어지고, 상기 상부 금형과 하부 금형의 사이에 복수의 칩 엘이디가 적재된 리드 프레임이 삽입되는 칩 엘이디(LED) 패키지용 금형을 제공한 것이 특징이다.
이하 첨부된 도면을 참조하면서 본 고안에 관하여 상세하게 설명하면 다음과 같다.
도 2는 본 고안에 따른 칩 엘이디 패키지용 금형의 전체 구성도이고, 도 3은상부 금형을 나타낸 것이며, 도 4는 하부 금형의 구성도이다.
먼저, 본 고안의 칩 LED 패키지용 금형은은 상부 금형과 하부 금형으로 나뉘어진다. 상기 상부 금형 및 하부 금형의 사이에는 복수의 칩 엘이디가 적재된 리드 프레임이 삽입되고, 상기 상부 금형과 하부 금형에 각각 형성된 고정공을 통하여 상부 금형과 하부 금형을 지지 및 고정하는 고정핀을 포함한다.
상기 상부 금형(10)은 직사각의 육면체로 구성되고, 일측면이 칩 LED가 적재된 리드 프레임을 패키지화하기 위한 형태로 구성되어 있다.
이러한 상부 금형(10)의 일측, 즉 모서리 부분에는 주입공(12)이 형성되어 있다. 주입공(12)은 칩 LED를 패키지화하기 위한 컴파운드(Compound; 주물)를 주입하는 부분이다. 주입공(12)은 상부 금형(10)의 상단(금형의 형태가 없는 부분)에서 하단으로 갈수록 테이퍼(taper)진 형태를 갖는다. 이는 컴파운드의 주입이 용이하도록 함과 동시에 주입수단이 주입공(12)에 잘 결합되도록 하기 위한 것이다. 상부 금형(10)의 주입공(12)은 필요에 따라 하나 이상으로 형성하는 것도 좋다.
격벽(18)은 상부 금형(10)의 일면에 일정 간격으로 형성된 것으로, 리드 프레임에 적재된 칩 LED 열이 격벽(18) 사이에 삽입되도록 하는 것이 바람직하다. 격벽(18) 사이는 일정 간격을 유지하되, 격벽(18)은 하부로부터 상부로 갈수록 넓어지게 경사져 있다. 이는 칩 LED의 패키지화되는 표면이 사다리꼴의 형상을 갖도록 하기 위한 것이다. 따라서, 칩 LED의 표면의 형상에 따라 격벽(18)의 형상도 달라질 수 있다. 격벽(18)은 금형에 따라 복수로 배열될 수 있다.
그리고 복수로 배열된 격벽(18)들의 중앙 부위에 분리벽(20)이 형성된다. 분리벽(20)은 금형의 가운데 소정의 면적을 갖도록 하여 하부 금형(30)과 맞닿도록 하고, 상부 금형(10)과 하부 금형(30)이 고정되도록 하기 위한 것이다. 따라서, 분리벽(20)에는 하나 이상의 고정공(22-24)이 형성되어 있다. 고정공(22-24)은 하나 이상으로 형성하되, 바람직하게는 3개의 고정공(22-24)을 갖는 것이 좋다.
공급로(16)는 상기 주입공(12)을 통하여 주입된 컴파운드를 격벽(18)들 사이로 또는 격벽(18)들의 외주로 공급하는 통로로서, 유도벽(14) 내에 형성된다. 유도벽(14)은 컴파운드가 주입되는 통로를 형성하면서 컴파운드가 금형의 외부로 유출되는 것을 방지하는 기능을 포함하고 있다.
에어취출공(26)은 상부 금형(10)의 타측, 즉 상기 주입공(12)의 대각선 방향에 형성되고, 주입공(12)으로부터 주입되는 컴파운드로 인하여 격벽(18) 및 공급로(16)에 존재하는 에어를 외부로 취출하여 컴파운드의 주입이 용이하도록 하는 것이다.
에어취출공(26)은 주입공(12)과 동일한 크기와 형상으로 관통되어 있지만, 필요에 따라 관통되는 크기와 형상을 크게 또는 작게 할 수 있다. 또한, 에어취출공(26)의 위치를 변화시킬 수도 있다.
상부 금형의 좌측 및 우측의 중앙에 상기 분리벽(20)의 고정공(22-24)과 동일한 크기의 고정공(21, 25)이 형성되어 있다. 이 고정공(21, 25)은 분리벽(20)에 형성된 고정공(22-24)과 같이 고정핀(60-62)을 삽입하여 상부 금형(10)과 하부 금형(30)을 일체로 지지하거나 고정하는 역할을 하는 것이다.
이와 같이 상부 금형(10)은 칩 LED의 크기와 형상 그리고 생산량에 따라 격벽(18)의 간격 및 수를 증감하여 설계할 수 있다.
다음은 하부 금형(30)에 관하여 설명하면, 먼저, 하부 금형(30)에는 상부 금형(10)과 마주하는 면에 복수의 에어취출라인(32, 33)이 형성되어 있는데, 에어취출라인(32, 33)은 상부 금형(10)의 주입공(12)으로부터 주입된 컴파운드가 공급로(16) 및 격벽(18)을 따라 주입될 때에 공급로(16) 및 격벽(18) 사이에 형성되는 에어를 배출하기 위한 라인이다. 에어취출라인(32, 33)은 격벽(18)과 직각으로 형성되는 것이 바람직하다. 도면에서는 2개의 에어취출라인(32, 33)이 형성되어 있지만, 필요에 따라 하나 또는 2개 이상으로 형성할 수 있다. 에어취출라인(32, 33)은 컴파운드의 주입에 의한 에어를 용이하게 취출할 수 있을 정도의 폭과 깊이로 형성하는 것이 바람직하다.
하부 금형(30)에는 상기 상부 금형(10)의 고정공(21-25)과 동일한 위치에 각각 동일한 고정공(34-38)이 형성되어 있다.
에어취출부(40)는 상기 상부 금형(10)의 에어취출공(26)과 마주하는 면의 주위에 에어를 취출하는 공간부가 형성되어 있다. 에어취출부(40)는 컴파운드의 주입으로 공급로(16) 및 격벽(18)을 통하여 에어취출공(26)으로 에어가 용이하게 배출되도록 하기 위한 배출공간이다. 에어취출부(40)는 에어가 용이하게 배출될 수 있도록 하는 적정의 공간 및 형상을 갖는 것이 바람직하다.
상기 상부 금형(10)과 하부 금형(30)에 각각 동일한 위치에 동일한 개수로 형성된 고정공(21-25, 34-38)에는 상부 금형(10)과 하부 금형(30)을 지지하고 고정하기 위하여 고정핀(60-62)이 결합된다. 고정핀(60-62)은 고정공(21-25, 34-38)과의 밀접하게 삽입되는 것이 좋다.
상기 고정공(21-25, 34-38)에는 고정핀(60-62)이 각각 삽입되는 것이지만, 작업의 효율성을 감안하여 최소한 3개 이상을 삽입하여 고정하는 것이 바람직하다. 즉 상부 금형(10)과 하부 금형(30)이 단단하게 고정되도록 하거나 금형으로 주입된 컴파운드가 칩 LED에 정밀하게 패키징되도록 하기 위하여 삼각형의 형태(예를 들어, 좌측 또는 우측의 고정공과 중앙의 고정공 중에서 2개)로 삽입하여 고정하거나, 일렬 형태(예를 들어, 좌측 및 우측의 고정공과 중앙의 가운데 고정공, 또는 중앙의 고정공의 모두)로 삽입하여 고정하는 것이 좋다.
한편, 상기 상부 금형(10)과 하부 금형(30)의 사이에 복수의 칩 엘이디가 적재된 리드 프레임(70)이 삽입되는데, 리드 프레임(70)에는 복수의 칩 LED가 적재되어 접착제 등으로 고정되어 있다. 이는 도 5의 칩 엘이디 패키지용 금형의 결합상태를 나타낸 도면을 참조하면 알 수 있다.
또한, 상기 상부 금형(10)과 하부 금형(30)이 결합된 상태에서 상부 금형(10)의 상단으로부터 소정의 압력으로 가압하기 위하여 가압 프레스(100)의 가압력을 전달하는 가압용 보호 덮개(50)가 구성된다. 가압용 보호 덮개(50)는 상부 금형(10)에 직접 가압 프레스(100)가 가압되지 않도록 하여 상부 금형(10)을 보호하고 가압 프레스의 가압력을 금형 전체에 골고루 가해지도록 하는 것이다.
도 6은 상부 금형(10)과 하부 금형(30) 사이에 리드 프레임(70)을 삽입하고 고정핀(60-62)으로 고정된 금형을 계단식으로 복수로 적재한 상태를 나타낸 것이다. 계단식으로 복수로 적재된 금형의 상단에는 가압용 보호 덮개(50)를 적재하여 가압한 후에 상부 금형(10)의 주입공(12)을 통하여 순차적으로 컴파운드를 주입하는 것이다.
상기 상부 금형(10) 및 하부 금형(30)의 적재 단수는 2단 이상 30단 이내로 하는 것이 바람지하지만, 필요에 따라 30단 이상으로 적재할 수도 있을 것이다.
상기 계단식으로 적재된 금형이 가압 프레스(100)에 의하여 가압된 상태에서 한 쪽 방향으로 기울어지지 않도록 적재된 금형의 좌측에는 계단식 받침대(200)를 구성하는 것이 좋다. 계단식 받침대(200)는 금형이 적재되는 단수에 따라 구성되는 것이 바람직하고, 정해진 단수에 적합한 받침대를 구성하거나 해당하는 단수에 적절하게 조립식으로 구성할 수도 있다.
상기 본 고안의 일체형 금형은 금형 사이에 자연 이형이 가능하도록 설계하였고, 무체결 방식으로 재질의 온도 변화를 감소시키기 위하여 장시간동안 소재를 상온에서 방지한 후에 가공하는 특수 열처리 공법을 적용하였다. 즉 소재의 성질 제거를 위하여 자연 온도 및 산화방지를 하였고, 고온 진공의 열처리(1,280℃) 및 액화 질소 열처리(－195℃)를 실시하였다. 더욱이 패키지의 형상부 및 PCB와 금형과의 이형이 용이하도록 연삭 공정 작업시에 각 공동부(cavity)의 형상 조도를 가공할 때에 폴리싱 작업과 치수 가공 작업을 기계적인 방법으로 가공하였다.
이와 같이 구성된 본 고안의 칩 엘이디(LED) 패키지 금형을 이용하여 칩 엘이디(LED)를 패키지화하는 공정을 도 7의 흐름도를 참조하여 설명한다.
먼저, 상부 금형(10)과 하부 금형(30)을 각각 준비한다(S11).
상기 상부 금형(10) 및 하부 금형(30)의 사이에 와이어 본딩(Wire Bonding) 및 다이 본딩(Die Bonding)이 완료된 칩 엘이디가 적재된 리드 프레임(70)을 삽입하여 적층한다(S12). 금형에 안착된 리드 프레임(70)을 오븐에서 약 80℃로 1시간동안 예열한 후에 프레스를 열 히터 송풍방식으로 가열한다. 이때, 적층한 후에 상부 금형(10) 및 하부 금형(30)에 형성된 고정공(21-25, 34-38)을 통하여 고정핀(60-62)을 삽입하여 고정시킨다. 그리고 상부 금형(10)의 상단에 가압용 보호 덮개(50)를 적층한다(S13). 가압용 보호 덮개(50)에도 고정공이 형성되어 있어 고정핀으로 고정시킬 수 있다.
다음으로, 가압용 보호 덮개(50)의 상단에 가압 프레스(100)로 일정의 압력으로 가압한다(S14). 여기에서 가압 프레스(100)로 가압하는 압력은 기본적으로 상부 금형 및 하부 금형의 적층 단수가 1세트일 경우에 대략 0.8∼1톤이 가해진다. 그리고 상부 금형 및 하부 금형의 적층 단수가 10세트일 경우에 대략 10∼15톤이 가해지고, 상부 금형 및 하부 금형의 적층 단수가 20세트일 경우에는 18∼20톤이 가해진다.
상기 상부 금형 및 하부 금형의 단수가 15세트 이상이 되면 계단식 받침대(200)를 적용함으로서 가압 프레스(100)의 가압에 의하여 금형이 한 쪽 방향으로 기울어지는 것을 방지하고 금형에 일정한 압력이 가해지도록 한다.
이와 같이 금형이 고정된 후에 상부 금형의 주입공(12)을 통하여 컴파운드를 주입한다(S15). 상기 상부 금형과 하부 금형이 2단 이상으로 적층된 상태에서는 도 6과 같이 계단식으로 금형이 적층되므로 최상단 금형의 주입공을 통하여 컴파운드가 주입된 후에 주입이 완료되면, 다음 하단의 주입공에 컴파운드를 주입한다. 따라서, 상단으로부터 하단으로 주입공을 통하여 컴파운드를 주입한다. 필요에 따라서 하단으로부터 상단으로 주입할 수도 있을 것이다. 상기 주입공을 통하여 주입되는 컴파운드는 액상의 실리콘으로 약 2.5∼3cc를 주입하고, 주입이 완료되면 에어취출공을 통하여 컴파운드 액이 유출되는지의 여부를 확인한다.
컴파운드의 주입이 완료되면 리드 프레임(70)을 취출한다(S16). 즉 가압 프레스의 가압 작동을 중지시키고 가압용 보호 덮개(50)를 벗겨낸 다음에 상부 금형과 하부 금형 사이에서 리드 프레임을 분리하여 취출한다. 이때, 컴파운드의 주입이 완료된 후에 리드 프레임의 소결상태를 확인한 후에 리드 프레임을 취출하는 것이 바람직하다.
다음으로 금형으로부터 취출된 리드 프레임을 절단 및 가공하여 칩 LED를 패키징한다(S17). 그리고 사용한 금형은 세척 후에 금형 보관함에 대기토록 한다. 금형의 부식을 방지하기 위하여 온도와 습도를 적절히 관리하는 것이 좋다.
본 고안은 상부 금형 및 하부 금형의 일체형 구조의 금형으로, 수직 계단식으로 초경량이고, 제조 공정은 13단계로서 종래의 1차 방전 가공, 1차 와이어 방전 가공, 1차 치수 검사, 2차 연삭 가공, 폴리싱 가공, 부분품 조립을 삭제하였다. 그리고 기계식 가공 공정으로 폴리싱을 하고, 치수 공차를 최소화하여 조립 누적 공차를 없앴다.
이와 같이 본 고안의 금형은 소형화 및 경량화가 가능한 것으로, 정밀한 금형을 제작할 수 있고, 볼트 등을 체결하지 않는 무체결 형태의 금형이다. 특히 가공에 의한 조립 공차를 제거하고, 특히 제품의 제작공정을 현저하게 감소시킨 것이다.
더욱이 본 고안의 금형은 단순히 합성수지 사출성형 제품에만 한정되지 않고, 합성수지의 중공성형 및 반응이 동반되는 합성수지 사출성형(Reactive Injection Molding), 금속 주물성형 및 세라믹성형에도 동일하게 적용될 수 있다.
또한, 본 고안의 금형을 적용한 제품으로 칩 LED를 포함하여 영상 송출 및 정보 전달용 등으로 사용되는 적외선 다이오드나 블루 및 화이트 램프 등이 있다.
상술한 바와 같이 본 고안의 칩 엘이디(LED) 패키지용 금형은 상부 금형, 하부 금형, 가압용 보호 덮개, 고정핀 등으로 구성된 것인바, 종래 여러 단계의 공정들을 1회의 공정으로 이루어질 수 있도록 새로운 방식의 금형과 제작설비를 제작하여 칩 LED의 생산기간을 단축시키고, 설비를 소형화하며, 별도의 복잡한 제어부를 삭제하여 생산품의 불량률을 최소화한 것이다.
또한, 본 고안은 금형 제품의 생산에 따른 생산성 향상 및 생산원가를 절감한 효과를 갖는 것으로, 상술한 실시예에만 한정되지 않고, 당업자가 용이하게 변경, 첨삭 또는 치환할 수 있을 것이다.

Claims (6)

  1. 금형의 일측에 형성되어 칩 엘이디(LED)를 패키지화하기 위하여 컴파운드(주물)를 주입하는 주입공과,
    상기 금형의 일면에 일정 간격으로 형성된 복수의 격벽과,
    상기 복수의 격벽들이 형성된 중앙 부위에 형성된 분리벽과,
    상기 주입공을 통하여 주입된 컴파운드를 격벽 사이로 공급하는 공급로와,
    상기 공급로를 형성하는 유도벽과,
    상기 주입공의 대각선 방향에 형성되고 주입되는 컴파운드로 인하여 발생되는 에어를 외부로 취출하여 컴파운드의 주입이 용이하도록 하는 에어취출공과,
    상기 금형의 좌우측 및 분리벽의 중앙 부분에 관통된 복수의 고정공을 포함하는 상부 금형;
    상기 상부 금형과 마주하는 면에 컴파운드의 주입시에 발생하는 에어를 외부로 취출하는 라인이 복수로 형성된 에어취출라인과,
    상기 상부 금형의 고정공과 동일한 위치에 형성된 고정공과,
    상기 상부 금형의 에어취출공과 마주하는 면의 주위에 에어를 취출하는 공간부가 형성된 에어취출부를 포함하는 하부 금형; 및
    상기 상부 금형과 하부 금형에 각각 형성된 고정공을 통하여 상부 금형과 하부 금형을 지지 및 고정하는 고정핀;이 포함되어 이루어지고,
    상기 상부 금형과 하부 금형의 사이에 복수의 칩 엘이디가 적재된 리드 프레임이 삽입되는 것을 특징으로 하는 칩 엘이디(LED) 패키지용 금형.
  2. 제1항에 있어서, 상기 상부 금형을 가압하기 위하여 가압 프레스의 가압력을 전달하는 가압용 보호 덮개를 더 포함하는 칩 엘이디(LED) 패키지용 금형.
  3. 제1항에 있어서, 상기 상부 금형과 하부 금형 사이에 리드 프레임을 삽입하고 고정핀으로 고정된 금형을 계단식으로 복수로 적재하고, 적재된 금형의 상단에 가압용 보호 덮개를 적재하여 가압한 후에 상부 금형의 주입공을 통하여 순차적으로 컴파운드를 주입하는 칩 엘이디(LED) 패키지용 금형.
  4. 제3항에 있어서, 상기 상부 금형 및 하부 금형의 적재 단수는 2단∼30단인 것을 특징으로 하는 칩 엘이디(LED) 패키지용 금형.
  5. 제3항에 있어서, 상기 계단식으로 적재된 금형이 가압 프레스에 의하여 가압된 상태에서 한 쪽 방향으로 기울어지지 않도록 계단식 받침대를 구성한 것을 특징으로 하는 칩 엘이디(LED) 패키지용 금형.
  6. 제1항에 있어서, 상기 고정공에 삽입되는 고정핀을 3개 이상으로 삽입한 것을 특징으로 하는 칩 엘이디(LED) 패키지용 금형.
KR20-2003-0018647U 2003-06-13 2003-06-13 칩 엘이디 패키지용 금형 KR200325210Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2003-0018647U KR200325210Y1 (ko) 2003-06-13 2003-06-13 칩 엘이디 패키지용 금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2003-0018647U KR200325210Y1 (ko) 2003-06-13 2003-06-13 칩 엘이디 패키지용 금형

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030038219A Division KR100421399B1 (ko) 2003-06-13 2003-06-13 칩 엘이디 패키징 방법 및 그 금형 시스템

Publications (1)

Publication Number Publication Date
KR200325210Y1 true KR200325210Y1 (ko) 2003-09-02

Family

ID=49414193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2003-0018647U KR200325210Y1 (ko) 2003-06-13 2003-06-13 칩 엘이디 패키지용 금형

Country Status (1)

Country Link
KR (1) KR200325210Y1 (ko)

Similar Documents

Publication Publication Date Title
US6617786B1 (en) Electronic device encapsulated directly on a substrate
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
KR101254860B1 (ko) 전자 부품의 압축 수지 밀봉 성형 방법 및 그를 위한 장치
JP6440599B2 (ja) 樹脂成形装置及び樹脂成形方法
US20080230950A1 (en) Resin sealing method, mold for resin sealing, and resin sealing apparatus
US20080020510A1 (en) Fabrication method of semiconductor device
TWI671829B (zh) 半導體裝置之製造方法
KR200325210Y1 (ko) 칩 엘이디 패키지용 금형
KR100421399B1 (ko) 칩 엘이디 패키징 방법 및 그 금형 시스템
US6867483B2 (en) Stress-free lead frame
KR100562443B1 (ko) 칩 엘이디 패키지용 금형
KR200331034Y1 (ko) 칩 엘이디 패키징 금형 (각도 반구형 Package 형태)
KR200331033Y1 (ko) 칩 엘이디 패키징 금형 (개별 반구형 Package 형태)
KR200331032Y1 (ko) 칩 엘이디 패키징 금형
JP4202632B2 (ja) 一括封止型半導体パッケージの樹脂封止構造およびその製造装置
JP2004311855A (ja) 電子部品の樹脂封止成形用金型
KR20060010051A (ko) 칩 엘이디 패키지용 금형
KR20070035725A (ko) 2단 게이트 구조를 갖는 몰딩용 다이
KR200292097Y1 (ko) 몰딩금형장치
KR100456082B1 (ko) 반도체패키지의제조방법
KR101089801B1 (ko) 반도체 패키지 제조용 금형 장치
CN101859736A (zh) 半导体封装半成品及半导体封装工艺
KR19990029447A (ko) 반도체 장치 및 그 제조 방법
KR100196494B1 (ko) Bga 반도체패키지용 몰드금형의 pcb 클램프장치
KR101835787B1 (ko) 반도체 패키지 제조용 금형 장치

Legal Events

Date Code Title Description
U107 Dual application of utility model
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee