KR20030096769A - 금속배선 콘텍홀의 구리 전착막 형성방법 - Google Patents

금속배선 콘텍홀의 구리 전착막 형성방법 Download PDF

Info

Publication number
KR20030096769A
KR20030096769A KR1020020033784A KR20020033784A KR20030096769A KR 20030096769 A KR20030096769 A KR 20030096769A KR 1020020033784 A KR1020020033784 A KR 1020020033784A KR 20020033784 A KR20020033784 A KR 20020033784A KR 20030096769 A KR20030096769 A KR 20030096769A
Authority
KR
South Korea
Prior art keywords
copper
film
contact hole
layer
diffusion barrier
Prior art date
Application number
KR1020020033784A
Other languages
English (en)
Other versions
KR100467494B1 (ko
Inventor
이한춘
임비오
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2002-0033784A priority Critical patent/KR100467494B1/ko
Publication of KR20030096769A publication Critical patent/KR20030096769A/ko
Application granted granted Critical
Publication of KR100467494B1 publication Critical patent/KR100467494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 금속배선 콘텍홀내 구리배선 형성을 위한 구리전착막 형성 방법에 관한 것이다. 즉, 본 발명은 금속배선 콘텍홀내 구리전착막을 형성함에 있어서, 종래 프리코팅제들과는 달리 구리 시드막과 강한 반응을 나타내는 실리콘 모노 레이어를 구리전착막 증착전 SiH4가스의 열분해에 의해 구리 시드막위에 증착시킴으로서, 구리 시드막과의 결합이 강하게 형성되도록 하여 구리성장을 위한 잠복기를 줄여 공정시간을 단축시킬 수 있는 이점이 있다. 또한 균일한 구리전착막의 성장을 가능하게 하여 다공질의 구조를 가지지 않는 조밀한 구리전착막을 얻을 수 있게 되며, 스텝 커버리지가 약한 부분에 대한 보상이 가능하여 후속 열처리 공정시 응력차이에 따른 탈착 및 보이드 형성을 방지할 수 있게 되는 이점이 있다.

Description

금속배선 콘텍홀의 구리 전착막 형성방법{METHOD FOR FORMING COPPER ELECTRODEPOSITION FILM WITHIN METAL WIRE CONTACT HOLE}
본 발명은 반도체 소자 제작을 위한 금속배선 공정에 관한 것으로, 특히 금속배선 콘텍홀내 구리배선 형성을 위한 구리전착막 형성 방법에 관한 것이다.
반도체 디바이스의 사이즈가 감소함에 따라 반도체의 금속배선간 결합을 위한 콘텍 크기는 고집적, 고용량을 위해 계속 줄어드는 추세에 있으며, 이러한 사이즈의 감소로 인한 콘텍홀의 고종횡비에 따라 기존의 알루미늄, 텅스텐을 이용한 금속배선 형성의 경우, 알루미늄 및 텅스텐의 낮은 매립특성 및 높은 저항에 의한 시간 지연의 문제가 발생하게 되는 문제점이 있다.
이에 따라 현재는 탄탈륨(Ta) 및 질화 탄탈륨(TaN)을 확산방지막으로 하여 구리 시드(Seed)를 증착시킨 후, 구리 전착(Electrochemical Plate)법을 통해서 제조되는 구리배선을 금속배선으로 사용하는 듀얼 다마싱 공법이 고집적 반도체 소자를 위한 금속배선 방법으로 사용되고 있으며, 사이즈가 더욱 감소하게 되는 경우에는 화학기상법에 의해 구리배선을 형성하는 공법이 응용될 전망이다.
그러나, 상기 구리전착막은 차후 열처리 공정 및 증착시 보이드의 형성 및 탈착 등과 같은 문제가 유발되며, 또한 화학기상증착법에 의한 구리배선 형성은 잠복기가 다소 길어 공정시간이 길고 장비구조가 복잡하여 아직 그 실용화에 많은 문제점이 있다.
이하 상기 구리전착법에 의한 구리막 제조공정을 도시한 도 1a 내지 도 1d를 참조하여 구리막 제조방법을 좀더 자세히 설명하면, 종래 구리전착법에 의한 구리막의 제조는 도 1a에서와 같이 일반적으로 Ta/TaN 등과 같은 확산방지막(100)을 물리기상증착법(Physical Vapor Deposition: PVD)에 의해 증착시킨다. 이어 도 1b에서와 같이 확산방지막(100)위로 구리 시드막(Copper seed film)(102)을 증착시킨다. 이때 상기 구리 시드막(102)은 바닥부 커버리지(Bottom coverage)와 에지부 커버리지(Edge coverage)가 떨어질 수 있고, 이러한 약한 커버리지는 구리전착막의 후속 열처리 공정을 거치면서 보이드(void)가 형성되거나 심한 경우 금속배선을 위한 구리 배선막이 탈착되어 질 수 있다. 따라서 이를 위해 도 1c에서와 같이 종래에는 구리 전착 공정에 앞서 프리코팅(Precoating)물질(104)을 증착 공정을 수행한 후, 도 1d에서와 같이 황산구리 용액과 같은 전해액에서 구리배선(106)을 증착시키게 된다.
그러나 상기한 바와 같은 구리 전착 공정에서는, 상기 도 1c에 도시된 바와 같은 구리전착공정 전의 프리코팅 공정에서는 프리코팅막(102)을 단단하게 하기 위한 열공정이 추가로 진행되어야 하기 때문에 추가공정에 따른 진행시간이 길고, 프리코팅 재료가 가지는 특성에 따라 구리전착막의 특성이 크게 달라지게 되어 항상 일정한 물성을 가지는 구리전착막을 얻기가 어려운 문제점이 있었다.
또한 종래 구리 전착은 바틈-업 필(bottom-up fill) 공정이어서 물리기상증착법에 의해 형성된 확산방지막 및 구리 시드막은 오버행(overhang)이 형성되어 전착시 상부면이 먼저 증착되어 보이드가 형성되는 문제점이 있으며, 이때 확산방지막과 구리시드막의 접착강도가 떨어지는 경우 후속 열처리 공정에서 구리 매립막이 탈착되는 문제점이 있었다.
도 2는 구리 확산 방지막의 오버행에 의해 형성된 구리 전착막의 보이드가 후속 열처리 공정시 응력차이에 의해 탈착되는 예를 도시한 도면으로, 도 2의 (a)에 도시된 바와 같이 물리기상증착법에 의해 형성된 확상방지막(100)의 오버행(200)으로 인해 구리금속배선상 보이드(202)가 형성되는 것을 알 수 있으며, 이에 따라 구리 금속 배선 증착 후 열처리 공정에서 도 2의 (b)에 도시된 바와 같이 상기 보이드(202)로 인해 상부 구리배선(106)이 탈착되는 것을 알 수 있다.
도 3은 상대적으로 약하게 형성되는 구리시드막의 바닥부 커버리지와 에지부커버리지로 인해 구리 전착막과의 접착강도가 떨어져 구리전착막의 강한 인장응력 때문에 후속 열처리 공정시 구리배선이 탈착되는 예를 도시한 도면으로, 도 3의 (a)에 도시된 바와 같이 에지부에 약하게 형성된 확산방지막(300)으로 인해 후속 구리 시드막의 접촉상태가 좋지 않아 에지부에 보이드(302)가 형성되는 것을 알 수 있으며, 이에 따라 후속 열처리 공정에서 도 3의 (b)에 도시된 바와 같이 구리배선(106)의 탈착이 발생하는 것을 알 수 있다.
따라서, 본 발명의 목적은 금속배선 콘텍홀내 구리 전착막 형성시, 스텝 커버리지 저하 및 확산방지막의 오버행으로 인한 보이드 발생에 따른 구리전착막 탈착을 방지시키는 구리전착막 형성 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 (a)금속배선 콘텍홀 내부에 확산방지막을 증착시키는 단계와; (b)상기 확산방지막위에 구리 시드막을 성장시키는 단계와; (c)상기 구리 시드막 위에 실리콘 모노 레이어를 증착시키는 단계와; (d)상기 실리콘 모노 레이어위에 구리전착막을 매립시켜 구리배선을 형성시키는 단계;를 포함하는 것을 특징으로 한다.
도 1a 내지 도 1d는 종래 구리전착막 형성을 위한 공정 수순도,
도 2는 종래 확산방지막의 오버행에 의한 보이드 발생에 따른 구리전착막 탈착 예시도,
도 3는 종래 콘텍홀 바닥/에지면에서의 스텝 커버리지 저하에 따른 구리 전착막 탈착 예시도,
도 4는 본 발명의 실시 예에 따른 구리전착막 형성 공정 예시도,
도 5는 본 발명의 다른 실시 예에 따른 구리 전착막 형성 공정 예시도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 4는 본 발명의 실시 예에 따른 구리전착막 형성 공정을 도시한 것이다. 이하 상기 도 4를 참조하여 본 발명의 구리 전착막 형성공정을 설명하면, 먼저 구리 배선을 위한 콘텍홀 내부에 Ta/TaN 등과 같은 확산 방지막(400)을 물리기상증착법에 의해 증착시키고, 확산방지막(400)위로 구리 시드막(402)을 증착시킨다. 그런 후, SiH4가스를 이용하여 약 300℃ 이상 가열된 구리 시드막 위에 프리 코팅제로써 실리콘 모노 레이어(Si mono layer)(404)를 형성시킨다.
이때 상기 실리콘 모노 레이어(404)는 구리전착을 위해 웨이퍼를 고정한 후 구리 전착액을 주입하기전 웨이퍼 온도를 약 300℃이상으로 가열한 상태에서 SiH4가스를 주입하여 열분해에 의해 형성시키게 되며, 또는 웨이퍼의 방향성을 확보하기 위한 어라이너 챔버(Aligner Chamber) 또는 구리 시드막(402)을 물리기상법에 의해 형성한 후, 표면 수분을 제거하기 위한 디가스 챔버(Degas Chamber)에서 수행해 주는 경우 프리코팅과 같은 재료 없이도 균일하고 조밀한 구리전착막을 얻을 수 있게 되고 추가의 장비 없이도 연속공정에 의해 구리전착막을 얻을 수 있게 된다.
이러한 SiH4가스에 의한 실리콘 모노 레이어(404)의 형성은 특히 다마싱 공정에 의해 형성된 콘텍홀의 바닥부(406)에 콘텍홀 측면부보다 충분히 두꺼운 실리콘 층을 형성하게 하여 아래쪽에서 위쪽으로 성장하는 구리전착막의 성장방향을 가속시킴으로써 상기 도 4에서 보여지는 바와 같이 확산방지막(400)의 오버행에 의한 보이드 형성이 방지되어 수 Å의 실리콘 모노 레이어(404) 위에서 형성된 구리전착막의 초기 성장시 상대적으로 두껍게 형성된 바닥부(406)의 실리콘 모노 레이어(402)에 의해 구리배선의 바닥면 성장이 증가되는 것을 알 수 있다.
즉, 본 발명의 실리콘 모노 레이어(404)는 종래 프리코팅제들과는 달리 구리막과 강한 반응을 나타내게 되는데, 이러한 강한 반응성을 이용하여 얇은 층의 실리콘 모노 레이어(404)를 구리 시드막(402)위에 증착시킴으로서, 구리 시드막(402)과의 결합이 강하게 형성되도록 하며, 구리성장을 위한 잠복기를 줄여 공정시간을 단축시킬 수 있게 된다. 또한 균일한 구리전착막의 성장을 가능하게 하여 다공질의 구조를 가지지 않는 조밀한 구리전착막을 얻을 수 있게 되며, 또한 스텝 커버리지가 약한 부분에 대한 보상이 가능하여 열처리 공정에 따른 탈착 및 보이드 형성을 방지할 수 있게 된다.
도 5는 본 발명의 다른 실시 예에 따른 화학기상증착법(Chemical Vapor Deposition: CVD)에 의한 구리전착막 형성 공정을 도시한 것으로, 구리 시드막 없이 화학 기상증착법에 의해 제조되는 구리배선 공정에서 SiH4가스의 열분해에 의해 형성된 실리콘 모노 레이어 위에 형성되는 구리배선을 나타내는 도면으로써, 상기 도 5에서 보여지는 바와 같이 확산방지막(400)에 실리콘 모노 레이어(404)를 형성시키는 경우에서 보다, 화학기상증착법에 의해서 구리막을 제작하는 경우 조밀한 결정을 갖는 구리배선(408)을 형성시킬 수 있음을 알 수 있다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명은 금속배선 콘텍홀내 구리전착막을 형성함에 있어서, 종래 프리코팅제들과는 달리 구리 시드막과 강한 반응을 나타내는 실리콘 모노 레이어를 구리전착막 증착전 SiH4가스의 열분해에 의해 구리 시드막위에 증착시킴으로서, 구리 시드막과의 결합이 강하게 형성되도록 하여 구리성장을 위한 잠복기를 줄여 공정시간을 단축시킬 수 있는 이점이 있다. 또한 균일한 구리전착막의 성장을 가능하게 하여 다공질의 구조를 가지지 않는 조밀한 구리전착막을 얻을 수 있게 되며, 스텝 커버리지가 약한 부분에 대한 보상이 가능하여 후속 열처리 공정시 응력차이에 따른 탈착 및 보이드 형성을 방지할 수 있게 되는 이점이 있다.

Claims (8)

  1. 금속배선 콘텍홀의 구리전착막 형성 방법에 있어서,
    (a)금속배선 콘텍홀 내부에 확산방지막을 증착시키는 단계와;
    (b)상기 확산방지막위에 구리 시드막을 성장시키는 단계와;
    (c)상기 구리 시드막 위에 실리콘 모노 레이어를 증착시키는 단계와;
    (d)상기 실리콘 모노 레이어위에 구리전착막을 매립시켜 구리배선을 형성시키는 단계;를 포함하는 것을 특징으로 하는 구리전착막 형성 방법.
  2. 제1항에 있어서,
    상기 확산방지막은, Ta, TaN막으로 형성되는 것을 특징으로 하는 구리전착막 형성 방법.
  3. 제1항에 있어서,
    상기 구리전착막은, 물리기상증착(PVD) 방식에 의해 증착되는 것을 특징으로 하는 구리전착막 형성 방법.
  4. 제1항에 있어서,
    상기 실리콘 모노 레이어는, 구리 전착막 형성전 웨이퍼 온도를 300℃ 이상으로 가열한 상태에서 SiH4가스의 열분해에 의해 형성하는 것을 특징으로 하는 구리전착막 형성 방법.
  5. 제4항에 있어서,
    상기 실리콘 모노 레이어는, 수 Å 이하의 얇은 층으로 형성되도록 하는 것을 특징으로 하는 구리전착막 형성 방법.
  6. 금속배선 콘텍홀의 구리전착막 형성 방법에 있어서,
    (a')금속배선 콘텍홀 내부에 확산방지막을 증착시키는 단계와;
    (b')상기 확산방지막 위로 실리콘 모노 레이어를 증착시키는 단계와;
    (c')상기 실리콘 모노 레이어위에 화학기상증착(CVD) 방식으로 구리전착막을 증착시켜 구리배선을 형성시키는 단계;를 포함하는 것을 특징으로 하는 구리전착막 형성 방법.
  7. 제6항에 있어서,
    상기 실리콘 모노 레이어는, 구리 전착막 형성전 웨이퍼 온도를 300℃ 이상으로 가열한 상태에서 SiH4가스의 열분해에 의해 형성하는 것을 특징으로 하는 구리전착막 형성 방법.
  8. 제7항에 있어서,
    상기 실리콘 모노 레이어는, 수 Å 이하의 얇은 층으로 형성되도록 하는 것을 특징으로 하는 구리전착막 형성 방법.
KR10-2002-0033784A 2002-06-17 2002-06-17 금속배선 콘텍홀의 구리 전착막 형성방법 KR100467494B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033784A KR100467494B1 (ko) 2002-06-17 2002-06-17 금속배선 콘텍홀의 구리 전착막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033784A KR100467494B1 (ko) 2002-06-17 2002-06-17 금속배선 콘텍홀의 구리 전착막 형성방법

Publications (2)

Publication Number Publication Date
KR20030096769A true KR20030096769A (ko) 2003-12-31
KR100467494B1 KR100467494B1 (ko) 2005-01-24

Family

ID=32387369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0033784A KR100467494B1 (ko) 2002-06-17 2002-06-17 금속배선 콘텍홀의 구리 전착막 형성방법

Country Status (1)

Country Link
KR (1) KR100467494B1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174811B1 (en) * 1998-12-02 2001-01-16 Applied Materials, Inc. Integrated deposition process for copper metallization
KR100494148B1 (ko) * 1997-12-29 2006-05-22 매그나칩 반도체 유한회사 모스페트트랜지스터의금속배선층형성방법
KR100560289B1 (ko) * 1998-12-29 2006-06-14 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
US6352924B1 (en) * 2000-06-05 2002-03-05 Taiwan Semiconductor Manufacturing Company Rework method for wafers that trigger WCVD backside alarm
KR20020006362A (ko) * 2000-07-12 2002-01-19 윤종용 반도체 소자의 구리 배선층 형성 방법

Also Published As

Publication number Publication date
KR100467494B1 (ko) 2005-01-24

Similar Documents

Publication Publication Date Title
US7300869B2 (en) Integrated barrier and seed layer for copper interconnect technology
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US7154178B2 (en) Multilayer diffusion barrier for copper interconnections
US6537905B1 (en) Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6538327B1 (en) Method of copper interconnect formation using atomic layer copper deposition and a device thereby formed
US6153522A (en) Semiconductor device manufacturing method
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
JPH1041391A (ja) ブランケット選択的ｃｖｄアルミニウム堆積のためのシングルステッププロセス
US20050029662A1 (en) Semiconductor production method
JPH10233396A (ja) 集積化プラグ／相互接続メタライゼーション用の選択ＣＶＤ Ａｌを用いた内部キャップドアルミニウムプラグ（ＣＡＰ）プロセス
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
US20020132469A1 (en) Method for forming metal wiring layer
JP2002033323A (ja) 銅相互接続部を有する半導体デバイスの製造方法
US6423201B1 (en) Method of improving the adhesion of copper
KR100688055B1 (ko) 저온 장벽금속층을 이용한 금속배선 제조 방법
US20100193956A1 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
KR100467494B1 (ko) 금속배선 콘텍홀의 구리 전착막 형성방법
US7528071B2 (en) Method for fabricating semiconductor device
US20080242078A1 (en) Process of filling deep vias for 3-d integration of substrates
KR100551073B1 (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
US20050106857A1 (en) Method of manufacturing semiconductor device
JP2003218201A (ja) 半導体装置およびその製造方法
KR100578213B1 (ko) 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법
CN110880489A (zh) 半导体互连结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee