KR20030092584A - The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices - Google Patents

The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices Download PDF

Info

Publication number
KR20030092584A
KR20030092584A KR1020020030295A KR20020030295A KR20030092584A KR 20030092584 A KR20030092584 A KR 20030092584A KR 1020020030295 A KR1020020030295 A KR 1020020030295A KR 20020030295 A KR20020030295 A KR 20020030295A KR 20030092584 A KR20030092584 A KR 20030092584A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
response
boosted voltage
pump circuit
Prior art date
Application number
KR1020020030295A
Other languages
Korean (ko)
Inventor
권휘진
이중화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020030295A priority Critical patent/KR20030092584A/en
Publication of KR20030092584A publication Critical patent/KR20030092584A/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

PURPOSE: A boosted voltage generation circuit capable of adjusting the level of a boosted voltage in response to a specific mode of a semiconductor memory device and a method for generating the boosted voltage are provided to generate a desired boosted voltage based on a mode signal by creating the boosted voltage having various voltage level in response to the specific mode inputted thereto. CONSTITUTION: A boosted voltage generation circuit capable of adjusting the level of a boosted voltage in response to a specific mode of a semiconductor memory device includes a pump circuit for generating a predetermined boosted voltage, a detector(23) and an oscillator. The detector includes a boosted voltage dividing circuit(320), a reference voltage dividing circuit(310), a differential amplifier(330) and a resistance ratio adjusting member. The detector compares the boosted voltage with a predetermined reference voltage and detects the compared result. And, the oscillator outputs a control signal to control the operation of the pump circuit to the pump circuit in response to the compared result.

Description

반도체 메모리 장치의 특정 모드에 따라 승압전압의 레벨을 조정할 수 있는 승압전압 발생 회로 및 승압전압을 발생시키는 방법{The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices}The boosted voltage generating circuit and boosted voltage capable of adjusting the level of the boosted voltage according to a specific mode of the semiconductor memory device {The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices}

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 모드 선택 신호에 따라서 기준 전압의 레벨을 가변시켜 승압전압의 레벨을 상기 모드 선택 신호에 따라 가변시킬 수 있는 승압전압 발생 회로 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a boosted voltage generation circuit and a method capable of varying the level of a boosted voltage in accordance with a mode select signal, thereby varying the level of the boosted voltage according to the mode select signal.

일반적으로, 외부전원 전압보다 높은 전압값을 갖는 승압전압은 트랜지스터의 문턱전압(threshold voltage)의 손실을 보상할 수 있기 때문에, 상기 승압전압을 발생시킬 수 있는 승압전압 발생 회로는 반도체 메모리 장치, 특히 워드라인 드라이버(Word Line Driver), 비트라인 아이솔레이션(Bit Line Isolation) 회로, 데이터 출력버퍼(Data Output Buffer) 등에서 널리 이용되고 있다.In general, since a boosted voltage having a voltage value higher than an external power supply voltage can compensate for a loss of a threshold voltage of a transistor, the boosted voltage generation circuit capable of generating the boosted voltage is a semiconductor memory device, particularly Widely used in word line drivers, bit line isolation circuits, and data output buffers.

도 1은 종래의 승압전압 발생 회로를 나타낸다. 도 1을 참조하면, 승압전압 발생 회로(10)는 오실레이터(Oscillator;1), 커패시터(Capacitor;C), 다수 개의 다이오드(Diode)가 결합된 트랜지스터들(3, 5)을 구비한다. 승압전압 발생 회로(10)는 2VDD-2Vth의 승압전압(Vpp)을 출력한다. 여기서 Vth는 다이오드 결합된 트랜지스터들(3, 5)의 문턱전압(threshold voltage)을 나타낸다. 즉, 종래의 승압전압 발생 회로(10)는 일정한 레벨의 승압전압(Vpp)을 출력한다.1 shows a conventional boosted voltage generation circuit. Referring to FIG. 1, the boosted voltage generation circuit 10 includes an oscillator 1, a capacitor C, and transistors 3 and 5 in which a plurality of diodes are coupled. The boosted voltage generation circuit 10 outputs a boosted voltage Vpp of 2VDD-2Vth. Where Vth represents the threshold voltage of the diode-coupled transistors 3 and 5. That is, the conventional boosted voltage generation circuit 10 outputs the boosted voltage Vpp of a constant level.

그러나, 종래의 승압전압 발생 회로는 다양한 전압 레벨을 갖는 승압전압을 발생시킬 수 없는 문제점이 있었다.However, the conventional boosted voltage generation circuit has a problem in that it cannot generate a boosted voltage having various voltage levels.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 특정 모드에 대한 정보를 받아들임에 따라서 승압전압의 레벨을 달리할 수 있도록 하는 승압전압 발생 회로를 제공하는 데에 있다.Accordingly, the technical problem to be achieved by the present invention is to provide a boosted voltage generation circuit that allows the level of the boosted voltage to be varied according to the information about a specific mode.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 종래의 승압전압 발생 회로를 나타내는 회로도이다.1 is a circuit diagram showing a conventional boosted voltage generation circuit.

도 2는 본 발명에 따른 승압전압 발생 회로에 대한 블럭도이다.2 is a block diagram of a boost voltage generation circuit according to the present invention.

도 3은 도 2에 도시된 디텍터의 제1실시예이다.FIG. 3 is a first embodiment of the detector shown in FIG. 2.

도 4는 도 2에 도시된 디텍터의 제2실시예이다.FIG. 4 is a second embodiment of the detector shown in FIG. 2.

도 5는 본 발명에 따른 승압전원을 발생시키는 방법에 대한 순서도이다.5 is a flow chart for a method for generating a boost power source according to the present invention.

상기의 기술적 과제를 달성하기 위한 본 발명의 일면은 반도체 메모리 장치의 승압전압 발생 회로에 관한 것이다. 본 발명의 일면에 따른 승압전압 발생 회로는 소정의 승압전압을 발생시키는 펌프 회로; 상기 승압전압과 소정의 기준전압을비교하여 그 비교결과를 검출하는 디텍터; 및, 상기 비교결과에 응답하여 상기 펌프 회로의 작동을 제어하기 위한 제어신호를 상기 펌프 회로로 출력하는 오실레이터를 구비하며, 상기 디텍터는, 상기 승압전압을 분배하는 복수 개의 저항을 구비하는 승압전압 분배 회로; 상기 기준전압을 분배하는 복수 개의 저항을 구비하는 기준전압 분배 회로; 분배된 승압전압과 분배된 기준전압을 비교하여 출력하는 차동 증폭기; 및, 모드 선택신호에 응답하여 상기 기준전압 분배 회로의 저항비를 조정하는 저항비 조정수단을 구비하는 것을 특징으로 한다.One aspect of the present invention for achieving the above technical problem relates to a boost voltage generation circuit of a semiconductor memory device. According to an aspect of the present invention, a boost voltage generation circuit may include a pump circuit configured to generate a predetermined boost voltage; A detector for comparing the boosted voltage with a predetermined reference voltage and detecting a comparison result thereof; And an oscillator outputting a control signal for controlling the operation of the pump circuit to the pump circuit in response to the comparison result, wherein the detector includes a plurality of resistors for distributing the boost voltage. Circuit; A reference voltage divider circuit having a plurality of resistors for dividing the reference voltage; A differential amplifier for comparing the divided boosted voltage with the divided reference voltage and outputting the divided voltage; And resistance ratio adjusting means for adjusting the resistance ratio of the reference voltage distribution circuit in response to the mode selection signal.

바람직하기로는, 상기 저항비 조정수단은 상기 기준전압 분배 회로가 구비하는 상기 복수 개의 저항 중에서 하나 또는 둘 이상의 저항에 병렬로 연결되는 스위치를 구비하는 것을 특징으로 한다.Preferably, the resistance ratio adjusting means is characterized in that it comprises a switch connected in parallel to one or two or more of the plurality of resistors provided in the reference voltage distribution circuit.

또한 바람직하기로는, 상기 펌프 회로는 상기 제어 신호에 응답하여 디스에이블 되거나 또는 상기 승압 전압의 레벨을 제어하는 것을 특징으로 한다.Also preferably, the pump circuit may be disabled or control the level of the boosted voltage in response to the control signal.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 일면도 반도체 메모리 장치의 승압전압 발생 회로에 관한 것이다. 본 발명의 다른 일면에 따른 승압전압 발생 회로는 외부전원전압보다 높은 제 1전압을 발생하는 펌프 회로; 상기 제 1전압과 소정의 기준전압을 비교하여 그 비교결과를 출력하는 디텍터; 및, 상기 비교결과에 응답하여 상기 제 1전압의 레벨을 제어하거나 또는 상기 펌프 회로의 동작을 제어하기 위한 제어 신호를 출력하는 제어회로를 구비하며, 상기 디텍터는 상기 제 1전압을 분배하여 제 2전압을 발생하는 제 1전압 분배회로; 상기 기준전압을 분배하여 제 3전압을 발생하는 제 2전압 분배회로; 상기 제 2전압과 상기 제 3전압을비교하여 상기 비교결과를 출력하는 차동증폭기를 구비하며, 상기 제3전압은 모드 선택 신호에 응답하여 제어되는 것을 특징으로 한다.Another aspect of the present invention for achieving the above technical problem relates to a boost voltage generation circuit of a semiconductor memory device. According to another aspect of the present invention, a boosted voltage generation circuit may include a pump circuit configured to generate a first voltage higher than an external power supply voltage; A detector for comparing the first voltage with a predetermined reference voltage and outputting a comparison result; And a control circuit for controlling a level of the first voltage or outputting a control signal for controlling an operation of the pump circuit in response to the comparison result, wherein the detector distributes the first voltage to a second voltage. A first voltage distribution circuit for generating a voltage; A second voltage distribution circuit for distributing the reference voltage to generate a third voltage; And a differential amplifier configured to output the comparison result by comparing the second voltage and the third voltage, wherein the third voltage is controlled in response to a mode selection signal.

상기 기술적 과제를 해결하기 위한 본 발명의 또다른 일면은 반도체 메모리 장치의 승압전압 발생 방법에 관한 것이다. 본 발명의 또다른 일면에 따른 승압전압 발생 방법은 펌프 회로에서 외부전원전압보다 높은 제 1전압을 발생시키는 단계; 상기 제 1전압과 소정의 기준전압을 비교하여 그 비교결과를 출력하는 디텍팅 단계; 및, 상기 비교결과에 응답하여 상기 제 1전압의 레벨을 제어하거나 상기 펌프 회로의 동작을 제어하기 위한 제어신호를 출력하는 단계를 구비하며, 상기 디텍팅 단계는 상기 제 1전압을 분배하여 제 2전압을 발생하는 단계; 상기 기준 전압을 분배하여 제 3전압을 발생하는 단계; 및, 상기 제 2전압과 상기 제 3전압을 비교하여 상기 비교결과를 출력하는 단계를 구비하며, 상기 제 3전압은 모드 선택신호에 응답하여 제어되는 것을 특징으로 한다.Another aspect of the present invention for solving the above technical problem relates to a method of generating a boosted voltage of a semiconductor memory device. According to another aspect of the present invention, a method of generating a boosted voltage includes: generating a first voltage higher than an external power supply voltage in a pump circuit; A detecting step of comparing the first voltage with a predetermined reference voltage and outputting a comparison result; And outputting a control signal for controlling the level of the first voltage or controlling the operation of the pump circuit in response to the comparison result, wherein the detecting step divides the first voltage to provide a second signal. Generating a voltage; Dividing the reference voltage to generate a third voltage; And comparing the second voltage with the third voltage to output the comparison result, wherein the third voltage is controlled in response to a mode selection signal.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 2은 본 발명에 따른 승압전압 발생 회로에 대한 블럭도이다.2 is a block diagram of a boost voltage generation circuit according to the present invention.

도 2에 도시된 승압전압 발생 회로(20)는 상기 도시된 바와 같이 펌프회로(21), 디텍터(Detector; 23), 및 오실레이터(Oscillator;25)를 구비한다. 펌프 회로(21)는 승압전압(Vpp)을 발생하여 디텍터(23)로 출력한다. 디텍터(23)는 승압전압(Vpp)과 소정의 기준전압(Vref)을 비교하여 그 비교결과(Vout)를 오실레이터(25)로 출력한다. 오실레이터(25)는 디텍터(23)로부터 출력되는 비교결과(Vout)에 응답하여 펌프 회로(21)의 작동을 제어하기 위한 제어신호(Vcon)를 펌프 회로(21)로 출력한다.The boosted voltage generation circuit 20 shown in FIG. 2 includes a pump circuit 21, a detector 23, and an oscillator 25 as shown above. The pump circuit 21 generates a boosted voltage Vpp and outputs it to the detector 23. The detector 23 compares the boosted voltage Vpp and the predetermined reference voltage Vref and outputs the comparison result Vout to the oscillator 25. The oscillator 25 outputs a control signal Vcon for controlling the operation of the pump circuit 21 to the pump circuit 21 in response to the comparison result Vout output from the detector 23.

예를 들면, 오실레이터(25)는 승압전압(Vpp)의 레벨이 원하는 전압 레벨보다 낮은 경우, 펌프 회로(21)가 승압전압(Vpp)의 레벨을 높일 수 있도록 하는 제어 신호(Vcon)를 펌프 회로(21)로 출력하며, 승압전압(Vpp)의 레벨이 원하는 전압 레벨에 도달한 경우 펌프 회로(21)는 제어신호(Vcon)에 응답하여 디스에이블(Disable)된다.For example, the oscillator 25 pumps a control signal Vcon that allows the pump circuit 21 to raise the level of the boosted voltage Vpp when the level of the boosted voltage Vpp is lower than the desired voltage level. When the level of the boosted voltage Vpp reaches a desired voltage level, the pump circuit 21 is disabled in response to the control signal Vcon.

도 3은 도 2에 도시된 디텍터의 제1 실시예이다. 도 3의 디텍터(23)는 기준전압 분배 회로(310), 승압전압 분배 회로(320), 및 차동증폭기(330)를 구비한다. 기준전압 분배 회로(310) 및 승압전압 분배 회로(320)는 복수 개의 저항들로 구현되고, 차동증폭기(330)는 2개의 NMOS 트랜지스터들(331, 332)와 2개의 PMOS 트랜지스터들(333, 334)로 구성된 전류 미러(Current Mirror)로 구현된다.FIG. 3 is a first embodiment of the detector shown in FIG. 2. The detector 23 of FIG. 3 includes a reference voltage divider circuit 310, a boosted voltage divider circuit 320, and a differential amplifier 330. The reference voltage distribution circuit 310 and the boost voltage distribution circuit 320 are implemented with a plurality of resistors, and the differential amplifier 330 includes two NMOS transistors 331 and 332 and two PMOS transistors 333 and 334. It is implemented as a current mirror composed of).

차동증폭기(330)는 노드(NA)의 전압과 노드(NB)의 전압을 입력으로 하여 그 차이를 증폭한 신호(Vout)를 출력한다. 또한, 노드(NA)에서의 전압값을 특정 모드에 따라 조정하게 할 수 있는 스위치(311)가 저항 R4의 양단에 병렬로 연결된다.The differential amplifier 330 receives the voltage of the node NA and the voltage of the node NB as an input, and outputs a signal Vout obtained by amplifying the difference. In addition, a switch 311 capable of adjusting the voltage value at the node NA according to a specific mode is connected in parallel across the resistor R4.

스위치(311)는 트랜지스터로 구현될 수 있으며, 스위치(311)는 모드별로 신호를 선택하는 모드 선택(Mode-Selecting)의 역할을 한다. 노드(NA)의 전압은 기준전압(Vref)을 저항들(R1 내지 R4)에 대하여 분배한 것이고, 노드(NB)의 전압은 승압전압(Vpp)을 저항들(R5 내지 R8)에 대하여 분배한 것이다.The switch 311 may be implemented with a transistor, and the switch 311 serves as mode-selecting for selecting a signal for each mode. The voltage of the node NA is the reference voltage Vref divided by the resistors R1 through R4, and the voltage of the node NB divides the boosted voltage Vpp by the resistors R5 through R8. will be.

차동증폭기(320)는 노드(NA)와 노드(NB)의 전압에 응답하여 두 노드들(NA, NB)의 전압 차이를 증폭하고 그 결과(Vout)를 출력한다. 노말 모드(Normal Mode)시에 스위치(311)가 개방(open)된다고 가정하면, 기준전압 분배 회로(310)에 의해 분배된 노드(NA)의 전압(VNA)은 다음의 수학식 1과 같이 표현된다.The differential amplifier 320 amplifies the voltage difference between the two nodes NA and NB in response to the voltages of the nodes NA and NB and outputs the result Vout. Assuming that the switch 311 is opened in the normal mode, the voltage VNA of the node NA distributed by the reference voltage distribution circuit 310 is expressed by Equation 1 below. do.

또한, 특정 모드시에 스위치(311)가 단락(short)된다고 가정하면, 기준전압 분배 회로(310)에 의해 분배된 노드(NA)의 전압(VNA)은 다음의 수학식 2와 같이 표현된다.In addition, assuming that the switch 311 is shorted in the specific mode, the voltage VNA of the node NA distributed by the reference voltage distribution circuit 310 is expressed by Equation 2 below.

즉, 상기 [수학식 1] 및 [수학식 2]에서 보는 바와 같이, 노드(NA)의 전압(VNA)은 노말 모드 또는 특정 모드에 따라 조정할 수 있게 된다.That is, as shown in [Equation 1] and [Equation 2], the voltage VNA of the node NA can be adjusted according to a normal mode or a specific mode.

도 4는 도 2에 도시된 디텍터의 제2실시예이다. 도 4의 경우에는 도 3과는 달리 스위치(411)가 저항 R1의 양단에 병렬로 연결되었다는 점에서 차이가 있다.특정 모드에 따라서 노드(NA)에서의 전압값을 조정할 수 있다는 점은 도 3의 실시예에서와 같다. 상기 실시예에 있어서, 노말 모드시에 스위치(411)가 개방된다고 가정하면, 노드(NA)의 전압(VNA)은 다음의 수학식 3과 같이 표현된다.FIG. 4 is a second embodiment of the detector shown in FIG. 2. In the case of FIG. 4, unlike FIG. 3, the switch 411 is connected in parallel across the resistor R1. The voltage value at the node NA can be adjusted according to a specific mode. Same as in the embodiment of. In the above embodiment, assuming that the switch 411 is opened in the normal mode, the voltage VNA of the node NA is expressed by the following expression (3).

또한, 특정 모드시에 스위치(411)가 단락된다고 가정하면, 노드(NA)의 전압(VNA)은 다음의 수학식 4와 같이 표현된다.In addition, assuming that the switch 411 is short-circuited in the specific mode, the voltage VNA of the node NA is expressed by the following equation (4).

스위치(411)는 저항(R2) 또는 저항(R3)의 양단에 병렬로 접속될 수 있다.The switch 411 may be connected in parallel to both ends of the resistor R2 or the resistor R3.

도 5는 본 발명에 따른 승압전압을 발생시키는 방법발명에 대한 순서도이다. 도 2 및 도 5를 참조하면, 펌프 회로(21)는 외부전원전압보다 높은 제 1전압(예컨대, 승압전압)을 발생한다(510 단계). 디텍터(23)는 제 1전압을 분배하여 제 2전압을 발생시키고, 소정의 기준전압을 분배하여 제 3전압을 발생시킨다(520 단계). 또한 디텍터(23)는 제 2전압과 모드선택 신호에 응답하여 제어되는 제 3전압을 비교하고 그 비교결과를 출력한다(530 단계). 오실레이터(25)는 비교결과에 응답하여 제 1전압의 레벨을 제어하거나 또는 펌프 회로(21)의 동작을 제어한다(540 단계)5 is a flowchart illustrating a method of generating a boosted voltage according to the present invention. 2 and 5, the pump circuit 21 generates a first voltage (eg, a boosted voltage) higher than an external power supply voltage (step 510). The detector 23 distributes the first voltage to generate the second voltage, and distributes the predetermined reference voltage to generate the third voltage (step 520). In addition, the detector 23 compares the second voltage with a third voltage controlled in response to the mode selection signal and outputs the comparison result (step 530). The oscillator 25 controls the level of the first voltage or the operation of the pump circuit 21 in response to the comparison result (step 540).

이상에서와 같이, 도면과 명세서에서 최적의 실시예가 개시되었다. 여기서특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As above, the best embodiments have been disclosed in the drawings and specification. Although specific terms have been used herein, they are used only for the purpose of illustrating the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이, 본 발명에 따른 반도체 메모리 장치의 승압전압 발생 회로 및 승압전압 발생 방법에 의하면, 입력되는 특정 모드에 따라 다양한 전압 레벨을 갖는 승압전압을 발생하게 함으로써 모드 신호에 따라 원하는 승압전압을 얻을 수 있는 효과가 있다.As described above, according to the boosted voltage generation circuit and the boosted voltage generation method of the semiconductor memory device according to the present invention, a desired boosted voltage is generated according to a mode signal by generating a boosted voltage having various voltage levels according to an input specific mode. There is an effect that can be obtained.

Claims (7)

소정의 승압전압을 발생시키는 펌프 회로;A pump circuit for generating a predetermined boost voltage; 상기 승압전압과 소정의 기준전압을 비교하여 그 비교결과를 검출하는 디텍터;및,A detector for comparing the boosted voltage with a predetermined reference voltage and detecting a result of the comparison; and, 상기 비교결과에 응답하여 상기 펌프 회로의 작동을 제어하기 위한 제어신호를 상기 펌프 회로로 출력하는 오실레이터를 구비하며,An oscillator outputting a control signal to the pump circuit for controlling the operation of the pump circuit in response to the comparison result; 상기 디텍터는,The detector, 상기 승압전압을 분배하는 복수 개의 저항을 구비하는 승압전압 분배 회로;A boost voltage distribution circuit having a plurality of resistors for distributing the boost voltages; 상기 기준전압을 분배하는 복수 개의 저항을 구비하는 기준전압 분배 회로;A reference voltage divider circuit having a plurality of resistors for dividing the reference voltage; 분배된 승압전압과 분배된 기준전압을 비교하여 출력하는 차동증폭기;및,A differential amplifier for comparing and outputting the divided boost voltage and the divided reference voltage; and, 모드 선택신호에 응답하여 상기 기준전압 분배 회로의 저항비를 조정하는 저항비 조정수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 승압전압 발생 회로.And a resistance ratio adjusting means for adjusting a resistance ratio of the reference voltage distribution circuit in response to a mode selection signal. 제 1항에 있어서, 상기 저항비 조정수단은,The method of claim 1, wherein the resistance ratio adjusting means, 상기 기준전압 분배 회로가 구비하는 상기 복수 개의 저항 중에서 하나 또는 둘 이상의 저항에 병렬로 연결되는 스위치를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 승압전압 발생 회로.And a switch connected in parallel to one or more resistors of the plurality of resistors of the reference voltage divider circuit. 제 2항에 있어서, 상기 스위치는,The method of claim 2, wherein the switch, 트랜지스터로 이루어진 것을 특징으로 하는 반도체 메모리 장치의 승압전압 발생 회로.A boosted voltage generation circuit of a semiconductor memory device, comprising a transistor. 제 1항에 있어서, 상기 펌프 회로는,The method of claim 1, wherein the pump circuit, 상기 제어 신호에 응답하여 디스에이블 되거나 또는 상기 승압전압의 레벨을 제어하는 것을 특징으로 하는 반도체 메모리 장치의 승압전압 발생 회로.And boosting voltage generation circuit of the semiconductor memory device, wherein the voltage is disabled in response to the control signal or controls the level of the boost voltage. 외부전원전압보다 높은 제 1전압을 발생하는 펌프 회로;A pump circuit generating a first voltage higher than an external power supply voltage; 상기 제 1전압과 소정의 기준전압을 비교하여 그 비교결과를 출력하는 디텍터; 및,A detector for comparing the first voltage with a predetermined reference voltage and outputting a comparison result; And, 상기 비교결과에 응답하여 상기 제 1전압의 레벨을 제어하거나 또는 상기 펌프 회로의 동작을 제어하기 위한 제어 신호를 출력하는 제어회로를 구비하며,A control circuit for controlling the level of the first voltage or outputting a control signal for controlling the operation of the pump circuit in response to the comparison result; 상기 디텍터는,The detector, 상기 제 1전압을 분배하여 제 2전압을 발생하는 제 1전압 분배회로;A first voltage distribution circuit for dividing the first voltage to generate a second voltage; 상기 기준전압을 분배하여 제 3전압을 발생하는 제 2전압 분배회로;A second voltage distribution circuit for distributing the reference voltage to generate a third voltage; 상기 제 2전압과 상기 제 3전압을 비교하여 상기 비교결과를 출력하는 차동증폭기를 구비하며,And a differential amplifier configured to compare the second voltage and the third voltage and output the comparison result. 상기 제3전압은 모드 선택 신호에 응답하여 제어되는 것을 특징으로 하는 반도체 메모리 장치의 승압전압 발생 회로.And the third voltage is controlled in response to a mode selection signal. 제 5항에 있어서, 상기 펌프 회로는,The method of claim 5, wherein the pump circuit, 상기 제어 신호에 응답하여 디스에이블 되거나 또는 상기 승압전압의 레벨을 제어하는 것을 특징으로 하는 반도체 메모리 장치의 승압전압 발생 회로.And boosting voltage generation circuit of the semiconductor memory device, wherein the voltage is disabled in response to the control signal or controls the level of the boost voltage. 펌프 회로에서 외부전원전압보다 제 1전압을 발생시키는 단계;Generating a first voltage than an external power supply voltage in a pump circuit; 상기 제 1전압과 소정의 기준전압을 비교하여 그 비교결과를 출력하는 디텍팅 단계; 및,A detecting step of comparing the first voltage with a predetermined reference voltage and outputting a comparison result; And, 상기 비교결과에 응답하여 상기 제 1전압의 레벨을 제어하거나 상기 펌프 회로의 동작을 제어하기 위한 제어신호를 출력하는 단계를 구비하며,Outputting a control signal for controlling the level of the first voltage or controlling the operation of the pump circuit in response to the comparison result; 상기 디텍팅 단계는,The detecting step, 상기 제 1전압을 분배하여 제 2전압을 발생하는 단계;Dividing the first voltage to generate a second voltage; 상기 기준전압을 분배하여 제 3전압을 발생하는 단계; 및,Dividing the reference voltage to generate a third voltage; And, 상기 제 2전압과 상기 제 3전압을 비교하여 상기 비교결과를 출력하는 비교결과 출력단계를 구비하며,A comparison result output step of outputting the comparison result by comparing the second voltage and the third voltage, 상기 제 3전압은 모드 선택신호에 응답하여 제어되는 것을 특징으로 하는 반도체 메모리 장치의 승압전압 발생 방법.And the third voltage is controlled in response to a mode selection signal.
KR1020020030295A 2002-05-30 2002-05-30 The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices KR20030092584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020030295A KR20030092584A (en) 2002-05-30 2002-05-30 The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020030295A KR20030092584A (en) 2002-05-30 2002-05-30 The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices

Publications (1)

Publication Number Publication Date
KR20030092584A true KR20030092584A (en) 2003-12-06

Family

ID=32385158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020030295A KR20030092584A (en) 2002-05-30 2002-05-30 The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices

Country Status (1)

Country Link
KR (1) KR20030092584A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680951B1 (en) * 2004-11-05 2007-02-08 주식회사 하이닉스반도체 High voltage generator for memory device
KR100911193B1 (en) * 2007-10-09 2009-08-06 주식회사 하이닉스반도체 Voltage generator of semiconductor integrated circuit
US8587366B2 (en) 2011-11-08 2013-11-19 Hynix Semiconductor Inc. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003601A (en) * 1998-06-29 2000-01-15 김영환 Internal voltage drop circuit
KR20010057487A (en) * 1999-12-23 2001-07-04 박종섭 Dual internal voltage generator
KR20010108680A (en) * 2000-05-30 2001-12-08 윤종용 Voltage Detecting Circuit For Semiconductor Memory Device
KR20030032680A (en) * 2001-10-19 2003-04-26 삼성전자주식회사 High voltage detecting circuit for use in semiconductor memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003601A (en) * 1998-06-29 2000-01-15 김영환 Internal voltage drop circuit
KR20010057487A (en) * 1999-12-23 2001-07-04 박종섭 Dual internal voltage generator
KR20010108680A (en) * 2000-05-30 2001-12-08 윤종용 Voltage Detecting Circuit For Semiconductor Memory Device
KR20030032680A (en) * 2001-10-19 2003-04-26 삼성전자주식회사 High voltage detecting circuit for use in semiconductor memory devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680951B1 (en) * 2004-11-05 2007-02-08 주식회사 하이닉스반도체 High voltage generator for memory device
KR100911193B1 (en) * 2007-10-09 2009-08-06 주식회사 하이닉스반도체 Voltage generator of semiconductor integrated circuit
US7724072B2 (en) 2007-10-09 2010-05-25 Hynix Semiconductor Inc. Voltage generator of semiconductor integrated circuit
US8587366B2 (en) 2011-11-08 2013-11-19 Hynix Semiconductor Inc. Semiconductor device

Similar Documents

Publication Publication Date Title
US6518828B2 (en) Pumping voltage regulation circuit
US6791396B2 (en) Stack element circuit
US6806690B2 (en) Ultra-low quiescent current low dropout (LDO) voltage regulator with dynamic bias and bandwidth
KR100335496B1 (en) Internal voltage generation circuit that can operate safely under low power voltage VCC
CN110446992B (en) Low dropout voltage regulator with reduced regulated output voltage spikes
KR20050031675A (en) Temperature sensor for sensing current temperature and generating digital data corresponding to current temperature
US7778100B2 (en) Internal voltage generation circuit of semiconductor memory device
KR100295055B1 (en) Semiconductor memory device having internal voltage converter whose voltage is variable
US8487603B2 (en) Reference voltage generating circuit of semiconductor memory apparatus
US8339871B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
KR100762873B1 (en) An internal voltage generator
US7071770B2 (en) Low supply voltage bias circuit, semiconductor device, wafer and system including same, and method of generating a bias reference
KR100549945B1 (en) Circuit for generating internal voltage
KR100812299B1 (en) Voltage down converter
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
KR20030092584A (en) The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices
US6459329B1 (en) Power supply auxiliary circuit
EP1537671B1 (en) Dac-based voltage regulator for flash memory array
KR100631936B1 (en) Internal voltage generation circuit
KR940005976B1 (en) Semiconductor memory device with many internal voltage generating circuit
KR20040024789A (en) Internal voltage generator for generating stable internal voltage
KR100333351B1 (en) Data level stabilizer
JPH03222195A (en) Sense amplification circuit
KR100902121B1 (en) Internal voltage generator
KR20050040940A (en) Dac-based voltage regulator for flash memory array

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application