KR20030032680A - High voltage detecting circuit for use in semiconductor memory devices - Google Patents
High voltage detecting circuit for use in semiconductor memory devices Download PDFInfo
- Publication number
- KR20030032680A KR20030032680A KR1020010064645A KR20010064645A KR20030032680A KR 20030032680 A KR20030032680 A KR 20030032680A KR 1020010064645 A KR1020010064645 A KR 1020010064645A KR 20010064645 A KR20010064645 A KR 20010064645A KR 20030032680 A KR20030032680 A KR 20030032680A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- test mode
- reference voltage
- mode
- burn
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Abstract
Description
본 발명은 반도체 집적 회로 장치들에 관한 것이다. 좀 더 구체적으로, 본 발명은 제품의 신뢰성을 테스트하고자 할 때 사용되는 높은 전압을 검출하기 위한 회로에 관한 것이다.The present invention relates to semiconductor integrated circuit devices. More specifically, the present invention relates to a circuit for detecting high voltages used when testing the reliability of a product.
반도체 집적 회로 장치 특히, 반도체 메모리 장치는 공정으로 인한 문제 또는 그밖의 다른 이유에 의해서 메모리 셀에 결함이 발생하는 비율이 칩의 고집적화에 비례해서 늘어나게 된다. 잘 알려져 있는 바와 같이, 칩의 고집적화에 따라 하나의 집적 회로 칩 내에 구성되는 각 트랜지스터의 크기는 점점 더 작아진다. 이처럼 축소된 트랜지스터에 그 크기가 작아지기 이전에 인가되던 고전위의 외부 전원 전압을 그대로 인가할 시에는 강한 전계 (electric field)가 형성되는 등 상당한 스트레스(stress)가 가해져 트랜지스터의 불량 발생 증가를 초래하게 된다.In semiconductor integrated circuit devices, in particular, semiconductor memory devices, the rate at which defects occur in memory cells due to process problems or other reasons increases in proportion to the high integration of chips. As is well known, with the high integration of the chips, the size of each transistor constituted within one integrated circuit chip becomes smaller and smaller. When a high potential external power supply voltage is applied to the miniaturized transistor as it is before the size is reduced, a significant stress is applied such as a strong electric field is formed, resulting in an increase in defect occurrence of the transistor. Done.
이러한 문제점을 해결함과 아울러, 메모리 장치에서는 생산 원가 및 패키지 테스트 시간의 단축을 목적으로 그리고 KGD (Known Good Die) 시장이 급격히 성장함에 따라 웨이퍼 레벨에서 메모리 장치의 초기 불량을 제거할 목적으로 디바이스의 신뢰성을 보증할 수 있는 웨이퍼 번-인 기술에 관한 연구가 지속적으로 진행되어 왔다. 그러한 웨이퍼 번-인 테스트 방법은 디바이스 동작 특성을 이용하는 방식과 별도의 번-인 모드 회로를 이용하는 방식으로 구분된다. 웨이퍼 레벨에서 메모리 장치에 DC/AC 스트레스를 가함으로써 패키지 레벨에서 진행되는 챔버 번-인 테스트 과정이 생략되기 때문에, 번-인 테스트 시간을 단축할 수 있다.In addition to solving these problems, the memory device is designed to reduce production costs and package test time, and to eliminate the initial failure of the memory device at the wafer level with the rapid growth of the Known Good Die (KGD) market. Research on wafer burn-in technology that can guarantee reliability has been continuously conducted. Such wafer burn-in test methods are divided into methods using device operating characteristics and methods using separate burn-in mode circuits. By applying DC / AC stress to the memory device at the wafer level, the burn-in test time can be shortened because the chamber burn-in test process performed at the package level is omitted.
그러한 번-인 테스트 기술은 U.S. Patent No. 6,266,286에 "WAFER BURN-IN TEST CIRCUIT AND METHOD FOR TESTING A SEMICONDUCTOR MEMORY DEVICE"라는 제목으로, U.S. Patent No. 6,259,638에 "INTEGRATED CIRCUIT MEMORY DEVICES HAVING AN IMPROVED WAFER BURN-IN TEST CAPABILITY THROUGH INDEPENDENT OPERATIONAL CONTROL OF A MEMORY CELL ARRAY AND RELATED METHODS OF TESTING SAME"라는 제목으로, 그리고 U.S. Patent No. 6,034,907에 "SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE WITH BUILT-IN TEST CIRCUIT FOR APPLYING STRESS TO TIMING GENERATOR IN BURN-IN TEST"라는 제목으로 각각 게재되어 있다.Such burn-in test techniques are described in U.S. Patent No. 6,266,286 entitled "WAFER BURN-IN TEST CIRCUIT AND METHOD FOR TESTING A SEMICONDUCTOR MEMORY DEVICE". Patent No. 6,259,638 entitled "INTEGRATED CIRCUIT MEMORY DEVICES HAVING AN IMPROVED WAFER BURN-IN TEST CAPABILITY THROUGH INDEPENDENT OPERATIONAL CONTROL OF A MEMORY CELL ARRAY AND RELATED METHODS OF TESTING SAME," and U.S. Patent No. 6,034,907, entitled "SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE WITH BUILT-IN TEST CIRCUIT FOR APPLYING STRESS TO TIMING GENERATOR IN BURN-IN TEST," respectively.
번-인 테스트는 칩의 완성후 불량 소자를 쉽게 발견하기 위하여 칩의 사양에 규정된 외부 전원 전압 이상의 고전압을 장시간 고온 상태에서 메모리 셀 트랜지스터의 게이트에 인가하는 테스트 방법이다. 이러한 방법에 의해 칩내의 각 구성 소자에 인가되는 스트레스가 가중되어 초기의 불량을 쉽게 검출할 수 있다.Burn-in test is a test method for applying a high voltage above the external power supply voltage specified in the chip specification to the gate of the memory cell transistor for a long time at high temperature in order to easily find a defective device after completion of the chip. By this method, the stress applied to each component in the chip is increased so that the initial failure can be easily detected.
일반적으로 다이나믹 랜덤 액세스 메모리 (dynamic random access memory; DRAM) (이하, DRAM이라 칭함) 장치는 전술한 번-인 테스트 모드를 포함하여 다양한 테스트 모드들을 가지며, 제품 생산 중에 불량을 스크린하고 있다. 신뢰성을 위해 임의적으로 스트레스를 가한 상태에서 제품의 특성을 살펴보기 위한 번-인 테스트 모드에서는 내부 전압 전압이, 예를 들면, 5V까지 올라가게 된다. 이는 제품에 무리를 주는 전압 레벨로 메모리 셀에 영향을 줄 수 있다.In general, a dynamic random access memory (DRAM) device (hereinafter referred to as DRAM) device has various test modes, including the burn-in test mode described above, and screens for defects during production. In a burn-in test mode to characterize the product under random stress for reliability, the internal voltage rises to, for example, 5V. This is a voltage level that can strain the product and can affect memory cells.
번-인 테스트와 별도로, DRAM 장치에는 제품 신뢰성 테스트 모드가 제공된다. 그러한 제품 신뢰성 테스트 모드에서는 번-인 테스트 모드에서 사용되는 전압보다 다소 낮은 전압이 사용된다. 하지만, 일반적인 DRAM 장치의 경우, 번-인 테스트 모드와 제품 신뢰성 테스트 모드에서 사용되는 전압이 서로 다름에도 불구하고, 동일한 고전압 검출 회로를 이용하여 고전압 레벨을 맞추어 왔다. 이는 정확한 제품 신뢰성 테스트 조건을 달성하기가 어렵다는 것을 의미하다. 그러므로, 정확한 제품 신뢰성 테스트 조건을 달성할 수 있는 기술이 절실히 요구되고 있다.Apart from the burn-in test, the DRAM device is provided with a product reliability test mode. In such product reliability test mode, a voltage slightly lower than the voltage used in burn-in test mode is used. However, in the case of general DRAM devices, although the voltages used in the burn-in test mode and the product reliability test mode are different, high voltage levels have been adjusted using the same high voltage detection circuit. This means that accurate product reliability test conditions are difficult to achieve. Therefore, there is an urgent need for a technique capable of achieving accurate product reliability test conditions.
본 발명의 목적은 테스트 모드들에서 각각 요구되는 다양한 전압 레벨들을 검출할 수 있는 고전압 검출 회로를 제공하는 것이다.It is an object of the present invention to provide a high voltage detection circuit capable of detecting various voltage levels each required in test modes.
도 1은 종래 기술과 본 발명에 따른 번-인 테스트 모드에서 가변되는 고전압 레벨을 보여주는 도면;1 shows a high voltage level that varies in a burn-in test mode according to the prior art and the present invention;
도 2는 본 발명에 따른 고전압 검출 회로를 보여주는 블록도;2 is a block diagram showing a high voltage detection circuit according to the present invention;
도 3은 도 2에 도시된 전압 분배기와 기준 전압 발생기의 바람직한 실시예;3 is a preferred embodiment of the voltage divider and reference voltage generator shown in FIG. 2;
도 4 및 도 도 5는 본 발명에 따른 고전압 검출 회로의 모의 실험 결과를 보여주는 도면들이다.4 and 5 are diagrams showing simulation results of the high voltage detection circuit according to the present invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
100 : 고전압 검출 회로120 : 전압 분배기100: high voltage detection circuit 120: voltage divider
140 : 기준 전압 발생기160 : 비교기140: reference voltage generator 160: comparator
상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 번-인 테스트 모드, 제품 신뢰성 테스트 모드, 액티브 모드, 그리고 스탠바이 모드를 갖는 반도체 메모리 장치의 고전압 검출 회로는 소정의 저항비에 따라 전원 전압을 분배하여 분배 전압을 출력하는 전압 분배기와; 상기 번-인 테스트 모드를 알리는 제 1 제어 신호와 상기 제품 신뢰성 테스트 모드를 알리는 제 2 제어 신호에 응답하여 상기 각 모드에서 상이하게 가변되는 기준 전압을 출력하는 기준 전압 발생기와; 그리고 상기 기준 전압과 상기 분배 전압을 공급받고, 상기 분배 전압이 상기 기준 전압보다 낮은 지의 여부를 나타내는 검출 신호를 출력하는 비교기를 포함한다.According to a feature of the present invention for achieving the above object, the high-voltage detection circuit of a semiconductor memory device having a burn-in test mode, product reliability test mode, active mode, and standby mode according to a predetermined resistance ratio A voltage divider for dividing and outputting a divided voltage; A reference voltage generator configured to output a reference voltage that is differently varied in each mode in response to a first control signal informing the burn-in test mode and a second control signal informing the product reliability test mode; And a comparator receiving the reference voltage and the division voltage and outputting a detection signal indicating whether the division voltage is lower than the reference voltage.
이 실시예에 있어서, 상기 번-인 테스트 모드에서 상기 비교기로 공급되는 기준 전압은 상기 제품 신뢰성 테스트 모드에서 상기 비교기로 공급되는 기준 전압보다 높은 것다.In this embodiment, the reference voltage supplied to the comparator in the burn-in test mode is higher than the reference voltage supplied to the comparator in the product reliability test mode.
이 실시예에 있어서, 상기 반도체 메모리 장치는 외부 전압 전압을 공급받아 승압 전압을 발생하는 승압 전압 발생 회로를 포함하며, 상기 승압 전압 발생 회로에 상기 고전압 검출 회로가 사용된다.In this embodiment, the semiconductor memory device includes a boost voltage generation circuit that receives an external voltage voltage and generates a boost voltage, and the high voltage detection circuit is used for the boost voltage generation circuit.
본 발명의 다른 특징에 따르면, 번-인 테스트 모드, 제품 신뢰성 테스트 모드, 액티브 모드, 그리고 스탠바이 모드를 갖는 반도체 메모리 장치는 승압 전압발생 회로를 포함하고; 상기 승압 전압 발생 회로는 피드백 구조를 형성하도록 연결되는 펌핑 커패시터부, 펄스 발생부, 그리고 검출부로 구성되며; 상기 승압 전압 발생 회로의 검출부는 소정의 저항비에 따라 전원 전압을 분배하여 분배 전압을 출력하는 전압 분배기와; 상기 번-인 테스트 모드를 알리는 제 1 제어 신호와 상기 제품 신뢰성 테스트 모드를 알리는 제 2 제어 신호에 응답하여 상기 각 모드에서 상이하게 가변되는 기준 전압을 출력하는 기준 전압 발생기와; 그리고 상기 기준 전압과 상기 분배 전압을 공급받고, 상기 분배 전압이 상기 기준 전압보다 낮은 지의 여부를 나타내는 검출 신호를 출력하는 비교기를 포함한다.According to another feature of the invention, a semiconductor memory device having a burn-in test mode, a product reliability test mode, an active mode, and a standby mode includes a boost voltage generation circuit; The boosted voltage generator circuit includes a pumping capacitor section, a pulse generator section, and a detection section connected to form a feedback structure; A detection unit of the boosted voltage generation circuit to divide a power supply voltage according to a predetermined resistance ratio and output a divided voltage; A reference voltage generator configured to output a reference voltage that is differently varied in each mode in response to a first control signal informing the burn-in test mode and a second control signal informing the product reliability test mode; And a comparator receiving the reference voltage and the division voltage and outputting a detection signal indicating whether the division voltage is lower than the reference voltage.
이 실시예에 있어서, 상기 번-인 테스트 모드에서 상기 비교기로 공급되는 기준 전압은 상기 제품 신뢰성 테스트 모드에서 상기 비교기로 공급되는 기준 전압보다 높은 것다.In this embodiment, the reference voltage supplied to the comparator in the burn-in test mode is higher than the reference voltage supplied to the comparator in the product reliability test mode.
이하 본 발명의 바람직한 실시예가 참조 도면들에 의거하여 상세히 설명될 것이다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will now be described in detail with reference to the drawings.
본 발명은 외부 전원 전압보다 높은 승압 전압을 이용하여 동작하는 반도체 메모리 장치에 관련된 것이다. 승압 전압은, 잘 알려진 바와 같이, 피드백 스킴을 사용한 DC 전압 발생기 (또는 승압 전압 발생기)를 통해 생성될 수 있다. 통상적으로, DC 전압 발생기는 피드백 구조를 형성하도록 구현된 펌핑 커패시터, 펄스 발생기, 그리고 검출기로 이루어져 있다. 그러한 피드백 구조에 있어서, DC 전압 발생기의 출력 전압 또는 전위는 검출기를 통해 검출된 결과에 따라 변화된다. 앞서 설명된 바와 같이, 반도체 메모리 장치 특히, DRAM 장치는 번-인 테스트, 제품 신뢰성 테스트, 액티브, 그리고 스탠바이 등과 같은 다양한 모드들을 갖는다. DC 전압 발생기의 출력 전압은 각 모드에서 상이하게 생성되며, 이는 검출기의 검출 기준 전압을 가변시킴으로써 이루어진다. 본 발명은 DC 전압 발생기의 검출기에 관련된 것으로, 본 발명의 검출기는, 종래 기술과 달리, 번-인 테스트 모드와 제품 신뢰성 테스트 모드에 따라 테스트를 위해 사용될 상이한 고전압이 설정될 수 있다. 이는 이후 상세히 설명될 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device that operates using a boosted voltage higher than the external power supply voltage. The boosted voltage can be generated via a DC voltage generator (or boosted voltage generator) using a feedback scheme, as is well known. Typically, the DC voltage generator consists of a pumping capacitor, a pulse generator, and a detector implemented to form a feedback structure. In such a feedback structure, the output voltage or potential of the DC voltage generator is changed in accordance with the result detected through the detector. As described above, semiconductor memory devices, particularly DRAM devices, have various modes such as burn-in test, product reliability test, active, standby, and the like. The output voltage of the DC voltage generator is generated differently in each mode, which is done by varying the detection reference voltage of the detector. The present invention relates to a detector of a DC voltage generator, in which the detector of the present invention, unlike the prior art, can be set different high voltages to be used for testing depending on the burn-in test mode and the product reliability test mode. This will be explained in detail later.
본 발명에 따른 고전압 검출 회로는, 도 1을 참조하면, 제품 신뢰성 테스트 모드에서 번-인 테스트시의 검출 레벨보다 조금 낮은 고전압 레벨을 검출한다. 이는 전원 전압과 함께 선형적으로 비례해서 증가하다가 높은 전압 영역에서는 셀이 받는 스트레스를 줄이기 위해 비선형적으로 비례하게 하며, 이러한 특성은 고전압 검출 회로에서 독립적인 검출 레벨을 갖도록 요구하게 된다. 이러한 요구에 따라 설계된 본 발명의 고전압 검출 회로가 도 2에 도시되어 있다.The high voltage detection circuit according to the present invention, with reference to FIG. 1, detects a high voltage level slightly lower than the detection level during burn-in test in the product reliability test mode. This increases linearly in proportion to the supply voltage and then increases nonlinearly in order to reduce the stress on the cell in the high voltage range, which requires the high voltage detection circuit to have an independent detection level. The high voltage detection circuit of the present invention designed according to this requirement is shown in FIG.
도 2를 참조하면, 본 발명의 고전압 검출 회로 (100)는 전압 분배기 (120), 기준 전압 발생기 (140), 그리고 비교기 (160)를 포함한다. 전압 분배기 (120)는 전원 전압 (VDD)을 소정의 저항비에 따라 분배하여 분배 전압 (Vdiv)을 출력한다. 기준 전압 발생기 (140)는 제어 신호들 (BI, PRT)에 응답하여 기준 전압 (Vref)을 발생한다. 비교기 (160)는 분배 전압 (Vdiv)이 기준 전압 (Vref)보다 낮은지 또는 높은지의 여부를 판별하고, 그 결과로서 검출 신호 (DET)를 출력한다. 여기서, 기준 전압 발생기 (140)의 출력 전압 (Vref)은 제어 신호들 (BI, PRT)에 따라 다르게 설정되며, 이는 이후 상세히 설명될 것이다.Referring to FIG. 2, the high voltage detection circuit 100 of the present invention includes a voltage divider 120, a reference voltage generator 140, and a comparator 160. The voltage divider 120 divides the power supply voltage VDD according to a predetermined resistance ratio and outputs a divided voltage Vdiv. The reference voltage generator 140 generates the reference voltage Vref in response to the control signals BI and PRT. The comparator 160 determines whether the divided voltage Vdiv is lower or higher than the reference voltage Vref, and as a result, outputs the detection signal DET. Here, the output voltage Vref of the reference voltage generator 140 is set differently according to the control signals BI and PRT, which will be described in detail later.
이 실시예에 있어서, 제어 신호 (BI)는 번-인 테스트 모드를 나타내는 신호이고, 제어 신호 (PRT)는 제품 신뢰성 테스트 모드를 나타내는 신호이다. 예를 들면, 제어 신호 (BI)가 로우 레벨일 때 반도체 메모리 장치로서 DRAM 장치는 정상적인 모드에서 동작하고, 제어 신호 (BI)가 하이 레벨일 때 DRAM 장치는 번-인 테스트 모드에서 동작한다. 제어 신호 (PRT)가 하이 레벨일 때 DRAM 장치는 제품 신뢰성 테스트 모드에서 동작한다.In this embodiment, the control signal BI is a signal indicating the burn-in test mode, and the control signal PRT is a signal indicating the product reliability test mode. For example, a DRAM device as a semiconductor memory device operates in a normal mode when the control signal BI is at low level, and a DRAM device operates in burn-in test mode when the control signal BI is at high level. The DRAM device operates in product reliability test mode when the control signal (PRT) is at a high level.
전압 분배기 (120)와 기준 전압 발생기 (140)의 바람직한 실시예가 도 3에 도시되어 있다. 도 3을 참조하면, 전압 분배기 (120)는 저항기로서 각각 동작하는 다이오드-연결된 NMOS 트랜지스터들 (M1, M2)로 구성되며, 전원 전압 (VDD)을 분배하여 분배 전압 (Vdiv)을 비교기 (160)로 출력한다. 기준 전압 발생기 (140)는 제어 신호들 (BI, PRT)에 응답하여 각 동작 모드에 필요한 기준 전압 (Vref)을 비교기 (160)로 출력한다. 비교기 (160)는 입력된 전압들을 비교하여 비교 결과로서 검출 신호 (DET)를 출력한다.A preferred embodiment of voltage divider 120 and reference voltage generator 140 is shown in FIG. 3. Referring to FIG. 3, the voltage divider 120 is composed of diode-connected NMOS transistors M1 and M2, each operating as a resistor, and divides the supply voltage VDD to compare the divider voltage Vdiv with a comparator 160. Will output The reference voltage generator 140 outputs the reference voltage Vref necessary for each operation mode to the comparator 160 in response to the control signals BI and PRT. The comparator 160 compares the input voltages and outputs a detection signal DET as a comparison result.
도 3에 도시된 바와 같이, 기준 전압 발생기 (140)는 제 1 기준 전압 (Vref1), 제 2 기준 전압 (Vref2), 그리고 제 3 기준 전압 (Vref3)을 각각 생성하는 제 1 내지 제 3 전압 발생기들 (140A, 140B, 140C)로 구성된다. 제 1 및 제 2 전압 발생기들 (140A, 140B)은 어느 하나의 기준 전압을 출력하도록 동시에 활성화되지 않고 독립적으로 그리고 배타적으로 활성화될 것이다. 이는 이후 상세히 설명될 것이다. 제 1 기준 전압 (Vref1), 제 2 기준 전압 (Vref2), 그리고 제 3 기준 전압 (Vref3)은 서로 다른 레벨을 가지며, 예를 들면, 전압 크기는 Vref1 > Vref2> Vref3와 같이 설정될 것이다.As shown in FIG. 3, the reference voltage generator 140 generates first to third voltage generators that respectively generate a first reference voltage Vref1, a second reference voltage Vref2, and a third reference voltage Vref3. It is composed of the 140A, 140B, 140C. The first and second voltage generators 140A, 140B will be activated independently and exclusively without being simultaneously activated to output either reference voltage. This will be explained in detail later. The first reference voltage Vref1, the second reference voltage Vref2, and the third reference voltage Vref3 have different levels, for example, the voltage magnitude may be set as Vref1> Vref2> Vref3.
계속해서 도 3을 참조하면, 제 1 전압 발생기 (140A)는 번-인 테스트 모드에서 요구되는 기준 전압 (Vref1)을 생성하기 위한 것으로, 전원 전압 (VDD)과 접지 전압 (VSS) 사이에 직렬 연결된 PMOS 트랜지스터 (M4), 저항 소자 (R1), 그리고 NMOS 트랜지스터 (M5)로 구성된다. 저항 소자 (R1)는 트랜지스터들 (M4, M5) 사이에 직렬 연결되는 복수의 MOS 트랜지스터들로 구성될 수 있다. PMOS 트랜지스터 (M4)는 상보 제어 신호 (BIB)에 의해서 스위치 온/오프되고, NMOS 트랜지스터 (M5)는 제어 신호 (BI)에 의해서 스위치 온/오프된다.3, the first voltage generator 140A is for generating the reference voltage Vref1 required in the burn-in test mode, and is connected in series between the power supply voltage VDD and the ground voltage VSS. It consists of a PMOS transistor M4, a resistor element R1, and an NMOS transistor M5. The resistive element R1 may be composed of a plurality of MOS transistors connected in series between the transistors M4 and M5. The PMOS transistor M4 is switched on / off by the complementary control signal BIB, and the NMOS transistor M5 is switched on / off by the control signal BI.
제 2 전압 발생기 (140B)는 제품 신뢰성 테스트 모드 (PRT 모드)에서 요구되는 기준 전압 (Vref2)을 생성하기 위한 것으로, 전원 전압 (VDD)과 접지 전압 (VSS) 사이에 직렬 연결된 PMOS 트랜지스터 (M6), 저항 소자 (R2), 그리고 NMOS 트랜지스터 (M7)로 구성된다. 저항 소자 (R2)는 트랜지스터들 (M6, M7) 사이에 직렬 연결되는 복수의 MOS 트랜지스터들로 구성될 수 있다. PMOS 트랜지스터 (M6)는 상보 제어 신호 (PRTB)에 의해서 스위치 온/오프되고, NMOS 트랜지스터 (M7)는 제어 신호 (PRT)에 의해서 스위치 온/오프된다.The second voltage generator 140B is for generating the reference voltage Vref2 required in the product reliability test mode (PRT mode), and the PMOS transistor M6 connected in series between the power supply voltage VDD and the ground voltage VSS. , Resistive element R2, and NMOS transistor M7. The resistive element R2 may be composed of a plurality of MOS transistors connected in series between the transistors M6 and M7. The PMOS transistor M6 is switched on / off by the complementary control signal PRTB, and the NMOS transistor M7 is switched on / off by the control signal PRT.
제 3 전압 발생기 (140C)는 액티브 및 스탠바이 상태와 같은 정상 동작 모드에서 요구되는 기준 전압 (Vref3)을 생성하기 위한 것으로, 전원 전압 (VDD)과 접지 전압 (VSS) 사이에 직렬 연결된 PMOS 트랜지스터 (M8), 저항 소자 (R3), 그리고 NMOS 트랜지스터 (M9)로 구성된다. 저항 소자 (R3)는 트랜지스터들 (M8, M9) 사이에 직렬 연결되는 복수의 MOS 트랜지스터들로 구성될 수 있다. PMOS 트랜지스터(M8)는 제어 신호 (BI)에 의해서 스위치 온/오프되고, NMOS 트랜지스터 (M9)는 상보 제어 신호 (BIB)에 의해서 스위치 온/오프된다.The third voltage generator 140C is for generating a reference voltage Vref3 required in normal operation modes such as active and standby states, and includes a PMOS transistor M8 connected in series between the power supply voltage VDD and the ground voltage VSS. ), A resistor R3, and an NMOS transistor M9. The resistive element R3 may be composed of a plurality of MOS transistors connected in series between the transistors M8 and M9. The PMOS transistor M8 is switched on / off by the control signal BI, and the NMOS transistor M9 is switched on / off by the complementary control signal BIB.
회로 동작에 있어서, 번-인 테스트 모드를 알리는 제어 신호 (BI)가 로우 레벨이고 제품 신뢰성 테스트 모드를 알리는 제어 신호 (PRT)가 로우 레벨일 때, PMOS 트랜지스터들 (M4, M6)과 NMOS 트랜지스터들 (M5, M7)은 턴 오프되는 반면에 PMOS 트랜지스터 (M8)와 NMOS 트랜지스터 (M9)는 턴 온된다. 이는 제 3 전압 발생기 (140C)가 정상 동작 모드에서 필요한 기준 전압 (Vref3)을 발생함을 의미한다. 번-인 테스트 모드를 알리는 제어 신호 (BI)가 하이 레벨이고 제품 신뢰성 테스트 모드를 알리는 제어 신호 (PRT)가 로우 레벨일 때, PMOS 트랜지스터들 (M6, M8)과 NMOS 트랜지스터들 (M7, M9)은 턴 오프되는 반면에 PMOS 트랜지스터 (M4)와 NMOS 트랜지스터 (M5)는 턴 온된다. 이는 제 1 전압 발생기 (140A)가 번-인 테스트 모드에서 필요한 기준 전압 (Vref1)을 발생함을 의미한다.In the circuit operation, when the control signal BI informing the burn-in test mode is low level and the control signal PRT informing the product reliability test mode is low level, PMOS transistors M4 and M6 and NMOS transistors. M5 and M7 are turned off while PMOS transistor M8 and NMOS transistor M9 are turned on. This means that the third voltage generator 140C generates the reference voltage Vref3 necessary in the normal operation mode. When the control signal BI informing the burn-in test mode is high level and the control signal PRT informing the product reliability test mode is low level, PMOS transistors M6 and M8 and NMOS transistors M7 and M9. Is turned off while PMOS transistor M4 and NMOS transistor M5 are turned on. This means that the first voltage generator 140A generates the necessary reference voltage Vref1 in the burn-in test mode.
마지막으로, 번-인 테스트 모드를 알리는 제어 신호 (BI)가 로우 레벨이고 제품 신뢰성 테스트 모드를 알리는 제어 신호 (PRT)가 하이 레벨일 때, PMOS 트랜지스터 (M4)와 NMOS 트랜지스터 (M5)은 턴 오프되는 반면에 PMOS 트랜지스터들 (M6, M8)와 NMOS 트랜지스터들 (M7, M9)는 턴 온된다. 이는 제 2 및 제 3 전압 발생기들 (140B, 140C)이 대응하는 기준 전압들 (Vref2, Vref3)을 발생함을 의미한다. 이 경우, 기준 전압 (Vref2)이 기준 전압 (Vref3)보다 높기 때문에, 비교기 (160)에 공급되는 기준 전압 (Vref)은 제 2 전압 발생기 (140B)에 의해서 생성된 기준 전압 (Vref2)이 된다.Finally, when the control signal BI informing the burn-in test mode is low level and the control signal PRT informing the product reliability test mode is high level, the PMOS transistor M4 and the NMOS transistor M5 are turned off. On the other hand, the PMOS transistors M6 and M8 and the NMOS transistors M7 and M9 are turned on. This means that the second and third voltage generators 140B and 140C generate corresponding reference voltages Vref2 and Vref3. In this case, since the reference voltage Vref2 is higher than the reference voltage Vref3, the reference voltage Vref supplied to the comparator 160 becomes the reference voltage Vref2 generated by the second voltage generator 140B.
앞서 설명된 바와 같이, 제품 신뢰성 테스트 (PRT)시 고전압 레벨을 맞추는 고전압 검출 회로가 별도로 있지 않고 번-인 테스트시의 레벨 기울기와 동시에 사용하여 정확한 PRT 조건을 맞추기가 어려웠지만, 이를 개선하고자 제품 신뢰성 테스트시 번-인 테스트 모드에서 사용되는 기준 전압 (Vref1)보다 낮은 레벨의 기준 전압 (Vref2)을 공급하는 기준 전압 발생기가 구현되었다. 즉, 번-인 테스트시의 검출 레벨보다 낮은 지점에서 고전압을 검출하는 PRT 검출 모드를 추가적으로 포함하는 멀티 검출 모드용 고전압 검출 회로는 액티브, 스탠바이, 번-인, 그리고 제품 신뢰성 테스트시에 서로 다른 레벨을 검출할 수 있다. 즉, 도 4 및 도 5에 도시된 모의 실험 결과에서 알 수 있듯이, 본 발명의 고전압 검출 회로는 액티브, 스탠바이, 번-인, 그리고 제품 신뢰성 테스트시에 서로 다른 레벨을 검출할 수 있다. 도 4의 모의 실험 결과를 살펴보면, 승압 전압 (VDD)이 3.8V인 경우, 목표로 하는 고전압이 5V이고, 높은 전압과 낮은 전압의 전압차는 약 0.26V이다. 그리고, 도 5의 모의 실험 결과를 살펴보면, 승압 전압 (VDD)이 3.8V인 경우, 목표로 하는 고전압이 4.6V이고, 높은 전압과 낮은 전압의 전압차는 약 0.29V이다.As described above, it was difficult to meet the exact PRT condition by using the high voltage detection circuit to match the high voltage level in the product reliability test (PRT) and simultaneously with the level slope in the burn-in test, but to improve the product reliability In the test, a reference voltage generator is provided that supplies a reference voltage Vref2 at a level lower than the reference voltage Vref1 used in the burn-in test mode. That is, the high-voltage detection circuit for the multi-detection mode further includes a PRT detection mode for detecting the high voltage at a point lower than the detection level during the burn-in test. Can be detected. That is, as can be seen from the simulation results shown in Figs. 4 and 5, the high voltage detection circuit of the present invention can detect different levels during active, standby, burn-in, and product reliability tests. Referring to the simulation result of FIG. 4, when the boosted voltage VDD is 3.8V, the target high voltage is 5V, and the voltage difference between the high voltage and the low voltage is about 0.26V. Referring to the simulation result of FIG. 5, when the boosted voltage VDD is 3.8V, the target high voltage is 4.6V, and the voltage difference between the high voltage and the low voltage is about 0.29V.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.In the above, the configuration and operation of the circuit according to the present invention has been shown in accordance with the above description and drawings, but this is only an example, and various changes and modifications can be made without departing from the spirit and scope of the present invention. Of course.
상술한 바와 같이, 번-인 테스트, 제품 신뢰성 테스트, 액티브, 그리고 스탠바이 등과 같은 다양한 모드들을 갖는 반도체 메모리 장치에서, 각 동작 모드에서상이한 검출 기준 전압을 이용함으로써 정확한 PRT 조건을 확보할 수 있다.As described above, in a semiconductor memory device having various modes such as burn-in test, product reliability test, active, and standby, accurate PRT conditions can be secured by using different detection reference voltages in each operation mode.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010064645A KR20030032680A (en) | 2001-10-19 | 2001-10-19 | High voltage detecting circuit for use in semiconductor memory devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010064645A KR20030032680A (en) | 2001-10-19 | 2001-10-19 | High voltage detecting circuit for use in semiconductor memory devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030032680A true KR20030032680A (en) | 2003-04-26 |
Family
ID=29565461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010064645A KR20030032680A (en) | 2001-10-19 | 2001-10-19 | High voltage detecting circuit for use in semiconductor memory devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030032680A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030092584A (en) * | 2002-05-30 | 2003-12-06 | 삼성전자주식회사 | The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices |
| KR100798804B1 (en) * | 2006-06-29 | 2008-01-29 | 주식회사 하이닉스반도체 | Semiconductor memory device |
-
2001
- 2001-10-19 KR KR1020010064645A patent/KR20030032680A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030092584A (en) * | 2002-05-30 | 2003-12-06 | 삼성전자주식회사 | The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices |
| KR100798804B1 (en) * | 2006-06-29 | 2008-01-29 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| US7539072B2 (en) | 2006-06-29 | 2009-05-26 | Hynix Semiconductor Inc. | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6339357B1 (en) | Semiconductor integrated circuit device capable of externally monitoring internal voltage | |
| US6690241B2 (en) | Ring oscillator having variable capacitance circuits for frequency adjustment | |
| US6297671B1 (en) | Level detection by voltage addition/subtraction | |
| KR0136898B1 (en) | Semiconductor device allowing accurate characteristics test | |
| US20090039950A1 (en) | Internal power-supply circuit | |
| KR20000077043A (en) | Apparatus and method for performing a defect leakage screen test for memory devices | |
| US20100156479A1 (en) | Power-on reset circuit and adjusting method therefor | |
| US7190628B2 (en) | Semiconductor memory device having self refresh mode and related method of operation | |
| US8194476B2 (en) | Semiconductor memory device and method for operating the same | |
| US7646661B2 (en) | Self-refresh control circuit for detecting current flowing from current generator and semiconductor device including same | |
| US7362636B2 (en) | Semiconductor memory device | |
| US8553487B2 (en) | Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device | |
| US20060164116A1 (en) | Internal reference voltage generation for integrated circuit testing | |
| US6970393B1 (en) | Pulse generating circuit for self-refresh | |
| KR20120068228A (en) | Semiconductor device and operating method for the same | |
| US5946242A (en) | Internal source voltage generator for a semiconductor memory device | |
| US8970236B2 (en) | Internal voltage generating circuit for preventing voltage drop of internal voltage | |
| KR20030032680A (en) | High voltage detecting circuit for use in semiconductor memory devices | |
| US6417726B1 (en) | Semiconductor device capable of adjusting an internal power supply potential in a wide range | |
| US20080304335A1 (en) | Semiconductor memory device including apparatus for detecting threshold voltage | |
| US5905682A (en) | Method and apparatus for biasing the substrate of an integrated circuit to an externally adjustable voltage | |
| US7898270B2 (en) | Circuit for testing internal voltage of semiconductor memory apparatus | |
| US7075833B2 (en) | Circuit for detecting negative word line voltage | |
| KR100915826B1 (en) | Voltage generator of semiconductor memory apparatus and control method of the same | |
| US20070070672A1 (en) | Semiconductor device and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |