KR20050040940A - Dac-based voltage regulator for flash memory array - Google Patents

Dac-based voltage regulator for flash memory array Download PDF

Info

Publication number
KR20050040940A
KR20050040940A KR1020057004125A KR20057004125A KR20050040940A KR 20050040940 A KR20050040940 A KR 20050040940A KR 1020057004125 A KR1020057004125 A KR 1020057004125A KR 20057004125 A KR20057004125 A KR 20057004125A KR 20050040940 A KR20050040940 A KR 20050040940A
Authority
KR
South Korea
Prior art keywords
coupled
voltage
output
input
channel mos
Prior art date
Application number
KR1020057004125A
Other languages
Korean (ko)
Inventor
마시밀리아노 프룰리오
스테파노 시버로
시모네 바르톨리
사비나 모그노니
Original Assignee
아트멜 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/407,647 external-priority patent/US6771200B2/en
Application filed by 아트멜 코포레이션 filed Critical 아트멜 코포레이션
Publication of KR20050040940A publication Critical patent/KR20050040940A/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)

Abstract

A DAC-based voltage regulator system for a non-volatile memory device comprises a charge pump circuit having an enable input and a voltage output node. A voltage-to-current converter has an input coupled to the voltage output node and an output coupled to a virtual ground node. A current source is coupled to the virtual ground node and sinks one of a plurality of currents in response to states of a plurality of digital input signals. A transconductance amplifier has an inverting input at the virtual ground node, a non-inverting input coupled to a reference voltage potential, and an output. A comparator has a first input coupled to the output of the transconductance amplifier, a second input coupled to a reference voltage potential, and an output coupled to the enable input of said charge pump.

Description

ＤＡＣ 기반 플레시 메모리 어레이용 전압 레귤레이터{DAC-BASED VOLTAGE REGULATOR FOR FLASH MEMORY ARRAY} Voltage regulator for DAC-based flash memory arrays {DAC-BASED VOLTAGE REGULATOR FOR FLASH MEMORY ARRAY}

본 발명은 전하 펌프 회로(charge pump circuits)에 관한 것이다. 보다 상세하게, 본 발명은, 메모리 회로에 사용되는 다양한 전압을 제공하기 위해 비휘발성 메모리(non-volatile memory) 내의 전하 펌프 회로의 출력을 조정할 수 있는, 디지털 아날로그 컨버터(Digital-Analog-Converter: DAC) 기반의 전압 레귤레이터 시스템(voltage regulator system)에 관한 것이다.  The present invention relates to charge pump circuits. More specifically, the present invention provides a digital-analog-converter (DAC), which can adjust the output of a charge pump circuit in a non-volatile memory to provide various voltages used in the memory circuit. Voltage regulator system.

비휘발성 메모리는 메모리 셀 트랜지스터(memory cell transistor)의 게이트에 연결된 워드 라인에 인가되는 광범위한 전압들을 필요로 한다. 복수의 전압 레귤레이터들은 각 디바이스에 서로 상이하지만 적절한 전압을 제공한다. 각 전압 레귤레이터의 출력 전압이 고정되면, 레귤레이터 디바이스들의 출력 전압들을 바꿀 어떠한 방도가 없다.  Non-volatile memory requires a wide range of voltages applied to the word line connected to the gate of the memory cell transistor. Multiple voltage regulators provide different voltages to each device but with an appropriate voltage. If the output voltage of each voltage regulator is fixed, there is no way to change the output voltages of the regulator devices.

비휘발성 메모리는 프로그래밍된 셀 및 소거된 셀을 확인하기 위해 메모리 셀 게이트에 전압을 공급하는 적어도 하나의 전압 레귤레이터와, 메모리 셀을 프로그래밍하기 위해 메모리 셀 게이트에 프로그래밍 전압(programming voltage)을 공급하는 전압 레귤레이터를 필요로 한다. 몇몇 비휘발성 메모리 디바이스들에 있어서, 셀의 신뢰성(reliability)은, 프로그램 전압이 일정한 것보다는 오히려 전압이 램프되는(ramped) 것을 필요로 한다. 이를 위해 부가적인 아날로그 회로가 제공될 필요가 있다. Nonvolatile memory includes at least one voltage regulator for supplying a voltage to a memory cell gate to identify programmed and erased cells, and a voltage for supplying a programming voltage to a memory cell gate for programming a memory cell. Requires a regulator In some nonvolatile memory devices, the cell's reliability requires that the voltage is ramped rather than the program voltage being constant. To this end, additional analog circuitry needs to be provided.

도 1은 본 발명의 일 실시예에 따른 DAC 기반 전압 레귤레이터를 포함하는 전하 펌프 시스템(10)의 블록도이다. 1 is a block diagram of a charge pump system 10 including a DAC based voltage regulator in accordance with one embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 DAC 기반 전압 레귤레이터의 회로도이다. 2 is a circuit diagram of a DAC-based voltage regulator according to an embodiment of the present invention.

도 3은 도 2의 전류 소스로서 사용가능한 회로의 회로도이다. 3 is a circuit diagram of a circuit usable as the current source of FIG.

본 발명은 필요한 조정 전압을 비휘발성 메모리 디바이스에 제공하기 위한 DAC 기반 전압 레귤레이터를 제공하는 것이다. 전압 조정은 기준 전류(reference current) 및 전하 펌프 회로의 고전압 출력으로부터의 전류 신호 사이의 전류 비교에 기초한다. DAC에 제공된 N 비트는 가상 그라운드(virtual ground)로부터 싱크되는(sunk) 2N 전류 기준 레벨들을 생성한다. 전압 전류 컨버터는 가상 그라운드에 공급되는 전하 펌프의 고전압 출력으로부터 전류 신호를 생성한다. 가상 그라운드와의 비교시 발생하는 전류 에러 신호는 트랜스컨덕턴스 증폭기(transconductance amplifier)에 의해 증폭되고 전압 변환된다. 제2 증폭기는 트랜스컨덕턴스 증폭기로부터의 출력 신호를 수신하고 선택된 출력 전압값을 얻기 위해 전하 펌프를 인에이블(enable)시키거나 방전(discharge)시키는 CMOS 호환 전압 레벨(CMOS-compatible volatge level)을 출력한다. 따라서, 전하 펌프는 DAC에 제공된 입력에 따라 2N 값들 중 하나로 조정될 수 있다.The present invention provides a DAC based voltage regulator for providing the necessary regulated voltage to a nonvolatile memory device. Voltage regulation is based on a current comparison between the reference current and the current signal from the high voltage output of the charge pump circuit. The N bit provided to the DAC produces 2 N current reference levels that sink from the virtual ground. The voltage current converter generates a current signal from the high voltage output of the charge pump supplied to the virtual ground. The current error signal generated in comparison with the virtual ground is amplified and voltage converted by a transconductance amplifier. The second amplifier receives a output signal from the transconductance amplifier and outputs a CMOS-compatible volatge level that enables or discharges the charge pump to obtain a selected output voltage value. . Thus, the charge pump can be adjusted to one of the 2 N values depending on the input provided to the DAC.

본 발명의 전압 레귤레이터는 광범위한 출력 전압을 제공하여 비휘발성 메모리의 워드 라인(word line)을 바이어스(bias)시킬 수 있다. 각 비휘발성 메모리의 동작을 위한 적절한 출력 전압을 선택하기 위해 N 입력 신호들이 공급된다. 이러한 특성 때문에, 램프 값들의 시퀀스(sequence)를 제공하여, 전압 램프(voltage ramp)가 용이하게 생성될 수 있다. The voltage regulator of the present invention can provide a wide range of output voltages to bias the word lines of nonvolatile memory. N input signals are supplied to select an appropriate output voltage for the operation of each nonvolatile memory. Because of this property, by providing a sequence of ramp values, a voltage ramp can be easily generated.

본 발명의 기술 분야에 종사하는 사람이라면 후속하는 본 발명의 상세한 설명이 본 발명을 설명하기 위한 것일 뿐 본 발명을 한정하고자 하는 것이 아님을 알 것이다. 또한, 본 발명의 기술 분야에 종사하는 사람들은 본 명세서에 개시된 내용을 참조하여 다른 실시예들을 용이하게 실시할 수 있음이 자명하다. Those skilled in the art will appreciate that the following detailed description of the invention is intended to illustrate the invention and is not intended to limit the invention. In addition, it will be apparent to those skilled in the art that other embodiments may be readily implemented with reference to the contents disclosed herein.

전압 조정은 기준 전류와 전하 펌프 회로의 고전압 출력으로부터 얻어진 전류 신호 간의 비교에 근거한다. DAC에 제공된 N 비트들은 가상 그라운드로부터 싱크(sink)된 2N개의 전류 기준 레벨들을 생성한다. 전압 전류 컨버터는 가상 그라운드에 공급된 전하 펌프의 고전압 출력으로부터 전류 신호를 생성한다. 가상 그라운드와의 비교로부터 얻은 전류 에러 신호는 트랜스컨덕턴스 증폭기에 의해 증폭되고 전압 변환된다. 제2 증폭기는 트랜스컨덕턴스 증폭기로부터의 출력 신호를 수신하고 선택된 출력 전압값을 얻기 위해 전하 펌프를 인에이블시키거나 방전시키는 CMOS 호환 전압 레벨을 출력한다. 이에 따라, 전하 펌프는 DAC에 제공된 입력에 따라 2N개의 값들 중 하나로 조정될 수 있다.Voltage regulation is based on a comparison between the reference current and the current signal obtained from the high voltage output of the charge pump circuit. The N bits provided to the DAC produce 2 N current reference levels sinked from virtual ground. The voltage current converter generates a current signal from the high voltage output of the charge pump supplied to the virtual ground. The current error signal obtained from the comparison with the virtual ground is amplified and voltage converted by the transconductance amplifier. The second amplifier receives the output signal from the transconductance amplifier and outputs a CMOS compatible voltage level that enables or discharges the charge pump to obtain a selected output voltage value. Accordingly, the charge pump can be adjusted to one of 2 N values depending on the input provided to the DAC.

도 1을 참조하면, 본 발명의 일 실시예에 따른 DAC 기반 전압 레귤레이터(DAC-based voltage regulator)를 포함하는 전하 펌프 시스템(a charge pump system)(10)의 블록도가 제시되어 있다. DAC 기반 전압 레귤레이터(12)는 버스(14) 상에서 N 비트 디지털 입력을 수신한다. DAC 기반 전압 레귤레이터(12)는 전하 펌프(16)를 인에이블시키거나 방전시켜 출력 노드(18)에서 고전압 출력을 조정하는 전하 펌프(16)에 인에이블 신호(an enable signal)를 공급한다. Referring to FIG. 1, a block diagram of a charge pump system 10 including a DAC-based voltage regulator in accordance with an embodiment of the present invention is shown. DAC based voltage regulator 12 receives an N bit digital input on bus 14. The DAC based voltage regulator 12 provides an enable signal to the charge pump 16 which enables or discharges the charge pump 16 to regulate the high voltage output at the output node 18.

도 2를 참조하면, 본 발명의 일 실시예에 따른 DAC 기반 레귤레이터의 단순화된 회로도가 도시되어 있다. 전하 펌프의 고전압 출력 노드(20)는 저항(24) 및 p 채널 MOS 트랜지스터(26)를 통해 가상 그라운드 노드(22)에 연결된다. p 채널 MOS 트랜지스터(26)는 증폭기(28)의 출력으로부터 구동된다. 증폭기(28)는 그 반전 입력이 저항(24) 및 p 채널 MOS 트랜지스터(26) 사이에 접속되어 있고, 그 비반전 입력이 기준 전압 Vref1에 연결되어 있다. 전류 소스(30)는 N 입력 라인들의 상태에 따라 2N 레벨의 기준 전류들을 공급할 수 있으며 p 채널 MOS 트랜지스터(26)의 드레인 및 트랜스컨덕턴스 증폭기(32)의 반전 입력을 포함하는 회로 노드에 연결되어 있다. 본 발명의 기술 분야에 있어 통상의 지식을 가진 자는 이러한 회로 노드가 가상 그라운드에 있음을 이해할 것이다. 트랜스컨덕턴스 증폭기(32)의 비반전 입력단은 기준 전압 Vref2에 연결된다. 저항(34)은 트랜스컨덕턴스 증폭기(32)의 이득(gain)을 세트(set)한다. 트랜스컨덕턴스 증폭기(32)는 트랜스컨덕턴스 증폭기(36)의 비반전 입력단을 구동한다. 트랜스컨덕턴스 증폭기(36)의 반전 입력단은 기준 전압 Vref2에 연결된다.2, a simplified circuit diagram of a DAC based regulator in accordance with an embodiment of the present invention is shown. The high voltage output node 20 of the charge pump is connected to the virtual ground node 22 via a resistor 24 and a p-channel MOS transistor 26. P-channel MOS transistor 26 is driven from the output of amplifier 28. The amplifier 28 has its inverting input connected between the resistor 24 and the p-channel MOS transistor 26 and its non-inverting input is connected to the reference voltage V ref1 . It is connected. The current source 30 can supply 2 N levels of reference currents depending on the state of the N input lines and is connected to a circuit node comprising the drain of the p-channel MOS transistor 26 and the inverting input of the transconductance amplifier 32. have. One of ordinary skill in the art will understand that such circuit nodes are in virtual ground. The non-inverting input terminal of the transconductance amplifier 32 is connected to the reference voltage V ref2 . The resistor 34 sets the gain of the transconductance amplifier 32. Transconductance amplifier 32 drives the non-inverting input stage of transconductance amplifier 36. The inverting input terminal of the transconductance amplifier 36 is connected to the reference voltage V ref2 .

저항(24), 증폭기(28) 및 p 채널 MOS 트랜지스터(26)는 전하 펌프의 고전압 출력 노드(20)에서의 전압의 함수인 전류 신호를 생성한다. 이 전류 신호는 전류 소스(30)로부터의 기준 전류 신호와 비교된다. 이하, 본 발명의 상세한 설명에서 보다 구체적으로 설명되는 바와 같이, 기준 전류는 2N 레벨들 중 하나로 세트될 수 있다.Resistor 24, amplifier 28 and p-channel MOS transistor 26 produce a current signal that is a function of the voltage at high voltage output node 20 of the charge pump. This current signal is compared with a reference current signal from current source 30. Hereinafter, as described in more detail in the detailed description of the present invention, the reference current may be set to one of 2 N levels.

가상 그라운드와의 비교로부터 야기된 전류 에러 신호(current error signal)는 트랜스컨덕턴스 증폭기(32)에서 증폭 및 전압 변환된다. 제2 증폭기(36)는 전하 펌프를 인에이블시키거나 방전시키기 위한 CMOS 호환 출력 레벨들을 생성한다. The current error signal resulting from the comparison with the virtual ground is amplified and voltage converted in the transconductance amplifier 32. Second amplifier 36 generates CMOS compatible output levels for enabling or discharging the charge pump.

이하, 도 3을 참조하면, 도 2로부터의 전류 소스(30)가 상세히 도시되어 있다. 기준 전류는 증폭기(42) 및 p 채널 MOS 트랜지스터(44)로부터 제어된 일정 전압 드롭 Vref1으로부터 바이어스된 저항(40)으로부터 획득된다. p 채널 MOS 트랜지스터(46) 및 n 채널 MOS 트랜지스터들(48, 50)은 p 채널 MOS 트랜지스터(44)를 통해 전류를 미러(mirror)한다. n 채널 MOS 트랜지스터들(52, 54, 56, 58, 60, 62)은 전류를 2의 제곱씩 곱해지도록 사이징(sizing)되는데, 즉, 트랜지스터(52)는 1배, 트랜지스터(54)는 2배, 트랜지스터(56)는 4배, 트랜지스터(58)는 8배이며, 트랜지스터(60)는 2N배가 되도록 사이징된다. 트랜지스터(62)는 전류 소스를 최소 전류 값으로 바이어스하도록 최소화되어 사이징된다. 트랜지스터들(52, 54, 56, 58, 60, 62)을 통하는 전류 경로들은 트랜지스터들(64, 66, 68, 70, 72, 74)에 의해 각각 스위칭된다. 트랜지스터들(64, 66, 68, 70, 72)은 그들의 게이트들이 N 입력 제어 라인들 각각에 의해 구동된다. 트랜지스터(74)는 모든 N 입력 라인들이 로직 제로인 경우에 최소 전류를 공급하기 위해 연결된 다이오드(diode)이다.Referring now to FIG. 3, the current source 30 from FIG. 2 is shown in detail. The reference current is obtained from the resistor 40 biased from the constant voltage drop V ref1 controlled from the amplifier 42 and the p-channel MOS transistor 44. P-channel MOS transistor 46 and n-channel MOS transistors 48, 50 mirror current through p-channel MOS transistor 44. The n-channel MOS transistors 52, 54, 56, 58, 60, 62 are sized to multiply the current by a power of two, that is, transistor 52 is one time, transistor 54 is two times. The transistor 56 is four times, the transistor 58 is eight times, and the transistor 60 is sized to be 2 N times. Transistor 62 is minimized and sized to bias the current source to a minimum current value. Current paths through transistors 52, 54, 56, 58, 60, 62 are switched by transistors 64, 66, 68, 70, 72, 74, respectively. Transistors 64, 66, 68, 70, 72 have their gates driven by each of the N input control lines. Transistor 74 is a diode connected to supply a minimum current when all N input lines are logic zero.

전하 펌프(30)의 고전압 출력 노드(20)(도 2 참고)로부터의 전류 신호는 Vref1에서 그 피드백 루프(feedback loop)를 바이어스하는 증폭기(28)에 의해 생성된다. 고전압 출력값은 아래의 수학식1로 표현될 수 있다.The current signal from the high voltage output node 20 (see FIG. 2) of the charge pump 30 is at V ref1 . It is produced by an amplifier 28 which biases its feedback loop. The high voltage output value may be expressed by Equation 1 below.

고전압 출력(HVOUT)=(n+1)(R24/R40)*Vref1+Vref1 High voltage output (HVOUT) = (n + 1) (R24 / R40) * V ref1 + V ref1

본 발명의 기술 분야에 종사하는 사람이라면 이해하겠지만, 조정(regulation)은 저항들의 비(the ratio of the resistors)의 함수이며 절대적인 값(absolute value)이 아니다. As will be appreciated by those skilled in the art, the regulation is a function of the ratio of the resistors and is not an absolute value.

본 발명의 실시예 및 그 애플리케이션이 도시 및 기술되었지만, 본 발명의 기술 분야에 종사하는 사람에게는 본 발명의 사상을 벗어나지 않으면서, 상기 언급된 것보다 더 많은 변형이 가능하다는 것이 자명하다. 따라서, 본 발명은 첨부된 청구항의 사상에 한정되지 않는다. Although embodiments and applications of the present invention have been shown and described, it will be apparent to those skilled in the art that many more modifications are possible than those mentioned above without departing from the spirit of the invention. Accordingly, the invention is not limited to the spirit of the appended claims.

Claims (8)

인이에블 입력 및 전압 출력 노드를 구비한 전하 펌프 회로와,A charge pump circuit having an enable input and a voltage output node; N 디지털 입력들과,N digital inputs, 상기 전하 펌프의 상기 인에이블 입력에 연결된 제어 회로를 포함하고, A control circuit coupled to the enable input of the charge pump, 상기 제어 회로는 상기 N 디지털 입력들에 연결되고, 상기 N 디지털 입력들에 인가된 디지털 워드(digital word)의 단조 함수(monotonic function)인 상기 전하 펌프 회로의 상기 전압 출력 노드에서의 전압을 증가시키도록, 상기 전하 펌프의 인에이블 입력을 구동하도록 구성된 디지털 아날로그 컨버터를 포함하는 통합 전압 레귤레이터 시스템.The control circuit is coupled to the N digital inputs and increases the voltage at the voltage output node of the charge pump circuit which is a monotonic function of the digital word applied to the N digital inputs. A digital-to-analog converter configured to drive the enable input of the charge pump. 제1항에 있어서, 비휘발성 메모리 회로에 결합된 통합 전압 레귤레이터 시스템.2. The integrated voltage regulator system of claim 1 coupled to a nonvolatile memory circuit. 인에이블 입력 및 전압 출력 노드를 갖는 전하 펌프 회로와, A charge pump circuit having an enable input and a voltage output node; 2N 값들 중 어느 하나의 레귤레이터 출력 전압을 생성하기 위해 N 디지털 입력들을 갖는 레귤레이터 회로와,A regulator circuit having N digital inputs to produce a regulator output voltage of any of 2 N values, 상기 전압 펌프의 상기 전압 출력 노드에서의 전압과 상기 레귤레이터 출력 전압을 비교하기 위해 연결된 입력들과, 상기 전하 펌프 회로의 상기 인에이블 입력에 연결된 출력을 갖는 비교기를 포함하는 통합 전압 레귤레이터 시스템. And a comparator having inputs coupled to compare the voltage at the voltage output node of the voltage pump and the regulator output voltage and an output coupled to the enable input of the charge pump circuit. 제3항에 있어서, 비휘발성 메모리 회로에 결합된 통합 전압 레귤레이터 시스템.4. The integrated voltage regulator system of claim 3 coupled to a nonvolatile memory circuit. 인에이블 노드 및 전압 출력 노드를 갖는 전하 펌프 회로와, A charge pump circuit having an enable node and a voltage output node; 가상 그라운드 노드와, The virtual ground node, N 디지털 입력들과,N digital inputs, 상기 전압 출력 노드에 연결된 입력 및 상기 가상 그라운드 노드에 연결된 출력을 갖는 전압 전류 컨버터와, A voltage current converter having an input coupled to the voltage output node and an output coupled to the virtual ground node; 상기 가상 그라운드 노드에 연결되어, 상기 N 디지털 입력들 상의 상태 신호에 응답하여 복수의 전류들 중 하나를 싱크(sink)시키는 전류 소스와,A current source coupled to the virtual ground node to sink one of a plurality of currents in response to a status signal on the N digital inputs; 상기 가상 그라운드 노드에서의 반전 입력, 기준 전압 전위에 연결된 비반전 입력, 및 출력을 갖는 트랜스컨덕턴스 증폭기와,A transconductance amplifier having an inverting input at the virtual ground node, a noninverting input coupled to a reference voltage potential, and an output; 상기 트랜스 컨덕턴스 증폭기의 상기 출력에 연결된 제1 입력, 기준 전압 전위에 연결된 제2 입력, 및 상기 전하 펌프의 상기 인에이블 입력에 연결된 출력을 갖는 비교기를 포함하는 DAC 기반 통합 전압 레귤레이터 시스템. And a comparator having a first input coupled to the output of the transconductance amplifier, a second input coupled to a reference voltage potential, and an output coupled to the enable input of the charge pump. 제5항에 있어서, 비휘발성 메모리에 결합된 DAC 기반 통합 전압 레귤레이터 시스템.6. The DAC based integrated voltage regulator system of claim 5 coupled to a nonvolatile memory. 제5항에 있어서, 상기 전류 소스는, The method of claim 5, wherein the current source, 기준 전압 소스와, A reference voltage source, 상기 기준 전압 소스에 연결된 반전 입력, 비반전 입력 및 출력을 갖는 증폭기와, An amplifier having an inverting input, a non-inverting input, and an output coupled to the reference voltage source; 서플라이 전위(supply potential)에 연결된 소스, 상기 증폭기의 상기 비반전 입력에 연결된 드레인 및 상기 증폭기의 상기 출력에 연결된 게이트를 갖는 제1 p 채널 MOS 트랜지스터와,A first p-channel MOS transistor having a source coupled to a supply potential, a drain coupled to the non-inverting input of the amplifier and a gate coupled to the output of the amplifier; 상기 서플라이 전위에 연결된 소스, 드레인, 및 상기 증폭기의 상기 출력에 연결된 게이트를 갖는 제2 p 채널 MOS 트랜지스터와, A second p-channel MOS transistor having a source connected to the supply potential, a drain, and a gate connected to the output of the amplifier; 상기 제2 p 채널 MOS 트랜지스터의 드레인에 연결된 드레인 및 게이트와, 소스를 갖는 제1 n 채널 MOS 트랜지스터와,A first n-channel MOS transistor having a drain and a gate connected to a drain of the second p-channel MOS transistor, a source, 상기 제1 n 채널 MOS 트랜지스터의 상기 소스에 연결된 드레인, 상기 서플라이 전위에 연결된 게이트 및 그라운드에 연결된 소스를 갖는 제2 n 채널 MOS 트래지스터와,A second n-channel MOS transistor having a drain connected to the source of the first n-channel MOS transistor, a gate connected to the supply potential, and a source connected to ground; 전류 싱크 노드와, Current sink node, 상기 전류 싱크 노드 및 그라운드 전위 사이에 연결되어 상기 전류 싱크 노드에 연결된 드레인, 상기 제1 n 채널 MOS 트랜지스터의 게이트에 연결된 게이트 및 다이오드 접속 n 채널 MOS 트랜지스터를 통해 상기 그라운드 전위에 연결된 소스를 갖는 최소 사이즈의 n 채널 MOS 바이어스 트랜지스터를 포함하는 바이어스 회로와, A minimum size having a drain connected between the current sink node and a ground potential, the drain connected to the current sink node, a gate connected to the gate of the first n-channel MOS transistor, and a source connected to the ground potential through a diode-connected n-channel MOS transistor A bias circuit comprising an n-channel MOS bias transistor of, 각각의 입력 스테이지가 상기 전류 싱크 노드와 상기 그라운드 전위 사이에 연결되고, 상기 전류 싱크 노드에 연결된 드레인, 상기 제1 n 채널 MOS 트랜지스터의 게이트에 연결된 게이트 및 제2 입력 스테이지 n 채널 MOS 트랜지스터 - 상기 제2 입력 스테이지 n 채널 MOS 트랜지스터는 상기 N 디지털 입력들 중 하나에 연결된 게이트를 가짐 - 를 통해 그라운드 전위에 연결된 소스를 갖는 제1 입력 스테이지 n 채널 MOS 트랜지스터를 포함하는 N 디지털 입력 스테이지들을 포함하는 DAC 기반 통합 전압 레귤레이터 시스템. Each input stage is connected between the current sink node and the ground potential, a drain connected to the current sink node, a gate connected to a gate of the first n-channel MOS transistor, and a second input stage n-channel MOS transistor-the first A two-input stage n-channel MOS transistor has a gate connected to one of the N digital inputs-a DAC based comprising N digital input stages comprising a first input stage n-channel MOS transistor having a source coupled to ground potential via Integrated voltage regulator system. 제5항에 있어서, 상기 레귤레이터는, The method of claim 5, wherein the regulator, 전류 소스와,Current source, 상기 전하 펌프 회로의 상기 전압 출력 노드에 연결된 반전 입력, 제1 기준 전압에 연결된 비반전 입력, 및 출력을 갖는 트랜스컨덕턴스 증폭기와,A transconductance amplifier having an inverting input coupled to said voltage output node of said charge pump circuit, a noninverting input coupled to a first reference voltage, and an output; 상기 트랜스컨덕컨스 증폭기의 상기 반전 입력에 연결된 소스, 상기 전류 소스에 연결된 드레인, 및 상기 트랜스컨덕턴스 증폭기의 상기 출력에 연결된 게이트를 갖는 p 채널 MOS 트랜지스터와,A p-channel MOS transistor having a source coupled to the inverting input of the transconductance amplifier, a drain coupled to the current source, and a gate coupled to the output of the transconductance amplifier; 제2 기준 전압에 연결된 비반전 입력, 상기 p 채널 MOS 트랜지스터의 상기 드레인에 연결된 반전 입력, 및 상기 전하 펌프 회로의 상기 인에이블 입력에 연결된 출력을 구비한 비교기를 포함하는 DAC 기반 통합 전압 레귤레이션 시스템.And a comparator having a non-inverting input coupled to a second reference voltage, an inverting input coupled to the drain of the p-channel MOS transistor, and an output coupled to the enable input of the charge pump circuit.
KR1020057004125A 2002-09-11 2003-09-09 Dac-based voltage regulator for flash memory array KR20050040940A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
ITAT20020790 2002-09-11
IT2002A000790 2002-09-11
US10/407,647 US6771200B2 (en) 2003-04-03 2003-04-03 DAC-based voltage regulator for flash memory array
US10/407,647 2003-04-03

Publications (1)

Publication Number Publication Date
KR20050040940A true KR20050040940A (en) 2005-05-03

Family

ID=37242501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057004125A KR20050040940A (en) 2002-09-11 2003-09-09 Dac-based voltage regulator for flash memory array

Country Status (1)

Country Link
KR (1) KR20050040940A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018097476A (en) * 2016-12-09 2018-06-21 ローム株式会社 Reference current generation circuit, semiconductor integrated circuit, vehicle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018097476A (en) * 2016-12-09 2018-06-21 ローム株式会社 Reference current generation circuit, semiconductor integrated circuit, vehicle

Similar Documents

Publication Publication Date Title
US6791396B2 (en) Stack element circuit
US7880531B2 (en) System, apparatus, and method for selectable voltage regulation
US7619402B1 (en) Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
US6518828B2 (en) Pumping voltage regulation circuit
US6771200B2 (en) DAC-based voltage regulator for flash memory array
KR100572323B1 (en) Multilevel High Voltage Generator
US20080238530A1 (en) Semiconductor Device Generating Voltage for Temperature Compensation
US7656225B2 (en) Voltage generation circuit and semiconductor memory device including the same
KR19980079407A (en) Semiconductor integrated circuit
US5602506A (en) Back bias voltage generator
US7202654B1 (en) Diode stack high voltage regulator
JP3866481B2 (en) Semiconductor integrated circuit
JP4284343B2 (en) Semiconductor integrated circuit
TWI690934B (en) Current-voltage converting circuit, reference voltage generating circuit and non-volatile semiconductor storage device
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
KR20190092265A (en) Semiconductor memory device
KR20050040940A (en) Dac-based voltage regulator for flash memory array
EP1537671B1 (en) Dac-based voltage regulator for flash memory array
US20050110470A1 (en) Analog level shifter
JP2005538678A6 (en) DAC-based voltage regulator for flash memory arrays
KR100525923B1 (en) Voltage generator for flash memory device
KR100574910B1 (en) Comparator with function of current compensation
KR20030092584A (en) The Vpp-generating circuit and the Vpp-generating method in the semiconductor memory devices
US20050104571A1 (en) Power-up signal generating circuit
KR100527526B1 (en) Internal Voltage Generator With Improved Low-Voltage Operation Characteristic

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application