KR100574910B1 - Comparator with function of current compensation - Google Patents

Comparator with function of current compensation Download PDF

Info

Publication number
KR100574910B1
KR100574910B1 KR1019970040226A KR19970040226A KR100574910B1 KR 100574910 B1 KR100574910 B1 KR 100574910B1 KR 1019970040226 A KR1019970040226 A KR 1019970040226A KR 19970040226 A KR19970040226 A KR 19970040226A KR 100574910 B1 KR100574910 B1 KR 100574910B1
Authority
KR
South Korea
Prior art keywords
current
drain
nmos transistor
transistor
reference voltage
Prior art date
Application number
KR1019970040226A
Other languages
Korean (ko)
Other versions
KR19990017325A (en
Inventor
최진섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970040226A priority Critical patent/KR100574910B1/en
Publication of KR19990017325A publication Critical patent/KR19990017325A/en
Application granted granted Critical
Publication of KR100574910B1 publication Critical patent/KR100574910B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

전류 보상 기능을 갖는 비교기가 개시된다. 본 발명에 따른 전류 보상 기능을 갖는 비교기는, 입력 전압과 기준 전압을 비교하고, 비교된 결과에 상응하여 하이 또는 로우 레벨의 전압을 출력하는 비교 수단, 및 비교 수단의 출력에 상응하는 소정의 전류를 비교 수단에 공급하거나, 비교 수단으로부터 소정의 전류를 싱크하는 전류 보상수단을 구비하는 것을 특징으로 한다. 그러므로, 기준 전압 입력 단자로의 전류 유입 및 기준 전압 입력 단자로부터의 전류 유출을 차단하여 안정된 기준 전압을 얻을 수 있다는 효과가 있다. A comparator with a current compensation function is disclosed. A comparator having a current compensating function according to the present invention includes: comparing means for comparing an input voltage with a reference voltage, and outputting a high or low level voltage in accordance with the result of comparison, and a predetermined current corresponding to the output of the comparing means. It is characterized in that it comprises a current compensation means for supplying to the comparison means or sinks a predetermined current from the comparison means. Therefore, there is an effect that a stable reference voltage can be obtained by blocking current inflow into the reference voltage input terminal and leakage of current from the reference voltage input terminal.

Description

전류 보상 기능을 갖는 비교기{Comparator with function of current compensation}Comparator with function of current compensation

본 발명은 비교기에 관한 것으로서, 특히, 전류 보상부를 내부에 구비함 으로써 비교기에 입력되는 기준 전압을 안정되게 유지할 수 있는 전류 보상 기능을 갖는 비교기에 관한 것이다. The present invention relates to a comparator, and more particularly, to a comparator having a current compensation function capable of stably maintaining a reference voltage input to the comparator by providing a current compensator therein.

일반적으로 비교기는 입력 전압(VIN)과 기준 전압(VREF)을 비교하고, 비교된 결과를 로우 또는 하이 레벨의 로직으로 출력하는 장치이다. 특히, 히스테리시스(hysterisis)를 갖는 비교기의 경우에는 출력이 변화하면서 출력 단자와 기준 전압 입력 단자의 전류가 변하게 되고, 이러한 현상은 곧 기준 전압(VREF)를 공급해주는 회로에 영향을 미치게 된다. 즉, 기준 전압을 인가하는 회로의 특성 열화의 원인이 되며, 기준 전압 입력 단자가 다른 회로들과 공통으로 연결되어 사용되는 단자라면, 그 회로들의 특성 또한 열화된다. 또한, 비교기가 전류 보상부 없이 여러 개가 병렬로 연결되었을 경우에는 기준 전압 입력 단자의 전류 유입 및 유출이 매우 커지게 되고, 그에 따라 기준 전압을 공급해주는 회로의 출력 전류도 더 커져야 한다는 문제점이 있다. 결국, 기준 전압의 안정을 위해 출력 전압의 변화에 필요한 전류를 보상해주지 않는다면, 비교기를 이용하는 시스템의 전체적인 특성 및 비교기와 관련된 주변 회로의 특성이 열화된다는 문제점이 있다.In general, a comparator compares an input voltage (V IN ) with a reference voltage (V REF ) and outputs the result of the comparison to logic at a low or high level. In particular, in the case of a comparator having hysteresis, the current of the output terminal and the reference voltage input terminal changes as the output changes, and this phenomenon affects a circuit supplying the reference voltage V REF . That is, it causes the characteristic deterioration of the circuit applying the reference voltage, and if the reference voltage input terminal is a terminal commonly used in connection with other circuits, the characteristics of the circuits also deteriorate. In addition, when a plurality of comparators are connected in parallel without a current compensator, current inflow and outflow of the reference voltage input terminal becomes very large, and accordingly, the output current of the circuit for supplying the reference voltage must be larger. As a result, if the current required to change the output voltage is not compensated for the stability of the reference voltage, there is a problem in that the overall characteristics of the system using the comparator and the characteristics of the peripheral circuit associated with the comparator are degraded.

본 발명이 이루고자 하는 기술적 과제는, 기준 전압 입력 단자의 전류 변화를 제거함으로써 안정된 기준 전압을 유지할 수 있는 전류 보상 기능을 갖는 비교기를 제공하는데 있다. An object of the present invention is to provide a comparator having a current compensation function capable of maintaining a stable reference voltage by removing a change in current of a reference voltage input terminal.

상기 과제를 이루기 위해, 본 발명에 따른 전류 보상 기능을 갖는 비교기는, 입력 전압과 기준 전압을 비교하고, 비교된 결과에 상응하여 하이 또는 로우 레벨의 전압을 출력하는 비교 수단, 및 비교 수단의 출력에 상응하는 소정의 전류를 비교 수단에 공급하거나, 비교 수단으로부터 소정의 전류를 싱크하는 전류 보상 수단으로 구성되는 것이 바람직하다. In order to achieve the above object, a comparator having a current compensation function according to the present invention, the comparison means for comparing the input voltage and the reference voltage, and outputs a high or low level voltage corresponding to the comparison result, and the output of the comparison means It is preferable that it is composed of current compensating means for supplying a predetermined current corresponding to the same or for sinking a predetermined current from the comparing means.

이하, 본 발명에 따른 전류 보상 기능을 갖는 비교기에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다. Hereinafter, a comparator having a current compensating function according to the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 전류 보상 기능을 갖는 비교기의 개략적인 블럭도로서, 제1저항(R1), 제2저항(R2), 증폭부(12)로 이루어진 비교부(10) 및 전류 보상부(15)로 이루어지며, 여기에서 비교부(10)는 히스테리시스 특성을 갖는다. 1 is a schematic block diagram of a comparator having a current compensating function according to the present invention. The comparator 10 and the current compensator including the first resistor R1, the second resistor R2, and the amplifier 12 are shown in FIG. (15), wherein the comparing unit 10 has hysteresis characteristics.

도 1에 도시된 비교부(10)의 증폭부(12)는 부입력 단자(-)를 통하여 입력 전압(VIN)을 인가하고, 기준 전압(VREF)은 제2저항(R2)을 거쳐서 정입력 단자(+)를 통하여 인가된다. 제1저항(R1)은 증폭부(12)의 정입력 단자(+)와 출력 단자(VOUT)사이에 연결되어 제2저항(R2)과 함께 정전압 궤환을 형성하여 전압 분배 기능을 하며 비교기의 히스테리시스 폭을 조절한다. 전류 보상부(15)는 비교부(10)의 출력 전압의 변화에 상응하는 전류를 비교부(10)에 공급하거나, 비교부(10)로부터 전류를 싱크한다. 또한, 비교부(10)는 상술한 바와 같이, 오동작을 일으키는 잡음을 제거할 수 있는 히스테리시스 특성을 가진 비교기로서, 출력 전압의 상태는 정궤환된 기준 전압(VREF)이 오차 전압 즉, 기준 전압(VREF)과 입력 전압(VIN)의 차를 하이 또는 로우로 하기에 충분히 증가하거나, 충분히 감소하기 전까지는 이전 상태를 유지한다는 특징이 있다.The amplifier 12 of the comparator 10 shown in FIG. 1 applies an input voltage V IN through the negative input terminal (−), and the reference voltage V REF passes through the second resistor R2. It is applied via positive input terminal (+). The first resistor R1 is connected between the positive input terminal (+) and the output terminal (V OUT ) of the amplifier 12 to form a constant voltage feedback together with the second resistor R2 to serve as a voltage divider. Adjust hysteresis width. The current compensator 15 supplies a current corresponding to the change of the output voltage of the comparator 10 to the comparator 10 or sinks the current from the comparator 10. In addition, as described above, the comparator 10 is a comparator having a hysteresis characteristic capable of removing a noise causing malfunction, and the output voltage has a positive feedback voltage V REF , that is, a reference voltage. It is characterized by maintaining the previous state until the difference between V REF and the input voltage V IN is high enough or low enough.

도 2는 도 1에 도시된 전류 보상 기능을 갖는 비교기의 바람직한 일실시예의 회로도로서, 비교부(10)는 NMOS트랜지스터들(N11, N13), 바이어스 전류원(19), 제1저항(R1), 제2저항(R2), NMOS트랜지스터들(N15, N17), PMOS트랜지스터들(P11, P13), PMOS트랜지스터들(P15, P17)로 구성되고, 전류 보상부(15)는 PMOS 트랜지스터들(P20, P22) 및 NMOS트랜지스터들(N20, N22)로 구성된다. 여기에서 트랜지스터는 MOS트랜지스터 이외에도 바이폴라 트랜지스터를 이용하여 구현하는 것이 가능하다. FIG. 2 is a circuit diagram of a preferred embodiment of a comparator having a current compensating function shown in FIG. 1. The comparator 10 includes NMOS transistors N11 and N13, a bias current source 19, a first resistor R1, The second resistor R2, the NMOS transistors N15 and N17, the PMOS transistors P11 and P13, and the PMOS transistors P15 and P17 are configured, and the current compensator 15 includes the PMOS transistors P20, P22) and NMOS transistors N20 and N22. Here, the transistor can be implemented using a bipolar transistor in addition to the MOS transistor.

도 2에 도시된 비교부(10)의 NMOS트랜지스터(N11)는 입력 전압(VIN)과 연결된 게이트를 가지며, PMOS트랜지스터(P11)는 다이오드 구조로서, 전원 전압(VDD)과 연결된 소스와, NMOS트랜지스터(N11)의 드레인과 연결된 게이트 및 드레인을 갖는다. 제2저항은 기준 전압(VREF)과 연결되고, NMOS트랜지스터(N13)는 제2저항(R2) 과 연결된 게이트를 갖고, 제1저항(R1)은 NMOS트랜지스터(N13)의 게이트와 출력 단자(VOUT) 사이에 연결 된다. 또한, PMOS트랜지스터(P13)는 다이오드 구조로서 게이트 및 드레인이 NMOS트랜지스터(N13)의 드레인과 연결되며, 소스는 전원 전압(VDD)과 연결된다. PMOS트랜지스터(P15)는 전원 전압(VDD)와 연결된 소스와, NMOS트랜지스터(N13)의 드레인과 연결된 게이트를 갖고, 출력 단자(VOUT)와 연결된 드레인을 갖는다. 또한, PMOS트랜지스터(P13)와 함께 NMOS트랜지스터(N13)의 전류를 반복하는 전류 반복기 즉, 전류 미러(current mirror)구조를 이룬다. 바이어스 전류원(19)은 NMOS트랜지스터(N11 및 N13)의 소스와 접지(GND)사이에 연결되어 바이어스 전류I를 생성한다. PMOS트랜지스터(P17)는 NMOS트랜지스터(N11) 의 드레인과 연결된 게이트를 가지며, PMOS트랜지스터(P11)와 함께 NMOS 트랜지스터(11)의 전류를 반복하는 전류 미러 구조를 이룬다. NMOS트랜지스터(N15)는 출력 전압(Vout)과 연결된 드레인과, 접지(GND)와 연결된 소스 및 PMOS트랜지스터(P17)의 드레인과 연결된 게이트를 갖는다. NMOS트랜지스터(N17)는 게이트와 드레인이 연결된 다이오드 구조로서, 접지(GND)와 연결된 소스를 갖는다. 여기에서, NMOS트랜지스터들(N15및 N17)은 전류 미러를 이루며 PMOS트랜지스터(P17)에 흐르는 드레인 전류를 반복한다.The NMOS transistor N11 of the comparator 10 illustrated in FIG. 2 has a gate connected to the input voltage V IN , and the PMOS transistor P11 has a diode structure, a source connected to the power supply voltage VDD, and an NMOS. It has a gate and a drain connected with the drain of the transistor N11. The second resistor is connected with the reference voltage V REF , the NMOS transistor N13 has a gate connected with the second resistor R2, and the first resistor R1 has a gate and an output terminal (NMOS transistor N13). V OUT ). In addition, the PMOS transistor P13 has a diode structure, a gate and a drain thereof are connected to the drain of the NMOS transistor N13, and a source thereof is connected to the power supply voltage VDD. The PMOS transistor P15 has a source connected to the power supply voltage VDD, a gate connected to the drain of the NMOS transistor N13, and a drain connected to the output terminal V OUT . In addition, a current repeater that repeats the current of the NMOS transistor N13 together with the PMOS transistor P13 forms a current mirror structure. The bias current source 19 is connected between the sources of the NMOS transistors N11 and N13 and ground GND to generate a bias current I. The PMOS transistor P17 has a gate connected to the drain of the NMOS transistor N11 and forms a current mirror structure that repeats the current of the NMOS transistor 11 together with the PMOS transistor P11. The NMOS transistor N15 has a drain connected to the output voltage Vout, a source connected to the ground GND, and a gate connected to the drain of the PMOS transistor P17. The NMOS transistor N17 is a diode structure in which a gate and a drain are connected, and has a source connected to the ground GND. Here, the NMOS transistors N15 and N17 form a current mirror and repeat the drain current flowing through the PMOS transistor P17.

전류 보상부(15)의 PMOS트랜지스터(P20)는 전원 전압(VDD)과 연결된 소스와, NMOS트랜지스터(N13)의 드레인과 연결된 게이트를 가지며, 비교부(10)의 PMOS트랜지스터들(P13, P15)과 함께 전류 미러를 이룬다. 즉, NMOS트랜지스터(N13) 의 드레인에 흐르는 전류는 비교부(10)의 PMOS트랜지스터들(P13, P15)과 함께 전류 보상부(15)의 PMOS트랜지스터(P20)에 반복되어 흐른다. 또한, PMOS트랜지스터 (P22)는 전원 전압(VDD)과 연결된 소스를 갖고, NMOS트랜지스터(N11)의 드레인과 연결된 게이트를 가지며, 기준 전압(VREF)과 연결된 드레인을 갖는다. 또한, 비교부(10)의 PMOS트랜지스터들(P11 및 P17)과 함께 전류 미러를 이루며, NMOS트랜지스터(N11)의 전류는 PMOS트랜지스터들(P11 및 P17)과 PMOS트랜지스터 (P22)에 반복되어 흐른다. 전류 보상부(15)의 NMOS트랜지스터(N20)는 게이트와 드레인이 PMOS트랜지스터(P20)의 드레인과 연결된 다이오드 구조이고, 소스는 접지(GND)와 연결된다. 또한, NMOS트랜지스터(N22)는 PMOS트랜지스터(P22)의 드레인과 연결된 드레인을 갖고, PMOS트랜지스터(P20)의 드레인과 연결된 게이트를 가지며, 접지(GND)와 연결된 소스를 갖는다. 여기에서, PMOS트랜지스터(P20)의 드레인에 흐르는 전류는 전류 미러를 이루는 NMOS트랜지스터들(N20, N22)에 반복되어 흐른다.The PMOS transistor P20 of the current compensator 15 has a source connected to the power supply voltage VDD, a gate connected to the drain of the NMOS transistor N13, and PMOS transistors P13 and P15 of the comparator 10. Together to form a current mirror. That is, the current flowing in the drain of the NMOS transistor N13 flows repeatedly through the PMOS transistor P20 of the current compensator 15 together with the PMOS transistors P13 and P15 of the comparator 10. In addition, the PMOS transistor P22 has a source connected to the power supply voltage VDD, a gate connected to the drain of the NMOS transistor N11, and a drain connected to the reference voltage V REF . In addition, a current mirror is formed together with the PMOS transistors P11 and P17 of the comparator 10, and the current of the NMOS transistor N11 flows repeatedly through the PMOS transistors P11 and P17 and the PMOS transistor P22. The NMOS transistor N20 of the current compensator 15 has a diode structure in which a gate and a drain are connected to the drain of the PMOS transistor P20, and a source is connected to the ground GND. In addition, the NMOS transistor N22 has a drain connected to the drain of the PMOS transistor P22, a gate connected to the drain of the PMOS transistor P20, and a source connected to the ground GND. Here, the current flowing in the drain of the PMOS transistor P20 flows repeatedly through the NMOS transistors N20 and N22 constituting the current mirror.

본 발명에 따른 전류 보상 기능을 갖는 비교기의 동작에 관하여 상세히 설명한다. The operation of the comparator with current compensation function according to the present invention will be described in detail.

우선, 비교부(10)의 NMOS트랜지스터(N11)의 게이트로 입력되는 입력 전압 (VIN)의 크기가 제2저항(R2)을 통한 기준 전압(VREF) 즉, NMOS 트랜지스터(N13)의 게이트 전압보다 큰 경우를 설명한다. 이러한 경우에 NMOS 트랜지스터(N11)가 턴온되고, 전류 미러를 이루는 PMOS트랜지스터들(P11, P17및 P22)이 턴온되며, NMOS트랜지스터(N11)의 드레인에 흐르는 전류가 상술한 트랜지스터들(P11,P17및 P22)에 반복되어 흐른다. 또한, NMOS트랜지스터(N13)가 턴온되지 않으므로 전류 미러를 이루는 PMOS트랜지스터들(P13, P15및 P20)은 턴오프된다. 따라서, PMOS 트랜지스터(P20)의 전류를 반복하는 NMOS트랜지스터(N20 및 N22)는 턴오프된다. 여기에서, NMOS트랜지스터(N11)와 PMOS트랜지스터(P11)에 흐르는 전류는 I가 되고, PMOS트랜지스터들(P17, P22) 및 NMOS트랜지스터들(N15, N17)에 흐르는 전류는 PMOS트랜지스터(P11)의 사이즈와 상술한 트랜지스터들의 사이즈에 따라서 달라진다. 사이즈의 배수를 m이라 하고, 상술한 트랜지스터들의 사이즈가 모두 같다고 가정하면, 상기 트랜지스터들에 흐르는 전류는 I보다 더 큰 크기의 전류 즉, m*I로 반복되어 나타난다. 한편, 전류 보상부(15)의 PMOS트랜지스터(P22)에 흐르는 전류 즉, m*I는 NMOS트랜지스터(N22)가 오프되어 있으므로 제2저항(R2)과 제1저항(R1)을 통하여 NMOS트랜지스터(N15)로 흐른다. 따라서, 기준 전압(REF) 입력 단자에서 출력 단자(VOUT)로 유입되는 전류는 존재하지 않게 된다. 이 때 전류 보상부(15)의 NMOS트랜지스터(N22)의 드레인 전압이 곧 기준 전압(VREF)이며, 입력 전압(VIN)이 기준 전압(VREF)보다 큰 경우이므로 출력 단자에는 로우 레벨의 전압이 출력된다. 이 출력 전압(VOUT)을 수학식으로 나타내면 다음과 같다.First, the magnitude of the input voltage V IN input to the gate of the NMOS transistor N11 of the comparator 10 is the reference voltage V REF through the second resistor R2, that is, the gate of the NMOS transistor N13. The case where it is larger than voltage is demonstrated. In this case, the NMOS transistor N11 is turned on, the PMOS transistors P11, P17, and P22 constituting the current mirror are turned on, and the current flowing through the drain of the NMOS transistor N11 is the transistors P11, P17 and It flows repeatedly in P22). Also, since the NMOS transistor N13 is not turned on, the PMOS transistors P13, P15, and P20 constituting the current mirror are turned off. Therefore, the NMOS transistors N20 and N22 which repeat the current of the PMOS transistor P20 are turned off. Here, the current flowing through the NMOS transistor N11 and the PMOS transistor P11 becomes I, and the current flowing through the PMOS transistors P17 and P22 and the NMOS transistors N15 and N17 is the size of the PMOS transistor P11. And the size of the above-described transistors. Assuming that the multiple of the size is m, and the sizes of the above-described transistors are all the same, the current flowing through the transistors is repeated with a current larger than I, that is, m * I. On the other hand, the current flowing through the PMOS transistor P22 of the current compensator 15, i.e., m * I, is the NMOS transistor N22 is turned off, so that the NMOS transistor (the second resistor R2 and the first resistor R1) is turned on. N15). Therefore, no current flows from the reference voltage REF input terminal to the output terminal V OUT . At this time, since the drain voltage of the NMOS transistor N22 of the current compensator 15 is the reference voltage V REF and the input voltage V IN is greater than the reference voltage V REF , the output terminal has a low level. The voltage is output. This output voltage (V OUT ) is represented by the following equation.

VOUT = VREF -(R1 + R2)*m*IV OUT = V REF- (R1 + R2) * m * I

상술한 바와 같이, m*I는 NMOS 트랜지스터(N15)에 흐르는 전류량이다. 또한, 기준 전압(VREF)이 인가되는 NMOS트랜지스터(N13)의 게이트 전압은 다음과 같이 표현될 수 있다.As described above, m * I is the amount of current flowing through the NMOS transistor N15. In addition, the gate voltage of the NMOS transistor N13 to which the reference voltage V REF is applied may be expressed as follows.

VgN13 = VREF - R2*m*IVg N13 = V REF -R2 * m * I

여기에서, 만약 전류 보상이 이루어지지 않는다면, 출력 단자의 전압 레벨이 로우인 상태이므로 기준 전압(VREF)에서 전류량 m*I가 출력 단자로 흐르는 경우가 발생하게 된다. 따라서, 전류 보상부(15)는 이러한 전류량 m*I를 비교부(10)에 공급하고, NMOS트랜지스터(N15)는 전류 m*I를 접지(GND)로 흘려줌으로써 출력 단자(VOUT)로 전류가 유입되는 것을 방지한다.Here, if the current compensation is not performed, since the voltage level of the output terminal is low, a current amount m * I flows from the reference voltage V REF to the output terminal. Accordingly, the current compensator 15 supplies the current amount m * I to the comparator 10, and the NMOS transistor N15 flows the current m * I to ground GND to supply current to the output terminal V OUT . To prevent inflow.

한편, 입력 전압(VIN) 레벨이 기준 전압(VREF)이 인가되는 NMOS트랜지스터(N13)의 게이트 전압보다 낮은 경우에는 NMOS 트랜지스터(N13)가 턴온되고, 전류 미러를 이루는 PMOS트랜지스터들(P13, P15및 P20)이 턴온되며, NMOS트랜지스터(N13)의 드레인에 흐르는 전류가 상술한 트랜지스터들(P13,P15 및 P20)에 반복되어 흐른다. 또한, NMOS트랜지스터(N11)가 턴온되지 않으므로 전류 미러의 구조를 갖는 PMOS트랜지스터들(P11, P17 및 P22)은 턴오프된다. 따라서, PMOS트랜지스터(P17)의 전류를 반복하는 NMOS트랜지스터들(N17 및 N15)은 턴오프된다. 또한, PMOS트랜지스터(P15)에 흐르는 전류 즉, m*I는 NMOS트랜지스터(N15)가 오프되었기 때문에 제1저항(R1)과 제2저항(R2)를 통하여 NMOS트랜지스터(N22)로 흐른다. 즉, 전류 보상부(15)는 비교부(10)로부터 전류량 m*I만큼을 싱크함로써 출력 단자에서 기준 전압(VREF)입력 단자로 흐르는 전류를 차단하게 된다. 이 때 입력 전압(VIN)보다 기준 전압(VREF)이 더 큰 상태이므로 출력 전압(VOUT)은 하이 레벨이 되고, 이것을 수학식으로 표시하면, 다음과 같다.On the other hand, when the input voltage V IN level is lower than the gate voltage of the NMOS transistor N13 to which the reference voltage V REF is applied, the NMOS transistor N13 is turned on and the PMOS transistors P13, which form a current mirror, are turned on. P15 and P20 are turned on, and a current flowing in the drain of the NMOS transistor N13 flows repeatedly through the above-described transistors P13, P15, and P20. In addition, since the NMOS transistor N11 is not turned on, the PMOS transistors P11, P17, and P22 having the structure of the current mirror are turned off. Accordingly, the NMOS transistors N17 and N15 that repeat the current of the PMOS transistor P17 are turned off. In addition, the current flowing through the PMOS transistor P15, that is, m * I, flows to the NMOS transistor N22 through the first resistor R1 and the second resistor R2 because the NMOS transistor N15 is turned off. That is, the current compensator 15 blocks the current flowing from the output terminal to the reference voltage V REF input terminal by sinking the current amount m * I from the comparator 10. At this time, since the reference voltage V REF is larger than the input voltage V IN , the output voltage V OUT becomes a high level, and this is expressed as follows.

VOUT = VREF + (R1 + R2)*m*IV OUT = V REF + (R1 + R2) * m * I

또한, NMOS트랜지스터(N13)의 게이트 전압은 다음과 같이 나타낼 수 있다. In addition, the gate voltage of the NMOS transistor N13 may be expressed as follows.

VgN13 = VREF + R2*m*IVg N13 = V REF + R2 * m * I

상술한 바와 같이, 출력 단자(VOUT)의 전압 레벨이 하이인 상태이므로 만약 전류 보상이 이루어지지 않는다면, 전류량 m*I가 출력 단자에서 기준 전압(VREF) 입력 단자로 흘러들어가는 경우가 발생하게 된다. 따라서, 전류 보상부(15)는 비교부(10)로부터 전류량 m*I를 싱크하여 전류 보상부(15)의 NMOS트랜지스터(N22)에서 접지(GND)로 흘려줌으로써 기준 전압 입력 단자로 전류가 흘러들어가는 것을 차단한다.As described above, if the voltage level of the output terminal V OUT is high, if current compensation is not performed, a current amount m * I flows from the output terminal to the reference voltage V REF input terminal. do. Therefore, the current compensator 15 sinks the current amount m * I from the comparator 10 and flows the current from the NMOS transistor N22 of the current compensator 15 to the ground GND to flow to the reference voltage input terminal. Block entry

결국, 출력 전압이 하이 또는 로우 레벨로 변화할 때 전류 보상부가 없다면, 기준 전압(VREF)입력 단자에서 전류 m*I가 유입 또는 유출되므로 전류 보상부(15)에서 전류량 m*I를 공급 또는 싱크해줌으로써, 기준 전압 입력 단자로부터 전류 m*I가 출력 단자로 흐르거나, 출력 단자에서 기준 전압 입력 단자로 인가되는 것을 차단할 수 있다. 따라서, 기준 전압(VREF)입력 단자의 전류 변화가 제거되고, 안정된 기준 전압(VREF)을 유지하게 된다.As a result, when there is no current compensation part when the output voltage changes to a high or low level, current m * I flows in or out of the reference voltage V REF input terminal, so that the current amount m * I is supplied or supplied from the current compensation part 15. By sinking, current m * I can be prevented from flowing from the reference voltage input terminal to the output terminal or applied from the output terminal to the reference voltage input terminal. Therefore, the change in the current of the reference voltage V REF input terminal is eliminated and the stable reference voltage V REF is maintained.

본 발명에 따르면, 출력 단자의 전압 변화에 필요한 전류를 자체적으로 공급함으로써 기준 전압 입력 단자로의 전류 유입 및 기준 전압 입력 단자로부터의 전류 유출을 차단하여 안정된 기준 전압을 얻을 수 있을 뿐 아니라, 비교기 및 비교기의 주변 회로에서 발생했던 종래의 특성 열화를 제거할 수 있다는 효과가 있다. According to the present invention, by supplying the current required for the voltage change of the output terminal by itself, it is possible to prevent the current inflow into the reference voltage input terminal and the current outflow from the reference voltage input terminal to obtain a stable reference voltage, as well as a comparator and There is an effect that the conventional characteristic deterioration that occurred in the peripheral circuit of the comparator can be eliminated.

도 1은 본 발명에 따른 전류 보상 기능을 갖는 비교기의 개략적인 블럭도이다. 1 is a schematic block diagram of a comparator having a current compensation function according to the present invention.

도 2는 도 1에 도시된 전류 보상 기능을 갖는 비교기의 바람직한 일실시예의 회로도이다. FIG. 2 is a circuit diagram of one preferred embodiment of a comparator having the current compensation function shown in FIG.

Claims (5)

입력 전압과 기준 전압을 비교하고 상기 비교 결과에 응답하여 하이 또는 로우 레벨의 전압을 출력하는 비교 수단; 및 Comparing means for comparing an input voltage with a reference voltage and outputting a high or low level voltage in response to the comparison result; And 상기 비교 수단의 출력에 응답하여 소정의 전류를 상기 비교 수단에 공급하거나 상기 비교 수단으로부터 소정의 전류를 싱크하는 전류 보상 수단을 구비하고, A current compensating means for supplying a predetermined current to the comparing means or sinking a predetermined current from the comparing means in response to the output of the comparing means, 상기 비교 수단은 히스테리시스 특성을 가지는 것을 특징으로 하는 전류 보상 기능을 갖는 비교기. And said comparing means has a hysteresis characteristic. 제 1 항에 있어서, 상기 비교 수단은, The method of claim 1, wherein the comparison means, 상기 입력 전압과 연결된 게이트를 갖는 제1NMOS트랜지스터; A first NMOS transistor having a gate connected to the input voltage; 상기 기준 전압과 연결된 제2저항; A second resistor connected to the reference voltage; 상기 제2저항의 일측과 연결된 게이트를 갖는 제2NMOS트랜지스터; A second NMOS transistor having a gate connected to one side of the second resistor; 상기 제2NMOS트랜지스터의 게이트와 출력 단자 사이에 연결된 제1저항; A first resistor connected between the gate and the output terminal of the second NMOS transistor; 상기 제1 및 제2NMOS트랜지스터들의 소스와 접지 사이에 연결된 바이어스 전류원; A bias current source coupled between the source and ground of the first and second NMOS transistors; 전원 전압과 연결된 소스와, 상기 제1NMOS트랜지스터의 드레인과 연결된 게이트 및 드레인을 갖는 제1PMOS트랜지스터; A first PMOS transistor having a source connected to a power supply voltage, and a gate and a drain connected to a drain of the first NMOS transistor; 상기 전원 전압과 연결된 소스와, 상기 제2NMOS트랜지스터의 드레인과 연결된 게이트 및 드레인을 갖는 제2PMOS트랜지스터; A second PMOS transistor having a source connected to the power supply voltage, a gate and a drain connected to the drain of the second NMOS transistor; 상기 전원 전압과 연결된 연결된 소스와, 상기 출력 단자와 연결된 드레인 및 상기 제2NMOS트랜지스터의 드레인과 연결된 게이트를 갖는 제3PMOS 트랜지스터; A third PMOS transistor having a source connected to the power supply voltage, a drain connected to the output terminal, and a gate connected to the drain of the second NMOS transistor; 상기 전원 전압과 연결된 소스와, 상기 제1NMOS트랜지스터의 드레인과 연결된 게이트를 갖는 제4PMOS 트랜지스터; A fourth PMOS transistor having a source connected to the power supply voltage, and a gate connected to a drain of the first NMOS transistor; 상기 출력 단자와 연결된 드레인 및 상기 제4PMOS트랜지스터의 드레인과 연결된 제이트 및 상기 접지와 연결된 소스를 갖는 제3NMOS트랜지스터; 및 A third NMOS transistor having a drain connected to the output terminal, a gate connected to the drain of the fourth PMOS transistor, and a source connected to the ground; And 상기 제4PMOS 트랜지스터의 드레인과 연결된 드레인 및 게이트와, 상기 접지와 연결된 소스를 갖는 제4NMOS트랜지스터를 구비하는 것을 특징으로 하는 전류 보상 기능을 갖는 비교기. And a fourth NMOS transistor having a drain and a gate connected to the drain of the fourth PMOS transistor and a source connected to the ground. 제2항에 있어서, 상기 전류 보상 수단은, The method of claim 2, wherein the current compensation means, 상기 전원 전압과 연결된 소스와, 상기 제2NMOS 트랜지스터의 드레인과 연결된 게이트를 갖는 제5PMOS트랜지스터; A fifth PMOS transistor having a source connected to the power supply voltage, and a gate connected to a drain of the second NMOS transistor; 상기 전원 전압과 연결된 소스와, 상기 제1NMOS트랜지스터의 드레인과 연결된 게이트 및 상기 기준 전압과 연결된 드레인을 갖는 제6PMOS트랜지스터; A sixth PMOS transistor having a source connected to the power supply voltage, a gate connected to the drain of the first NMOS transistor, and a drain connected to the reference voltage; 상기 제5PMOS트랜지스터의 드레인과 연결된 드레인 및 게이트와, 상기 접지와 연결된 소스를 갖는 제6NMOS트랜지스터; 및 A sixth NMOS transistor having a drain and a gate connected to the drain of the fifth PMOS transistor, and a source connected to the ground; And 상기 기준 전압과 연결된 드레인과, 상기 제5PMOS트랜지스터의 드레인과 연결된 게이트 및 상기 접지와 연결된 소스를 갖는 제6NMOS 트랜지스터를 구비하는 것을 특징으로 하는 전류 보상 기능을 갖는 비교기. And a sixth NMOS transistor having a drain connected to the reference voltage, a gate connected to the drain of the fifth PMOS transistor, and a source connected to the ground. 제3항에 있어서, 상기 제5PMOS트랜지스터는 상기 제2, 제3PMOS트랜지스터와 함께 상기 제2NMOS트랜지스터의 전류를 반복하는 전류 미러를 이루는 것을 특징으로 하는 전류 보상 기능을 갖는 비교기. 4. The comparator of claim 3, wherein the fifth PMOS transistor forms a current mirror which repeats the current of the second NMOS transistor together with the second and third PMOS transistors. 제4항에 있어서, 상기 제6PMOS 트랜지스터는 상기 제1, 제4PMOS트랜지스터와 함께 상기 제1NMOS트랜지스터의 전류를 반복하는 전류 미러를 이루는 것을 특징으로 하는 전류 보상 기능을 갖는 비교기. 5. The comparator of claim 4, wherein the sixth PMOS transistor forms a current mirror which repeats the current of the first NMOS transistor together with the first and fourth PMOS transistors.
KR1019970040226A 1997-08-22 1997-08-22 Comparator with function of current compensation KR100574910B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970040226A KR100574910B1 (en) 1997-08-22 1997-08-22 Comparator with function of current compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040226A KR100574910B1 (en) 1997-08-22 1997-08-22 Comparator with function of current compensation

Publications (2)

Publication Number Publication Date
KR19990017325A KR19990017325A (en) 1999-03-15
KR100574910B1 true KR100574910B1 (en) 2006-07-25

Family

ID=37184284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970040226A KR100574910B1 (en) 1997-08-22 1997-08-22 Comparator with function of current compensation

Country Status (1)

Country Link
KR (1) KR100574910B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047286B1 (en) * 2002-04-02 2011-07-08 다이얼로그 세미컨덕터 게엠베하 Dynamic Bias Circuits for Continuous Comparators
US9894309B2 (en) 2015-12-30 2018-02-13 SK Hynix Inc. Ramp signal generator, and CMOS image sensor using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150051422A (en) 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 Comparator with current compensation and noise rejection function, and analog-digital converting apparatus using that

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04322511A (en) * 1991-04-22 1992-11-12 Olympus Optical Co Ltd Hysteresis comparator circuit
JPH06224710A (en) * 1992-11-16 1994-08-12 Rca Thomson Licensing Corp Differential comparator circuit
JPH07135452A (en) * 1993-11-11 1995-05-23 Nec Corp Current comparator
KR970055411A (en) * 1995-12-16 1997-07-31 김광호 Comparators with Hysteresis
KR0153055B1 (en) * 1995-12-21 1998-12-15 김광호 Temperature compensated comparator enable to control hysterisis

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04322511A (en) * 1991-04-22 1992-11-12 Olympus Optical Co Ltd Hysteresis comparator circuit
JPH06224710A (en) * 1992-11-16 1994-08-12 Rca Thomson Licensing Corp Differential comparator circuit
JPH07135452A (en) * 1993-11-11 1995-05-23 Nec Corp Current comparator
KR970055411A (en) * 1995-12-16 1997-07-31 김광호 Comparators with Hysteresis
KR0153055B1 (en) * 1995-12-21 1998-12-15 김광호 Temperature compensated comparator enable to control hysterisis

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047286B1 (en) * 2002-04-02 2011-07-08 다이얼로그 세미컨덕터 게엠베하 Dynamic Bias Circuits for Continuous Comparators
US9894309B2 (en) 2015-12-30 2018-02-13 SK Hynix Inc. Ramp signal generator, and CMOS image sensor using the same

Also Published As

Publication number Publication date
KR19990017325A (en) 1999-03-15

Similar Documents

Publication Publication Date Title
KR100355227B1 (en) Data receiver
US7199623B2 (en) Method and apparatus for providing a power-on reset signal
US20010005160A1 (en) Reference voltage generation circuit using source followers
US5933051A (en) Constant-voltage generating device
US5446396A (en) Voltage comparator with hysteresis
EP0829797A2 (en) Current reference circuit with low power supply voltage and active feedback for PLL
JP2005173905A (en) Reference power circuit
JP3087838B2 (en) Constant voltage generator
KR19990055373A (en) Internal voltage generation circuit of semiconductor device
US5103158A (en) Reference voltage generating circuit
US6229382B1 (en) MOS semiconductor integrated circuit having a current mirror
US7888993B2 (en) Bias current generator for multiple supply voltage circuit
US6400207B1 (en) Quick turn-on disable/enable bias control circuit for high speed CMOS opamp
KR100574910B1 (en) Comparator with function of current compensation
KR100607164B1 (en) Reference voltage generation circuit
US5801580A (en) Self-biased voltage-regulated current source
US20220043471A1 (en) Voltage regulator and method
KR950008792B1 (en) Semiconductor ic having means for suppressing a variation in a thersshold level due to temperature variation
KR940002932Y1 (en) 1/2 vcc voltage generator
KR100243336B1 (en) Differential amplifier
KR100783368B1 (en) Start-up module and a bias power supply device
KR19980041577A (en) Delay circuit
KR0123837B1 (en) Reference voltage generator circuit
KR100557570B1 (en) Precharge voltage generation circuit of semiconductor memory device
KR0172379B1 (en) Voltage level detector

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee